JP4470995B2 - A/d変換回路及び電子機器 - Google Patents
A/d変換回路及び電子機器 Download PDFInfo
- Publication number
- JP4470995B2 JP4470995B2 JP2007327357A JP2007327357A JP4470995B2 JP 4470995 B2 JP4470995 B2 JP 4470995B2 JP 2007327357 A JP2007327357 A JP 2007327357A JP 2007327357 A JP2007327357 A JP 2007327357A JP 4470995 B2 JP4470995 B2 JP 4470995B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifiers
- amplifier
- voltage
- selector
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
図1に本実施形態のA/D変換回路(A/D変換装置、アナログフロントエンド回路)の構成例を示す。このA/D変換回路は、増幅回路10、セレクタ20、A/D変換器50、判定回路60、制御回路70を含む。なおA/D変換回路は図1の構成に限定されず、その一部の構成要素(例えば判定回路、制御回路)を省略したり、他の構成要素(例えば、フィルタ、差動増幅器、出力信号がセレクタに接続されない増幅器等)を追加するなどの種々の変形実施が可能である。
図4に本実施形態のA/D変換回路の第1の構成例を示す。この第1の構成例は増幅回路10、判定回路60の詳細な構成例である。
図9に本実施形態のA/D変換回路の第2の構成例を示す。図4の第1の構成例では、各増幅器の出力信号の電圧が判定電圧範囲内にあるか否かを判定していた。これに対して図9の第2の構成例では、各増幅器の入力信号の電圧がその増幅器のゲインに応じた判定電圧範囲内にあるか否かを判定する。例えば制御回路70は、増幅器AM2(第jの増幅器)の入力信号AQ1の電圧が、増幅器AM2のゲインG2に応じて設定される判定電圧範囲内の電圧ではないと判定された場合には、前段の増幅器AM1の出力信号AQ1を選択することを、セレクタ20に指示する。
図11に、図4、図9の第1、第2の構成例の増幅器AM11、AM12、AM2、AM3の具体的な回路構成例を示す。
図13に本実施形態のA/D変換回路の第3の構成例を示す。この第3の構成例では図4の第1の構成例に対してデジタル処理部80の構成要素が追加されている。なお図9の第2の構成例においてデジタル処理部80の構成要素を追加してもよい。
次に本実施形態の電子機器について図17(A)〜図17(C)を用いて説明する。なお本実施形態の電子機器は図17(A)〜図17(C)の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
CP1〜CP3 コンパレータ、DAC1〜DAC3 D/A変換器、
OP01、OP02、OP1、OP2、OP3 オペアンプ、
R01〜R03、R11〜R14、R21、R22、R31、R32 抵抗、
10 増幅回路、20 セレクタ、50 A/D変換器、60 判定回路、
70 制御回路、500 センサデバイス、502 センサ、504 検出回路、
510 A/D変換回路、520 通信回路、522 アンテナ、530 処理部、
532 I/F
Claims (14)
- カスケード接続された複数の増幅器を含み、入力信号が入力される増幅回路と、
前記複数の増幅器の出力信号のいずれかを選択し、セレクタ出力信号として出力するセレクタと、
前記セレクタからの前記セレクタ出力信号のA/D変換を行うA/D変換器と、
前記複数の増幅器の各増幅器の出力信号の電圧が、高電位側判定電圧と低電位側判定電圧により規定される判定電圧範囲内の電圧か否かを判定する判定回路と、
前記判定回路での判定結果に基づいて、前記複数の増幅器の出力信号のいずれを選択するかを前記セレクタに指示する制御回路とを含み、
前記増幅回路は、
前記複数の増幅器として第1〜第Nの増幅器を含み、
前記制御回路は、
前記第1〜第Nの増幅器のうちの第jの増幅器(jは1<j≦Nを満たす整数)の入力信号の電圧が、前記第jの増幅器のゲインに応じて設定される第jの判定電圧範囲内の電圧ではないと判定され、且つ、前記第1〜第Nの増幅器のうちの第j−1の増幅器の入力信号の電圧が、前記第j−1の増幅器のゲインに応じて設定される第j−1の判定電圧範囲内の電圧であると判定された場合には、前記第j−1の増幅器の出力信号を選択することを、前記セレクタに指示することを特徴とするA/D変換回路。 - 請求項1において、
前記高電位側判定電圧は、前記A/D変換器の入力電圧範囲を規定する高電位側基準電圧以下の電圧に設定され、
前記低電位側判定電圧は、前記A/D変換器の前記入力電圧範囲を規定する低電位側基準電圧以上の電圧に設定されることを特徴とするA/D変換回路。 - 請求項1又は2において、
前記複数の増幅器は、そのゲインが2のべき乗に設定された複数の増幅器を含むことを特徴とするA/D変換回路。 - 請求項1乃至3のいずれかにおいて、
前記複数の増幅器は、カスケード接続された複数の反転増幅器を含むことを特徴とするA/D変換回路。 - 請求項4において、
前記複数の反転増幅器の各反転増幅器は、
その出力端子が前記反転増幅器の出力ノードに接続されたオペアンプと、
前記オペアンプの第1の入力端子と前記反転増幅器の入力ノードとの間に設けられた第1の抵抗と、
前記出力ノードと前記オペアンプの前記第1の入力端子との間に設けられた第2の抵抗と、
を含むことを特徴とするA/D変換回路。 - 請求項1乃至5のいずれかにおいて、
前記増幅回路は、
前記複数の増幅器の初段の増幅器として、差動入力信号を差動増幅する差動増幅器を含むことを特徴とするA/D変換回路。 - 請求項1乃至6のいずれかにおいて、
前記判定回路は、
前記複数の増幅器の出力信号の電圧と、前記高電位側判定電圧及び前記低電位側判定電圧とを比較する複数のコンパレータを含むことを特徴とするA/D変換回路。 - 請求項7において、
前記複数のコンパレータの各コンパレータは、ヒステリシス機能を有するコンパレータであることを特徴とするA/D変換回路。 - 請求項1乃至8のいずれかにおいて、
前記A/D変換器の後段側に設けられ、前記A/D変換器からのデジタルデータに基づいて演算処理を行うデジタル処理部を含み、
前記デジタル処理部は、
前記複数の増幅器の出力信号のいずれを前記セレクタが選択したかに応じて、異なる演算処理を行うことを特徴とするA/D変換回路。 - 請求項9において、
前記増幅回路は、
前記複数の増幅器として第1〜第Nの増幅器を含み、
前記デジタル処理部は、
前記第1〜第Nの増幅器のうちの第j−1の増幅器(jは1<j≦Nを満たす整数)の出力信号が前記セレクタにより選択された場合に、前記第1の増幅器から前記第j−1の増幅器までのトータル・ゲインの逆数に対応する乗算係数を、前記A/D変換器からのデジタルデータに乗算する演算処理を行うことを特徴とするA/D変換回路。 - 請求項9又は10において、
前記デジタル処理部は、
前記A/D変換器の分解能をnビット(nは2以上の整数)とした場合に、前記A/D変換器からのnビットのデジタルデータに基づいて演算処理を行い、mビット(mはm>nとなる整数)のデジタルデータを出力することを特徴とするA/D変換回路。 - 請求項11において、
前記複数の増幅器は、そのゲインが2のべき乗に設定された複数の増幅器を含み、
前記デジタル処理部は、
前記mビットのデジタルデータのうちの少なくとも絶対値を表すビット列を、前記複数の増幅器の出力信号のいずれを前記セレクタが選択したかに応じて決まるビット数だけ、ビットシフトする処理を行うことを特徴とするA/D変換回路。 - カスケード接続された複数の増幅器を含み、入力信号が入力される増幅回路と、
前記複数の増幅器の出力信号のいずれかを選択し、セレクタ出力信号として出力するセレクタと、
前記セレクタからの前記セレクタ出力信号のA/D変換を行うA/D変換器と、
前記複数の増幅器の各増幅器の出力信号の電圧が、高電位側判定電圧と低電位側判定電圧により規定される判定電圧範囲内の電圧か否かを判定する判定回路と、
前記判定回路での判定結果に基づいて、前記複数の増幅器の出力信号のいずれを選択するかを前記セレクタに指示する制御回路と、
前記A/D変換器の後段側に設けられ、前記A/D変換器からのデジタルデータに基づいて演算処理を行うデジタル処理部とを含み、
前記複数の増幅器は、カスケード接続された複数の反転増幅器を含み、
前記デジタル処理部は、
前記A/D変換器の分解能をnビット(nは2以上の整数)とした場合に、前記A/D変換器からのnビットのデジタルデータに基づいて演算処理を行い、mビット(mはm>nとなる整数)のデジタルデータを出力すると共に、前記複数の増幅器の出力信号のいずれを前記セレクタが選択したかに応じて、前記mビットのデジタルデータのうちの符号ビットの設定処理を行うことを特徴とするA/D変換回路。 - 請求項1乃至13のいずれかに記載のA/D変換回路を含むことを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327357A JP4470995B2 (ja) | 2007-12-19 | 2007-12-19 | A/d変換回路及び電子機器 |
US12/338,547 US7786918B2 (en) | 2007-12-19 | 2008-12-18 | A/D conversion circuit and electronic instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007327357A JP4470995B2 (ja) | 2007-12-19 | 2007-12-19 | A/d変換回路及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009152743A JP2009152743A (ja) | 2009-07-09 |
JP4470995B2 true JP4470995B2 (ja) | 2010-06-02 |
Family
ID=40787951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007327357A Expired - Fee Related JP4470995B2 (ja) | 2007-12-19 | 2007-12-19 | A/d変換回路及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7786918B2 (ja) |
JP (1) | JP4470995B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2922388B1 (fr) * | 2007-10-12 | 2013-03-29 | Commissariat Energie Atomique | Quantificateur, convertisseur analogique-numerique comprenant un tel quantificateur, et recepteur ultra-large bande integrant un tel convertisseur |
US8306163B1 (en) * | 2007-12-13 | 2012-11-06 | Marvell International Ltd. | Method and apparatus for automatic gain control |
JP4497213B2 (ja) * | 2008-02-21 | 2010-07-07 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP2010193041A (ja) * | 2009-02-17 | 2010-09-02 | Renesas Electronics Corp | A/d変換回路及びサンプルホールドタイミング調整方法 |
TWI424684B (zh) * | 2010-07-06 | 2014-01-21 | Novatek Microelectronics Corp | 具有寬增益範圍的放大器與增益調節方法 |
CN102340282B (zh) * | 2010-07-19 | 2014-04-09 | 联咏科技股份有限公司 | 具有宽增益范围的放大器 |
TWI384764B (zh) * | 2010-12-03 | 2013-02-01 | Ind Tech Res Inst | 處理系統 |
US8378872B2 (en) | 2011-03-31 | 2013-02-19 | Rosemount Inc. | Dynamically adjusted A/D resolution |
JP6164208B2 (ja) * | 2012-03-22 | 2017-07-19 | 日本電気株式会社 | 送信機および送信方法 |
US11269068B2 (en) * | 2019-01-23 | 2022-03-08 | Semiconductor Components Industries, Llc | Detection of noise-induced ultrasonic sensor blindness |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3603972A (en) * | 1968-12-24 | 1971-09-07 | Texaco Inc | Amplifier system |
US3813609A (en) * | 1972-11-27 | 1974-05-28 | Petty Ray Geophysical Inc | Multiple stage sample normalizing amplifier with automatic gain prediction |
JPS5394813A (en) | 1977-01-31 | 1978-08-19 | Toshiba Corp | Signal process system |
US4823129A (en) * | 1987-02-24 | 1989-04-18 | Bison Instruments, Inc. | Analog-to-digital converter |
JPH02246943A (ja) | 1989-03-20 | 1990-10-02 | Matsushita Electric Ind Co Ltd | 超音波診断装置用a/d変換装置 |
JPH09229823A (ja) | 1996-02-21 | 1997-09-05 | Fujitsu Ten Ltd | ノッキング検出用ピーク検出回路、ノック判定回路及びリセット回路 |
US6073848A (en) * | 1998-05-18 | 2000-06-13 | Symbol Technologies, Inc. | Digital automatic gain control for multi-stage amplification circuits |
JP2000315926A (ja) * | 1999-04-30 | 2000-11-14 | Mitsubishi Electric Corp | 自動利得制御回路 |
DE10004996C2 (de) * | 2000-02-04 | 2002-09-26 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Selbstkalibrierung von Faltungs-Analog/Digitalwandlern |
US6943548B1 (en) * | 2001-06-22 | 2005-09-13 | Fonar Corporation | Adaptive dynamic range receiver for MRI |
US6573853B1 (en) * | 2002-05-24 | 2003-06-03 | Broadcom Corporation | High speed analog to digital converter |
US7616052B1 (en) * | 2003-03-04 | 2009-11-10 | National Semicondcutor Corporation | Fast adapting filter |
US7042285B2 (en) * | 2004-04-26 | 2006-05-09 | Ray Myron Parkhurst | RF power amplifier with load insensitive indirect forward power detector |
US7297917B2 (en) * | 2005-03-24 | 2007-11-20 | Micron Technology, Inc. | Readout technique for increasing or maintaining dynamic range in image sensors |
JP2007117586A (ja) | 2005-10-31 | 2007-05-17 | Konica Minolta Sensing Inc | 生体情報測定装置 |
AU2007230740B2 (en) * | 2006-03-27 | 2010-07-22 | Shell Internationale Research Maatschappij B.V. | Amplifier and method of amplifying an input signal |
JP2007285745A (ja) | 2006-04-13 | 2007-11-01 | Matsushita Electric Ind Co Ltd | 角速度センサ |
EP2126597A2 (en) * | 2006-12-22 | 2009-12-02 | Koninklijke Philips Electronics N.V. | Sample-dependent amplification of magnetic resonance signal |
-
2007
- 2007-12-19 JP JP2007327357A patent/JP4470995B2/ja not_active Expired - Fee Related
-
2008
- 2008-12-18 US US12/338,547 patent/US7786918B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7786918B2 (en) | 2010-08-31 |
JP2009152743A (ja) | 2009-07-09 |
US20090160692A1 (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4470995B2 (ja) | A/d変換回路及び電子機器 | |
JP4492713B2 (ja) | 集積回路装置及び電子機器 | |
JP4497213B2 (ja) | 集積回路装置及び電子機器 | |
JP4492712B2 (ja) | 集積回路装置及び電子機器 | |
TWI425772B (zh) | 包絡偵測器與相關方法 | |
JP4349445B2 (ja) | フラッシュ型ad変換器 | |
JP2010109660A (ja) | 逐次比較型ad変換回路 | |
TWI554743B (zh) | Sensor device | |
KR20170036387A (ko) | 축차 근사 레지스터 아날로그 디지털 변환기와 이를 포함하는 반도체 장치 | |
JP6054732B2 (ja) | 半導体装置及びオフセット電圧の補正方法 | |
JP5063939B2 (ja) | マイクロコンピュータ | |
US9322672B2 (en) | Magnetic sensor device | |
KR100845323B1 (ko) | 아날로그-디지털 변환기 | |
US10148281B1 (en) | Analog-to-digital converter and wireless communication device | |
US20100271074A1 (en) | Comparison circuit, integrated circuit device and electronic apparatus | |
JP4470996B2 (ja) | A/d変換回路及び電子機器 | |
JP2010278952A (ja) | 逐次比較型ad変換回路及び半導体集積回路 | |
TWI596890B (zh) | 訊號處理電路 | |
JP4623556B2 (ja) | 信号検出回路 | |
US8456337B1 (en) | System to interface analog-to-digital converters to inputs with arbitrary common-modes | |
JP5891811B2 (ja) | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 | |
JP6386970B2 (ja) | センサの異常検出装置及びセンサ装置 | |
JP6630575B2 (ja) | プログラマブルゲインアンプ回路 | |
JP6085525B2 (ja) | 電子回路及びその駆動方法 | |
JP4985972B2 (ja) | 増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100222 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |