JP6054732B2 - 半導体装置及びオフセット電圧の補正方法 - Google Patents

半導体装置及びオフセット電圧の補正方法 Download PDF

Info

Publication number
JP6054732B2
JP6054732B2 JP2012273132A JP2012273132A JP6054732B2 JP 6054732 B2 JP6054732 B2 JP 6054732B2 JP 2012273132 A JP2012273132 A JP 2012273132A JP 2012273132 A JP2012273132 A JP 2012273132A JP 6054732 B2 JP6054732 B2 JP 6054732B2
Authority
JP
Japan
Prior art keywords
resistor
voltage
amplifier
input terminal
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012273132A
Other languages
English (en)
Other versions
JP2014120840A (ja
Inventor
淳一 石神
淳一 石神
安博 古賀
安博 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012273132A priority Critical patent/JP6054732B2/ja
Priority to US14/104,776 priority patent/US8854126B2/en
Publication of JP2014120840A publication Critical patent/JP2014120840A/ja
Application granted granted Critical
Publication of JP6054732B2 publication Critical patent/JP6054732B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/468—Indexing scheme relating to amplifiers the temperature being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45596—Indexing scheme relating to differential amplifiers the IC comprising one or more biasing resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Description

本発明は、半導体装置及びオフセット電圧の補正方法に関し、例えば、増幅回路を有する半導体装置及びオフセット電圧の補正方法に関する。
増幅回路は、第１の入力端子と、第２の入力端子と、を有し、第１の入力端子と第２の入力端子とのいずれか一方にバイアス電圧を与え、第１の入力端子と第２の入力端子の少なくとも一方に入力信号を与え、バイアス電圧を動作点として出力信号を出力して動作する。増幅回路は、理想的には入力信号が入力されない無信号状態において第１の入力端子と第２の入力端子との間の電圧差がゼロとなる仮想短絡特性を有する。しかし、実際には、無信号状態であっても第１の入力端子と第２の入力端子との間に電圧差が発生する。この電圧差はオフセット電圧と呼ばれる。このオフセット電圧は、増幅回路の動作点ずれを生じさせるため、問題となる。
そこで、特許文献１及び２では、当該オフセット電圧を補正するための技術が開示されている。特許文献１には、可変抵抗を用いてゲインを調整する技術が開示されている。また、特許文献２には、ＡＤ変換器により直接バイアスを調整する技術が開示されている。
特開２０００−１７４５７０号公報 特開平０９−１４８９３０号公報
上述のように特許文献１及び２ではバイアス電圧を調整してオフセット電圧を補正する。しかしながら、特許文献１及び２を用いてオフセット電圧を補正する場合、バイアス電圧の補正成分が増幅回路により増幅されて出力されるため、高精度なバイアス電圧の補正を実施する必要があるという問題点がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、第１の可変電圧源において第１の設定値に応じて生成される第１のバイアス電圧により増幅回路の動作点の理想値を設定し、第２の可変電圧源において第２の設定値に応じて生成される第２のバイアス電圧により増幅回路の動作点の理想値からのずれ量を補正するものである。
前記一実施の形態によれば、増幅回路のオフセット電圧を高精度に補正することができる。
本実施の形態１にかかる反転アンプの構成を示すブロック図である。 本実施の形態１にかかるオフセット電圧の補正手順の流れを示すフローチャートである。 本実施の形態２にかかる非反転アンプの構成を示すブロック図である。 本実施の形態３にかかる加算アンプの構成を示すブロック図である。 本実施の形態４にかかるセンサシステムの構成図である。 本実施の形態４にかかる半導体装置の回路ブロック図である。 本実施の形態４にかかる半導体装置の回路の接続関係を示す図である。 本実施の形態４にかかる半導体装置の回路の接続例を示す図である。 本実施の形態４にかかる半導体装置の回路の接続例を示す図である。 本実施の形態４にかかる半導体装置の回路の接続例を示す図である。 本実施の形態４にかかる半導体装置の回路の接続例を示す図である。 本実施の形態４にかかる半導体装置の回路構成を示す回路図である。 本実施の形態４にかかる半導体装置の構成変更例を示す回路図である。 本実施の形態４にかかる半導体装置の構成変更例を示す回路図である。 本実施の形態４にかかる半導体装置の構成変更例を示す回路図である。 本実施の形態４にかかる半導体装置の構成変更例を示す回路図である。 本実施の形態４にかかる半導体装置の構成変更例を示す回路図である。
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
本実施の形態にかかる半導体装置は、反転入力端子と、非反転入力端子と、出力端子と、を有する増幅回路と、第１の設定値に応じた電圧値を有する第１のバイアス電圧を生成する第１の可変電圧源と、第２の設定値に応じた電圧値を有する第２のバイアス電圧を生成する第２の可変電圧源と、一端が前記反転入力端子に接続される第１の抵抗と、前記出力端子と前記反転入力端子との間に接続される第２の抵抗と、一端が前記非反転入力端子に接続される第３の抵抗と、前記第２の可変電圧源と前記非反転入力端子との間に接続される第４の抵抗と、を有するものである。そして、前記第１のバイアス電圧は、前記第１の抵抗の他端と前記第３の抵抗の他端との少なくとも一方に与えられ、入力信号は、前記第１の抵抗の他端と前記第３の抵抗の他端との少なくとも他方に与えられる半導体装置である。これにより、増幅回路におけるオフセット電圧を精密に補正できる。例えば、精度が高く、高価な可変電圧源を用いなくとも、相対的に精度が低く、安価な複数の可変電圧源を用いることで、オフセット電圧の補正を高精度に行うことができる。併せて、入力信号であるコモン電圧と第１のバイアス電圧とを同電位に調整することもできる。
また、上記半導体装置は、前記第１の抵抗と前記第３の抵抗とは抵抗値が等しく、前記第２の抵抗と前記第４の抵抗とは抵抗値が等しいことが望ましい。これにより、さらに
精密にオフセット電圧を補正できる。
さらに、前記第１のバイアス電圧は、前記第３の抵抗の他端に与えられ、前記入力信号は、前記第１の抵抗の他端に与えられるようにするとよい。これにより、反転アンプにおけるオフセット電圧の補正を高精度に行うことができる。
また、前記第１のバイアス電圧は、前記増幅回路が出力する出力信号の振幅中心の理想値に相当する電圧値を有し、前記第２のバイアス電圧は、前記振幅中心からのずれ量に相当する電圧値を有することが望ましい。これにより、増幅回路からの同一の出力信号を用いて、第１のバイアス電圧により大きな範囲でオフセット電圧を補正し、第２のバイアス電圧により限定された範囲内で細かくオフセット電圧を補正することができる。そのため、オフセット電圧の補正をさらに高精度に行うことができる。
さらに、前記第１の可変電圧源は、前記増幅回路が出力する出力信号から変換されたアナログ信号を、前記第１の設定値に基づいてデジタル信号へ変換して前記第１のバイアス電圧を生成するデジタルアナログ変換器であり、前記第２の可変電圧源は、前記アナログ信号を、前記第２の設定値に基づいてデジタル信号へ変換して前記第２のバイアス電圧を生成するデジタルアナログ変換器であることが望ましい。これにより、増幅回路からの出力信号を増幅回路の基準電圧として使用することができる。
また、本実施の形態にかかる半導体装置は次のように表現することもできる。すなわち、反転入力端子と、非反転入力端子と、出力端子と、を有する増幅回路と、一端が前記反転入力端子に接続される第１の抵抗と、前記出力端子と前記反転入力端子との間に接続される第２の抵抗と、一端が前記非反転入力端子に接続される第３の抵抗と、一端が前記非反転入力端子に接続される第４の抵抗と、第１の設定値に応じた電圧値を有する第１のバイアス電圧を生成し、前記第１の抵抗の他端と前記第３の抵抗の他端との少なくとも一方に当該第１のバイアス電圧を与える第１の可変電圧源と、第２の設定値に応じた電圧値を有する第２のバイアス電圧を生成し、前記第４の抵抗の他端に当該第２のバイアス電圧を与える第２の可変電圧源と、を有する半導体装置である。そして、当該半導体装置は、前記第１のバイアス電圧により前記増幅回路の動作点の理想値を設定し、前記第２のバイアス電圧により前記増幅回路の動作点の前記理想値からのずれ量を補正するものである。これにより、増幅回路におけるオフセット電圧を精密に補正できる。例えば、精度が高く、高価な可変電圧源を用いなくとも、相対的に精度が低く、安価な複数の可変電圧源を用いることで、オフセット電圧の補正を高精度に行うことができる。併せて、入力信号であるコモン電圧と第１のバイアス電圧とを同電位に調整することもできる。
＜実施の形態１＞（反転アンプ）
以下では、実施の形態１として、上述した半導体装置の一実施例である反転アンプについて説明する。図１は、本実施の形態１にかかる反転アンプ３１の構成を示すブロック図である。反転アンプ３１は、増幅回路４０と、抵抗ｒ１〜ｒ４と、ＤＡＣ４１及び４２とを備える半導体装置である。
増幅回路４０は、反転入力端子と、非反転入力端子と、出力端子と、を有する。ＤＡＣ４１は、制御信号ＣＴＬ１（第１の設定値）に応じた電圧値を有する基準電圧Ｖｒｅｆ１（第１のバイアス電圧）を生成する第１の可変電圧源である。ＤＡＣ４２は、制御信号ＣＴＬ２（第２の設定値）に応じた電圧値を有する基準電圧Ｖｒｅｆ２（第２のバイアス電圧）を生成する第２の可変電圧源である。尚、制御信号ＣＴＬ１及びＣＴＬ２は、外部から設定された信号値であるか、または、制御回路（不図示）が入力信号Ｖｉｎ、基準電圧Ｖｒｅｆ１及びＶｒｅｆ２並びに出力信号Ｖｏｕｔ等の測定値に応じて動的に設定した信号値であってもよい。
抵抗ｒ１は、抵抗値Ｒｉａを有し、一端が増幅回路４０の反転入力端子に接続され、他端に入力信号Ｖｉｎが与えられる第１の抵抗である。抵抗ｒ２は、抵抗値Ｒｆａを有し、増幅回路４０の出力端子と反転入力端子との間に接続される第２の抵抗である。抵抗ｒ３は、抵抗値Ｒｉｂを有し、増幅回路４０の非反転入力端子とＤＡＣ４１との間に接続される第３の抵抗である。抵抗ｒ４は、抵抗値Ｒｆｂを有し、ＤＡＣ４２と増幅回路４０の非反転入力端子との間に接続される第４の抵抗である。
ここで、図１に示した反転アンプ３１における増幅回路４０の非反転入力端子における電圧値は以下の式（１）により求めることができる。
Figure 0006054732
また、図１に示した反転アンプ３１における増幅回路４０の反転入力端子における電圧値は以下の式（２）により求めることができる。
Figure 0006054732
ここで、反転アンプ３１における増幅回路４０のオフセット電圧が"０"となる場合は、以下の式（３）が成立する場合である。
Figure 0006054732
式（３）に式（１）及び式（２）を代入すると、以下の式（４）が導かれる。
Figure 0006054732
 そのため、式（４）を満たす基準電圧Ｖｒｅｆ１及びＶｒｅｆ２が設定された場合に、反転アンプ３１のオフセット電圧を補正することができる。これにより、高精度にオフセット電圧を補正することができる。
特に、抵抗値Ｒｉａ、Ｒｆａ、Ｒｉｂ及びＲｆｂが以下の式（５）の関係を満たす場合には、上記式（４）は以下の式（６）として表現できる。
Figure 0006054732
Figure 0006054732
 そして、この場合、ゲイン値は、式（７）となる。
Figure 0006054732
 式（６）及び式（７）から、ＤＡＣ４２の出力である基準電圧Ｖｒｅｆ２が増幅回路４０のゲイン倍されないといえる。そのため、調整幅、つまり分解能が細かく、高精度に増幅回路４０の入出力バイアス電圧を調整できるといえる。よって、より高精度にオフセット電圧を補正することができる。
図２は、本実施の形態１にかかるオフセット電圧の補正手順の流れを示すフローチャートである。尚、当該補正手順は、各処理を実施する検査装置、各処理が実装された制御回路、又は、各処理が実装されたプログラムをプロセッサがメモリから読み込み、実行することで実現可能である。以下では、制御回路を用いてバイアス電圧補正処理を実施する例について説明する。
まず、制御回路は、入力信号Ｖｉｎに基づき基準電圧Ｖｒｅｆ１を調整する（Ｓ１１）。すなわち、制御回路は、第１のバイアス電圧である基準電圧Ｖｒｅｆ１により増幅回路４０の動作点の理想値を設定する。例えば、制御回路は、反転アンプ３１に入力される入力信号Ｖｉｎ及び基準電圧Ｖｒｅｆ１を測定し、基準電圧Ｖｒｅｆ１が入力信号Ｖｉｎと同電位となるように制御信号ＣＴＬ１を設定する。これに伴い、ＤＡＣ４１は、制御信号ＣＴＬ１に応じて基準電圧Ｖｒｅｆ１を生成する。その結果、増幅回路４０の動作点を理想値に近付けるように補正することができる。
次に、制御回路は、出力信号Ｖｏｕｔに基づき基準電圧Ｖｒｅｆ２を調整する（Ｓ１２）。すなわち、制御回路は、第２のバイアス電圧である基準電圧Ｖｒｅｆ２により増幅回路４０の動作点の前記理想値からのずれ量を補正する。特に、上記式（５）を満たす場合には、基準電圧Ｖｒｅｆ２は増幅回路４０のゲイン倍されないため、出力信号Ｖｏｕｔを細かく調整することができる。
例えば、増幅回路４０によるオフセット電圧を解消し、増幅回路４０の出力バイアス電圧が最適となるようにＤＡＣ４２を制御する。ここで、最適となるためには、例えば、増幅回路４０の出力ダイナミックレンジを最大とすることが挙げられる。
他の例としては、前提として、増幅回路４０の後段に接続され、Ｖｏｕｔを入力信号とするＡ／Ｄコンバータが設けられているものとする。そして、制御回路が当該Ａ／Ｄコンバータの出力を検出し、その結果をＤＡＣ４２の制御へフィードバックすることが挙げられる。これにより、基準電圧Ｖｒｅｆ２を最適な電圧に調整することができる。
ここで、制御回路は、ステップＳ１１において、第１のバイアス電圧を増幅回路の入力信号の信号値に近付けるように第１の設定値を第１の可変電圧源へ設定し、その後、前記非反転入力端子と前記反転入力端子との電位を近づけるような前記第２のバイアス電圧を生成させるための前記第２の設定値を前記第２の可変電圧源へ設定することが望ましい。
さらに、第１の可変電圧源及び前記第２の可変電圧源は、デジタルアナログ変換器である場合、前記第１の可変電圧源において、前記増幅回路が出力する出力信号から変換されたアナログ信号を、前記第１の設定値に基づいてデジタル信号へ変換して前記第１のバイアス電圧を生成し、前記第２の可変電圧源において、前記アナログ信号を、前記第２の設定値に基づいてデジタル信号へ変換して前記第２のバイアス電圧を生成するとよい。
＜実施の形態２＞（非反転アンプ）
本実施の形態２にかかる非反転アンプ３２は、上述した反転アンプ３１の変形例である。すなわち、前記第１のバイアス電圧は、前記第１の抵抗の他端に与えられ、前記入力信号は、前記第３の抵抗の他端に与えられるようにしてもよい。これにより、非反転アンプにおけるオフセット電圧の補正を高精度に行うことができる。
図３は、本実施の形態２にかかる非反転アンプ３２の構成を示すブロック図である。上述した反転アンプ３１との構成の違いは、次の通りである。すなわち、抵抗ｒ１は、一端が増幅回路４０の反転入力端子に接続され、他端がＤＡＣ４１に接続される。また、抵抗ｒ３は、一端が増幅回路４０の非反転入力端子に接続され、他端に入力信号Ｖｉｎが与えられる。その他の構成は、反転アンプ３１と同等であるため詳細な説明を省略する。
このように、本実施の形態２にかかる非反転アンプ３２においても、反転アンプ３１と同様に、調整幅すなわち分解能を細かくでき、高精度に増幅回路４０の入出力バイアス電圧を調整することができる。
ここで、図３に示した非反転アンプ３２における増幅回路４０の非反転入力端子における電圧値は以下の式（８）により表現できる。
Figure 0006054732
また、図３に示した非反転アンプ３２における増幅回路４０の反転入力端子における電圧値は以下の式（９）により表現できる。
Figure 0006054732
ここで、非反転アンプ３２における増幅回路４０のオフセット電圧が"０"となる場合は、上記式（３）が成立する場合である。式（３）に式（８）及び式（９）を代入し、さらに、抵抗値Ｒｉａ、Ｒｆａ、Ｒｉｂ及びＲｆｂが上記式（５）を満たす場合には、以下の式（１０）が導かれる。
Figure 0006054732
 そして、この場合、ゲイン値は、式（１１）となる。
Figure 0006054732
この場合においても、式（１０）及び式（１１）から、ＤＡＣ４２の出力である基準電圧Ｖｒｅｆ２が増幅回路４０のゲイン倍されないといえる。そのため、調整幅、つまり分解能が細かく、高精度に増幅回路４０の入出力バイアス電圧を調整できるといえる。よって、非反転アンプ３２においても反転アンプ３１と同様に、より高精度にオフセット電圧を補正することができる。
＜実施の形態３＞（加算アンプ）
本実施の形態３にかかる加算アンプ３３は、上述した反転アンプ３１の変形例である。すなわち、前記第１のバイアス電圧は、前記第３の抵抗の他端に与えられ、前記入力信号は、前記第１の抵抗の他端に与えられ、一端が前記反転入力端子に接続される第５の抵抗をさらに備え、前記入力信号以外の他の入力信号は、前記第５の抵抗の他端に与えられるようにしてもよい。これにより、加算アンプにおけるオフセット電圧の補正を高精度に行うことができる。
図４は、本実施の形態３にかかる加算アンプ３３の構成を示すブロック図である。上述した反転アンプ３１との構成の違いは、次の通りである。すなわち、抵抗ｒ１に代えて抵抗ｒ１１及びｒ１２が並列接続されている。ここで、抵抗ｒ１は、抵抗値Ｒｉａ１を有し、一端が反転入力端子に接続され、他端に入力信号Ｖｉｎ１が与えられる。また、抵抗ｒ２は、抵抗値Ｒｉａ２を有し、一端が反転入力端子に接続され、他端に入力信号Ｖｉｎ２が与えられる。その他の構成は、反転アンプ３１と同等であるため詳細な説明を省略する。
このように、本実施の形態３にかかる加算アンプ３３においても、反転アンプ３１と同様に、調整幅すなわち分解能を細かくでき、高精度に増幅回路４０の入出力バイアス電圧を調整することができる。
＜実施の形態４＞（コンフィギュラブル・アンプ）
本実施の形態４では、回路構成及び回路特性を変更可能な半導体装置であるコンフィギュラブル・アンプにおいて高精度にオフセット電圧を補正できる構成及び方法について説明する。
そこで、本実施の形態に係る半導体装置の理解を助けるため、まず、実施の形態に係る半導体装置について説明する。図５は、本実施形態に係る半導体装置を含むセンサシステムの構成を示している。
図５は、本実施の形態４にかかるセンサシステムの構成図である。このセンサシステムは、センサ２と、センサ２に接続された半導体装置１とを備えている。
センサ２には、検出結果に応じた電流を出力する電流出力型センサや、検出結果に応じた電圧を出力する電圧出力型センサ、検出結果に応じて微弱な差動信号出力するセンサなど様々なセンサを利用することが可能である。
半導体装置１は、処理部（例えば、ＭＣＵ部２００）とアナログフロントエンド部（例えば、ＡＦＥ部１００）とを有している。例えば、半導体装置１は、ＭＣＵ部２００の半導体チップと、ＡＦＥ部１００の半導体チップとを１つの半導体装置に搭載したＳｏＣ（System-on-a-chip）である。なお、ＭＣＵ部２００とＡＦＥ部１００とを含む１チップの半導体装置としてもよい。また、ＭＣＵ部２００のみを含む半導体装置と、ＡＦＥ部１００のみを含む半導体装置としてもよい。以下、ＡＦＥ部１００及びＭＣＵ部２００を含む装置を半導体装置１と称する場合もあり、ＡＦＥ部１００のみ含む装置を半導体装置１と称する場合もある。
ＭＣＵ部（処理部）２００は、ＡＦＥ部１００を介して入力されるセンサ２の測定信号（検出信号）をＡ／Ｄ変換し、検出結果に応じた制御処理を行うマイクロコントローラである。また、ＭＣＵ部２００は、ＡＦＥ部１００の構成及び特性を設定変更するためのコマンドををＡＦＥ部１００へ出力する。
ＡＦＥ部（アナログ入力部）１００は、センサ２が出力する測定信号に対し、増幅やフィルタリング等のアナログフロントエンド処理を行い、ＭＣＵ部２００で処理可能な信号とするアナログ回路である。また、ＡＦＥ部１００は、図５に示すように、トポロジ（回路構成）が変更可能であり、さらに、パラメータ（回路特性）も変更可能である。
図５の例のように、オペアンプ回路の構成から、Ｉ／Ｖアンプ、減算（差動）アンプ、加算アンプ、反転アンプ、非反転アンプ、計装アンプの構成に変更できる。また、非反転アンプのパラメータ例のように、動作点の変更、利得（ゲイン）の変更、オフセット調整を行うことができる。
図６は、半導体装置１の回路ブロックを示している。図６に示すように、ＭＣＵ部２００は、ＣＰＵコア２１０、メモリ２２０、オシレータ２３０、タイマ２４０、入出力ポート２５０、Ａ／Ｄコンバータ２６０、通信インタフェース（例えば、ＳＰＩ（Serial Peripheral Interface）インタフェース２７０）を備えている。なお、ＭＣＵ部２００は、マイクロコントローラの機能を実現するためのその他の回路、例えば、ＤＭＡや各種演算回路等を備えている。
ＣＰＵコア２１０は、メモリ２２０に格納されたプログラムを実行しプログラムに従った制御処理を行う。メモリ２２０は、ＣＰＵコア２１０で実行するプログラムや各種データを格納する。メモリ２２０は、各種データの１つとしてＡＦＥ部１００に含まれる複数のアナログ回路要素により構成される回路の回路構成及び回路特性を指定する複数のコマンドを格納する。オシレータ２３０は、ＭＣＵ部２００の動作クロックを生成し、また、必要に応じてＡＦＥ部１００へクロックを供給する。タイマ２４０は、ＭＣＵ部２００の制御動作に利用される。
入出力ポート２５０は、半導体装置１の外部の装置とデータ等の入出力を行うためのインタフェースであり、例えば、後述のように外部のコンピュータ装置等と接続可能である。
Ａ／Ｄコンバータ２６０は、ＡＦＥ部１００を介して入力されるセンサ２の測定信号をＡ／Ｄ変換する。また、Ａ／Ｄコンバータ２６０の電源は、ＡＦＥ部１００から供給されている。
ＳＰＩ（Serial Peripheral Interface）インタフェース２７０は、ＡＦＥ部１００とデータ等の入出力を行うためのインタフェースである。なお、ＳＰＩインタフェース２７０は、汎用的なシリアルインタフェースであり、ＳＰＩに対応していれば、他のマイクロコントローラ／マイクロコンピュータであっても、ＡＦＥ部１００と接続することができる。
図６の半導体装置１は、汎用的な用途に対応可能な構成となっている。具体的には、様々な種類や特性のセンサを接続できるように、センサ用ＡＦＥ回路一式を搭載している。すなわち、ＡＦＥ部１００は、コンフィギュラブル・アンプ１１０、同期検波対応増幅アンプ（増幅アンプともいう）１２０、ＳＣ型ローパス・フィルタ（ローパス・フィルタともいう）１３０、ＳＣ型ハイパス・フィルタ（ハイパス・フィルタともいう）１４０、可変レギュレータ１５０、温度センサ１６０、汎用アンプ１７０、ＳＰＩインタフェース１８０、を備えている。
コンフィギュラブル・アンプ１１０は、センサ２等の外部から入力される信号を増幅する増幅回路であり、ＭＣＵ部２００からの制御（例えば、ＭＣＵ部２００から送信されるコマンド）にしたがって回路構成及び特性、動作が設定可能である。コンフィギュラブル・アンプ１１０は、３ｃｈのアンプ、すなわち、３つのアンプを有している。この３つのアンプにより多くの回路構成を実現することができる。
増幅アンプ１２０は、コンフィギュラブル・アンプ１１０の出力や、センサ２等の外部から入力される信号を増幅する同期検波対応の増幅回路であり、ＭＣＵ部２００からの制御にしたがって特性、動作が設定可能である。
ローパス・フィルタ１３０は、コンフィギュラブル・アンプ１１０や増幅アンプ１２０の出力、センサ２等の外部から入力される信号に対し、高周波成分を除去し低周波成分を通過させるＳＣ型のフィルタであり、ＭＣＵ部２００からの制御にしたがって特性、動作が設定可能である。ハイパス・フィルタ１４０は、コンフィギュラブル・アンプ１１０や増幅アンプ１２０の出力、センサ２等の外部から入力される信号に対し、低周波成分を除去し高周波成分を通過させるＳＣ型のフィルタであり、ＭＣＵ部２００からの制御にしたがって特性、動作が設定可能である。
可変レギュレータ１５０は、ＭＣＵ部２００のＡ／Ｄコンバータ２６０へ電圧を供給する可変電圧源であり、ＭＣＵ部２００からの制御にしたがって特性、動作が設定可能である。温度センサ１６０は、半導体装置１の温度を測定するセンサであり、ＭＣＵ部２００からの制御にしたがって動作が設定可能である。
汎用アンプ１７０は、センサ２等の外部から入力される信号を増幅するアンプであり、ＭＣＵ部２００からの制御にしたがって動作が設定可能である。ＳＰＩインタフェース１８０は、ＭＣＵ部２００とデータ等の入出力を行うためのインタフェースであり、ＭＣＵ部２００のＳＰＩインタフェース２７０とＳＰＩバスを介して接続されている。なお、半導体装置１がＭＣＵ部２００を有さない場合、ＳＰＩインタフェース１８０を半導体装置１の外部端子に接続し、外部端子経由で外部のマイクロコントローラやエミュレータ等とＡＦＥ部１００とを接続する。
次に、半導体装置１におけるＡＦＥ部１００の構成について詳細に説明する。図７は、ＡＦＥ部１００の各回路の接続関係を示している。ＡＦＥ部１００は、複数のアナログ回路要素（例えば、アンプ、抵抗、コンデンサ等）と、複数のアナログ回路要素間の接続状態を切り替えるスイッチ回路群（例えば、スイッチ、マルチプレクサを含むスイッチ回路）と、を含む。
ＳＰＩインタフェース１８０は、ＳＰＩバスに接続された外部端子（ＣＳ、ＳＣＬＫ、ＳＤＯ、ＳＤＩ）に接続されて、レジスタ（制御レジスタ）１８１を有している。ＭＣＵ部２００から、ＳＰＩインタフェースを介して、回路の構成・特性を変更するための構成情報（コマンド）が入力され、レジスタ１８１に格納される。レジスタ１８１は、ＡＦＥ部１００内の各回路に接続されており、レジスタ１８１の構成情報に応じてＡＦＥ部１００内の各回路の構成・特性が設定される。
コンフィギュラブル・アンプ１１０は、個別アンプＡＭＰ１、ＡＭＰ２、ＡＭＰ３を有しており、アンプの入出力を切り替えるスイッチＳＷ１０〜ＳＷ１５が接続されている。
個別アンプＡＭＰ１は、一方の入力端子がスイッチＳＷ１０を介してＭＰＸＩＮ１０またはＭＰＸＩＮ１１に接続され、他方の入力端子がスイッチＳＷ１１を介してＭＰＸＩＮ２０またはＭＰＸＩＮ２１に接続され、出力端子がＡＭＰ１＿ＯＵＴに接続されている。同様に、個別アンプＡＭＰ２は、一方の入力端子がスイッチＳＷ１２を介してＭＰＸＩＮ３０またはＭＰＸＩＮ３１に接続され、他方の入力端子がスイッチＳＷ１３を介してＭＰＸＩＮ４０またはＭＰＸＩＮ４１に接続され、出力端子がＡＭＰ２＿ＯＵＴに接続されている。
また、個別アンプＡＭＰ３は、一方の入力端子がスイッチＳＷ１４を介してＭＰＸＩＮ５０、ＭＰＸＩＮ５１またはＡＭＰ１の出力端子に接続され、他方の入力端子がスイッチＳＷ１５を介してＭＰＸＩＮ６０、ＭＰＸＩＮ６１またはＡＭＰ２の出力端子に接続され、出力端子がＡＭＰ３＿ＯＵＴに接続されている。ＡＭＰ１〜ＡＭＰ３の出力端子は、増幅アンプ１２０、ローパス・フィルタ１３０、ハイパス・フィルタ１４０にも接続されている。
コンフィギュラブル・アンプ１１０は、レジスタ１８１の設定値に応じて、スイッチＳＷ１０〜ＳＷ１５が切り替えられて、ＡＭＰ１〜ＡＭＰ３の接続構成が変更され、内部の回路構成・特性も後述のように変更される。
図８、図９は、スイッチＳＷ１０〜ＳＷ１５によるＡＭＰ１〜ＡＭＰ３の接続切り替え例である。図８では、レジスタ１８１の設定により、スイッチＳＷ１０，１１を切り替えて、ＡＭＰ１の入力端子をＭＰＸＩＮ１０，ＭＰＸＩＮ２０に接続し、スイッチＳＷ１２，１３を切り替えて、ＡＭＰ２の入力端子をＭＰＸＩＮ３０，ＭＰＸＩＮ４０に接続し、スイッチＳＷ１４，１５を切り替えて、ＡＭＰ３の入力端子をＭＰＸＩＮ５０，ＭＰＸＩＮ６０に接続する。このように接続することで、ＡＭＰ１、ＡＭＰ２、ＡＭＰ３をそれぞれ独立のアンプとして動作させることができる。
図９では、レジスタ１８１の設定により、スイッチＳＷ１０を切り替えて、ＡＭＰ１の一方の入力端子をＭＰＸＩＮ１０に接続し、スイッチＳＷ１３を切り替えて、ＡＭＰ２の一方の入力端子をＭＰＸＩＮ４０に接続し、スイッチＳＷ１１、ＳＷ１２を切り替えて、ＡＭＰ１の他方の入力端子とＡＭＰ２の他方の入力端子とを接続し、スイッチＳＷ１４，１５を切り替えて、ＡＭＰ３の一方の入力端子をＡＭＰ１の出力端子に接続し、ＡＭＰ３の他方の入力端子をＡＭＰ３の出力端子に接続する。このように接続することで、ＡＭＰ１〜ＡＭＰ３を接続した計装アンプを構成することができる
また、図７に示すように、増幅アンプ１２０には、入力を切り替えるスイッチＳＷ１６、ＳＷ１７が接続されている。増幅アンプ１２０は、入力端子がスイッチＳＷ１６、ＳＷ１７を介してＡＭＰ１〜ＡＭＰ３の出力端子、または、スイッチＳＷ１７を介してＧＡＩＮＡＭＰ＿ＩＮに接続され、出力端子がＧＡＩＮＡＭＰ＿ＯＵＴに接続されている。増幅アンプ１２０の出力端子は、ローパス・フィルタ１３０、ハイパス・フィルタ１４０にも接続されている。なお、ＳＷ１６により、ＡＭＰ１〜ＡＭＰ３の出力端子と、外部端子及び増幅アンプとの接続を切り替えてもよい。
ローパス・フィルタ１３０には、入力を切り替えるスイッチＳＷ１８、ＳＷ１９が接続され、ハイパス・フィルタ１４０にも、入力を切り替えるスイッチＳＷ１８、ＳＷ２０が接続されている。ローパス・フィルタ１３０は、入力端子がスイッチＳＷ１６、ＳＷ１７、ＳＷ１８，ＳＷ１９を介してＡＭＰ１〜ＡＭＰ３の出力端子、増幅アンプ１２０の出力端子、ＳＣ＿ＩＮ、またはスイッチＳＷ１９を介してハイパス・フィルタ１４０の出力端子に接続され、出力端子がＬＰＦ＿ＯＵＴに接続されている。ハイパス・フィルタ１４０は、入力端子がスイッチＳＷ１６、ＳＷ１７、ＳＷ１８，ＳＷ２０を介してＡＭＰ１〜ＡＭＰ３の出力端子、増幅アンプ１２０の出力端子、ＳＣ＿ＩＮ、またはスイッチＳＷ１９を介してローパス・フィルタ１３０の出力端子に接続され、出力端子がＨＰＦ＿ＯＵＴに接続されている。なお、ローパス・フィルタ１３０、ハイパス・フィルタ１４０の出力端子と外部端子との間にスイッチを設けて、ローパス・フィルタ１３０、ハイパス・フィルタ１４０の出力端子と、外部端子及びＳＷ１９、ＳＷ２０との接続を切り替えてもよい。
増幅アンプ１２０、ローパス・フィルタ１３０、ハイパス・フィルタ１４０は、レジスタ１８１の設定値に応じて、スイッチＳＷ１６〜ＳＷ２０が切り替えられて、増幅アンプ１２０、ローパス・フィルタ１３０、ハイパス・フィルタ１４０の接続構成が変更され、内部の特性も後述のように変更される。
図１０、図１１は、スイッチＳＷ１７〜ＳＷ２０による増幅アンプ１２０、ローパス・フィルタ１３０、ハイパス・フィルタ１４０の接続切り替え例である。図１０では、レジスタ１８１の設定により、スイッチＳＷ１７を切り替えて、増幅アンプ１２０の入力端子をＡＭＰ１〜ＡＭＰ３のいずれかの出力端子に接続し、スイッチＳＷ１８，ＳＷ１９を切り替えて、ローパス・フィルタ１３０の入力端子を増幅アンプ１２０の出力端子に接続し、スイッチＳＷ２０を切り替えて、ハイパス・フィルタ１４０の入力端子をローパス・フィルタ１３０の出力端子に接続する。このように切り替えることで、ＡＭＰ１〜ＡＭＰ３のいずれか、増幅アンプ１２０、ローパス・フィルタ１３０、ハイパス・フィルタ１４０の順に接続した回路を構成することができる。
図１１では、レジスタ１８１の設定により、スイッチＳＷ１７を切り替えて、増幅アンプ１２０の入力端子をＧＡＩＮＡＭＰ＿ＩＮに接続し、スイッチＳＷ１８、ＳＷ２０を切り替えて、ハイパス・フィルタ１４０の入力端子をＳＣ＿ＩＮに接続し、スイッチＳＷ１９を切り替えて、ローパス・フィルタ１３０の入力端子をハイパス・フィルタ１４０の出力端子に接続する。このように切り替えることで、増幅アンプ１２０を１つの独立したアンプとして動作させ、また、ハイパス・フィルタ１４０、ローパス・フィルタ１３０の順に接続した回路を構成することができる。
また、図７に示すように、可変レギュレータ１５０は、出力端子がＢＧＲ＿ＯＵＴとＬＤＯ＿ＯＵＴに接続されている。可変レギュレータは、レジスタ１８１の設定値に応じて後述のように特性が変更される。
温度センサ１６０は、出力端子がＴＥＭＰ＿ＯＵＴに接続されている。温度センサ１６０は、レジスタ１８１の設定値に応じて後述のように特性が変更される。
汎用アンプ１７０は、一方の入力端子がＡＭＰ４＿ＩＮ＿ＮＥに接続され、他方の入力端子がＡＭＰ４＿ＩＮ＿ＰＯに接続され、出力端子がＡＭＰ４＿ＯＵＴに接続されている。汎用アンプは、１つのオペアンプにより構成されており、レジスタ１８１の設定値に応じて、電源ＯＮ／ＯＦＦが設定される。
次に、図１２〜図１７を用いて、コンフィギュラブル・アンプ１１０の具体的な回路構成について説明する。
コンフィギュラブル・アンプ１１０は、センサ出力信号を増幅するためのアンプであり、制御レジスタの設定に応じて、トポロジ（回路構成）を変更できるとともに、パラメータ（回路特性）を変更できる。特性の変更としてゲインを可変に設定することができる。例えば、個別アンプを独立して使用する場合、ゲインを６ｄＢ〜４６ｄＢまで２ｄＢ単位で設定でき、計装アンプとして使用する場合、ゲインを２０ｄＢ〜６０ｄＢまで２ｄＢ単位で設定できる。また、スルーレートを可変に設定することもでき、パワーオフ・モードにより電源のオン／オフを切り替えることができる。
図１２は、コンフィギュラブル・アンプ１１０の個別アンプＡＭＰ１の回路構成を示している。なお、ＡＭＰ２、ＡＭＰ３も同様の構成である。
図１２に示すように、個別アンプＡＭＰ１は、オペアンプ１１１を有し、オペアンプ１１１の各端子に接続される可変抵抗１１２ａ〜１１２ｄ、スイッチ１１３ａ〜１１３ｃ、ＤＡＣ１１４１及び１１４２を有しており、図７のようにマルチプレクサ（スイッチ）ＳＷ１０、ＳＷ１１が接続されている。
レジスタ１８１の設定値に応じて、マルチプレクサＳＷ１０、ＳＷ１１によりオペアンプ１１１の入力を切り替え、スイッチ１１３ａ、１１３ｂにより可変抵抗（入力抵抗）１１２ａ、１１２ｂの有無を切り替え、スイッチ１１３ｃによりＤＡＣ１１４２の接続を切り替えることができる。なお、オペアンプ１１１の出力は、図７のようにＳＷ１６、ＳＷ１７、ＳＷ１８により、増幅アンプ１２０、ローパス・フィルタ１３０、ハイパス・フィルタ１４０との接続が切り替えられる。また、レジスタ１８１の設定値に応じて、可変抵抗１１２ａ、１１２ｂ、１１２ｃ、１１２ｄの抵抗値、ＤＡＣ１１４１及び１１４２の設定を変えることで、ＡＭＰ１のゲイン、動作点、オフセット等を変更することができる。さらに、レジスタ１８１の設定値に応じて、電源オン／オフを制御できる。また、レジスタ１８１の設定値に応じて、オペアンプの動作モードを高速モード、中速モード、低速モードに変更することで、スルーレートを制御することができる。
各スイッチ、マルチプレクサの切り替えにより、Ｉ／Ｖアンプ、反転アンプ、減算（差動）アンプ、非反転アンプ、加算アンプを構成することができる。
図１３は、Ｉ／Ｖアンプを構成する例である。レジスタ１８１の設定に応じて、マルチプレクサＳＷ１０を切り替えて外部入力端子（ＭＰＸＩＮ１０）を反転入力端子に接続し、スイッチ１１３ａをオンして可変抵抗１１２ａを短絡する。また、レジスタ１８１の設定により、マルチプレクサＳＷ１１を切り替えてＤＡＣ１１４１を非反転入力端子に接続し、スイッチ１１３ｂをオンして可変抵抗１１２ｂを短絡する。この接続によりＩ／Ｖアンプが構成される。また、レジスタ１８１の設定により、可変抵抗１１２ａ、１１２ｄの抵抗値を変えることでアンプのゲインを設定する。このＩ／Ｖアンプは、外部入力端子から電流型センサの信号が入力されると、入力電流を電圧に変換して出力する。
図１４は、減算（差動）アンプを構成する例である。レジスタ１８１の設定に応じて、マルチプレクサＳＷ１０、ＳＷ１１を切り替えて外部入力端子（ＭＰＸＩＮ１０）を反転入力端子に接続し、外部入力端子（ＭＰＸＩＮ２０）を非反転入力端子に接続する。また、レジスタ１８１の設定により、スイッチ１１３ｃをオンしてＤＡＣ１１４２の出力を非反転入力端子に接続する。この接続により減算アンプが構成される。また、レジスタ１８１の設定により、可変抵抗１１２ａ、１１２ｂ、１１２ｄの抵抗値を変えることでアンプのゲインを設定する。この減算アンプは、外部入力端子から２つの信号（Ｖ１，Ｖ２）が入力されると、一方の入力電圧から他方の入力電圧を差し引いた電圧（Ｖ２−Ｖ１）を出力する。
尚、加算アンプを構成する場合には、図１２の個別アンプＡＭＰ１の構成を、図４の加算アンプ３３の構成に対応するように適宜変更することで実現できる。
図１５は、反転アンプを構成する例である。レジスタ１８１の設定に応じて、マルチプレクサＳＷ１０を切り替えて外部入力端子（ＭＰＸＩＮ１０）を反転入力端子に接続し、スイッチ１１３ｃをオンにしてＤＡＣ１１４２の出力を非反転入力端子に接続する。この接続により上述した図１と同等の反転アンプが構成される。また、レジスタ１８１の設定により、可変抵抗１１２ａ、１１２ｄの抵抗値を変えることでアンプのゲインを設定し、ＤＡＣの出力電圧を変えることで、アンプの動作点やオフセットを調整する。この反転アンプは、外部入力端子から電圧型センサの信号が入力されると、入力電圧を反転増幅した電圧を出力する。
図１６、非反転アンプを構成する例である。レジスタ１８１の設定に応じて、マルチプレクサＳＷ１０を切り替えてＤＡＣ１１４１の出力を反転入力端子に接続し、マルチプレクサＳＷ１１を切り替えて外部入力端子（ＭＰＸＩＮ２０）を非反転入力端子に接続する。また、レジスタ１８１の設定に応じて、スイッチ１１３ｃをオンにしてＤＡＣ１１４２の出力を非反転入力端子に接続する。この接続により上述した図３と同等の非反転アンプが構成される。また、レジスタ１８１の設定により、可変抵抗１１２ａ、１１２ｄの抵抗値を変えることでアンプのゲインを設定し、ＤＡＣの出力電圧を変えることで、アンプの動作点やオフセットを調整する。この非反転アンプは、外部入力端子から電圧型センサの信号が入力されると、入力電圧を非反転増幅した（入力と同相の）電圧を出力する。
図１７は、ＡＭＰ１〜ＡＭＰ３により計装アンプを構成する例である。図９で説明したように、レジスタ１８１の設定に応じて、マルチプレクサ（スイッチ）ＳＷ１０〜ＳＷ１５によりＡＭＰ１〜ＡＭＰ３を接続することで、図１７の計装アンプを構成できる。なお、各スイッチ等の図示を省略しているが、ＡＭＰ１では、スイッチ１１３ｂをオンして可変抵抗１１２ｂを短絡し、ＡＭＰ２では、スイッチ１１３ｂをオンして可変抵抗１１２ｂを短絡し、ＡＭＰ３では、スイッチ１１３ｃをオンし、ＤＡＣ１１４２を非反転入力端子に接続している。
また、レジスタ１８１の設定により、ＡＭＰ３の可変抵抗１１２ａ〜１１２ｄの抵抗値を変えることで計装アンプのゲインを設定し、ＤＡＣ１１４２の出力電圧を変えることで、計装アンプの動作点やオフセットを調整する。この計装アンプは、外部入力端子から微弱な差動信号が入力されると、この差動信号を、ＡＭＰ１、ＡＭＰ２によりそれぞれ非反転増幅し、さらに、ＡＭＰ３により差動増幅した電圧を出力する。
尚、本実施の形態４にかかる半導体装置は、前記第１の抵抗の他端に設けられた第１のセレクタと、前記第３の抵抗の他端に設けられる第２のセレクタと、をさらに備え、前記第１のセレクタは、選択信号に応じて前記入力信号と前記第１のバイアス電圧とのいずれか一方を選択し、前記第２のセレクタは、前記選択信号に応じて、前記入力信号と前記第１のバイアス電圧とのうち前記第１のセレクタが選択しないものを選択するようにしてもよい。この場合、選択信号に応じて第１及び第２のセレクタを制御して、例えば、反転アンプ又は非反転アンプ等として用いることができる。そして、この場合において、アンプの種別に応じて最適にオフセット電圧を補正することができる。
さらに、本実施の形態４にかかる半導体装置は、一端が前記第１の抵抗の一端及び前記第１のセレクタの出力に接続され、他端が前記第１の抵抗の他端及び前記反転入力端子に接続される第１のスイッチ回路と、一端が前記第３の抵抗の一端及び前記第２のセレクタの出力に接続され、他端が前記第３の抵抗の他端及び前記非反転入力端子に接続される第２のスイッチ回路と、一端が前記第２の可変電圧源に接続され、他端が前記第４の抵抗の一端に接続される第３のスイッチ回路と、をさらに備え、前記第１のスイッチ回路、前記第２のスイッチ回路及び前記第３のスイッチ回路は、前記選択信号に応じて切り替えを行うようにしてもよい。この場合、第１及び第２のセレクタ並びに第１乃至第３のスイッチ回路を制御して、回路構成が可変となるコンフィギュラブル・アンプとして用いることができる。例えば、反転アンプ、非反転アンプ、加算アンプ、ＩＶアンプ、差動アンプ及び計装アンプ等として用いることができる。そして、この場合において、アンプの種別に応じて最適にオフセット電圧を補正することができる。
尚、本実施の形態４にかかる半導体装置１に接続されるセンサ２は、その種類によって出力信号の大きさ及び動作点が異なる。ここで、センサ２の種類としては、例えば、加速度センサ、傾き（３Ｄ）センサ、温度センサ、照度センサ等が挙げられるがこれらに限定されない。しかしながら、センサ２の後段回路には、ある程度の大きさの範囲の信号を与える必要がある。そこで、本実施の形態４にかかる半導体装置１では、センサ２の種類に応じて半導体装置１内の増幅回路の増幅率を切り替えることも可能である。すなわち、センサ２の種類ごとにアンプの回路構成を変更するとともに、ＤＡＣ１１４１及び１１４２に対する制御信号（第１の設定値及び第２の設定値）を変更するように利用することもできる。これにより、センサ２の種類に応じて最適に動作点及びオフセット電圧を補正することができるという格別な効果を奏する。
また、本実施の形態４にかかる半導体装置１は、複数のアプリケーションに用いることができる。ここで、ＡＦＥ部１００のＡＭＰ１〜ＡＭＰ３のそれぞれのマルチプレクサやスイッチ等を切り替えることにより信号経路が変更される。そのため、アプリケーションごとにベストなオフセット電圧に調整することができるという格別な効果を奏するものである。
＜その他の実施の形態＞
尚、上述した実施の形態１乃至４にかかる半導体装置は、１つの増幅回路に対し、出力信号を増幅回路の基準電圧として使用することができる２つの可変電圧源を有する。このとき、各可変電圧源は、独立して制御され、増幅回路の入出力バイアス電圧を調整するために用いられる。すなわち、第１の可変電圧源により大まかに調整した上で、第２の可変電圧源により詳細に調整することで、精度良くオフセット電圧の補正することができる。
尚、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（ｎｏｎ−ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（ｔａｎｇｉｂｌｅ ｓｔｏｒａｇｅ ｍｅｄｉｕｍ）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（ｔｒａｎｓｉｔｏｒｙ ｃｏｍｐｕｔｅｒ ｒｅａｄａｂｌｅ ｍｅｄｉｕｍ）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１ 半導体装置
２ センサ
１００ ＡＦＥ（アナログフロントエンド）部
１１０ コンフィギュラブル・アンプ
１１１ オペアンプ
１１２ａ〜１１２ｄ 可変抵抗
１１３ａ〜１１３ｃ スイッチ
１１４１ ＤＡＣ
１１４２ ＤＡＣ
１２０ （同期検波対応）増幅アンプ
１３０ ローパス・フィルタ
１４０ ハイパス・フィルタ
１５０ 可変レギュレータ
１６０ 温度センサ
１７０ 汎用アンプ
１８０ ＳＰＩインタフェース
１８１ ＳＰＩ制御レジスタ
２００ ＭＣＵ部
２１０ ＣＰＵコア
２２０ メモリ
２３０ オシレータ
２４０ タイマ
２５０ 入出力ポート
２６０ Ａ／Ｄコンバータ
２７０ ＳＰＩインタフェース
ＳＷ１０〜ＳＷ２０ マルチプレクサ
ＳＷ１１ マルチプレクサ
ＳＷ１２ マルチプレクサ
ＳＷ１３ マルチプレクサ
ＳＷ１４ マルチプレクサ
ＳＷ１５ マルチプレクサ
ＳＷ１６ マルチプレクサ
ＳＷ１７ マルチプレクサ
ＳＷ１８ マルチプレクサ
ＳＷ１９ マルチプレクサ
ＳＷ２０ マルチプレクサ
ＡＭＰ１〜ＡＭＰ３ 個別アンプ
３１ 反転アンプ
３２ 非反転アンプ
３３ 加算アンプ
４０ 増幅回路
４１ ＤＡＣ
４２ ＤＡＣ
Ｖｉｎ 入力信号
Ｖｉｎ１ 入力信号
Ｖｉｎ２ 入力信号
Ｖｏｕｔ 出力信号
ＣＴＬ１ 制御信号
ＣＴＬ２ 制御信号
Ｖｒｅｆ１ 基準電圧
Ｖｒｅｆ２ 基準電圧
ｒ１ 抵抗
ｒ２ 抵抗
ｒ３ 抵抗
ｒ４ 抵抗
Ｒｉａ 抵抗値
Ｒｆａ 抵抗値
Ｒｉｂ 抵抗値
Ｒｆｂ 抵抗値
ｒ１１ 抵抗
ｒ１２ 抵抗
Ｒｉａ１ 抵抗値
Ｒｉａ２ 抵抗値

Claims (10)

  1. 反転入力端子と、非反転入力端子と、出力端子と、を有する増幅回路と、
    第１の設定値に応じた電圧値を有する第１のバイアス電圧を生成する第１の可変電圧源と、
    第２の設定値に応じた電圧値を有する第２のバイアス電圧を生成する第２の可変電圧源と、
    一端が前記反転入力端子に接続される第１の抵抗と、
    前記出力端子と前記反転入力端子との間に接続される第２の抵抗と、
    一端が前記非反転入力端子に接続される第３の抵抗と、
    前記第２の可変電圧源と前記非反転入力端子との間に接続される第４の抵抗と、を有し、
    前記第１のバイアス電圧は、前記第１の抵抗の他端と前記第３の抵抗の他端との少なくとも一方に与えられ、
    入力信号は、前記第１の抵抗の他端と前記第３の抵抗の他端との少なくとも他方に与えられ、
    前記増幅回路のオフセット電圧調整時には、前記第１の可変電圧源は、前記入力信号と同電圧を前記第１のバイアス電圧として出力し、前記第２の可変電圧源は、前記出力端子の電圧に基づき前記増幅回路のオフセット電圧を補正する電圧を前記第２のバイアス電圧として出力する半導体装置。
  2. 前記第１の抵抗と前記第３の抵抗とは抵抗値が等しく、
    前記第２の抵抗と前記第４の抵抗とは抵抗値が等しい、
    請求項１に記載の半導体装置。
  3. 前記第１のバイアス電圧は、前記第３の抵抗の他端に与えられ、
    前記入力信号は、前記第１の抵抗の他端に与えられる
    請求項１に記載の半導体装置。
  4. 前記第１のバイアス電圧は、前記第１の抵抗の他端に与えられ、
    前記入力信号は、前記第３の抵抗の他端に与えられる
    請求項１に記載の半導体装置。
  5. 前記第１のバイアス電圧は、前記第３の抵抗の他端に与えられ、
    前記入力信号は、前記第１の抵抗の他端に与えられ、
    一端が前記反転入力端子に接続される第５の抵抗をさらに備え、
    前記入力信号以外の他の入力信号は、前記第５の抵抗の他端に与えられる
    請求項１に記載の半導体装置。
  6. 前記第１の抵抗の他端に設けられた第１のセレクタと、
    前記第３の抵抗の他端に設けられる第２のセレクタと、をさらに備え、
    前記第１のセレクタは、選択信号に応じて前記入力信号と前記第１のバイアス電圧とのいずれか一方を選択し、
    前記第２のセレクタは、前記選択信号に応じて、前記入力信号と前記第１のバイアス電圧とのうち前記第１のセレクタが選択しないものを選択する
    請求項１に記載の半導体装置。
  7. 一端が前記第１の抵抗の一端及び前記第１のセレクタの出力に接続され、他端が前記第１の抵抗の他端及び前記反転入力端子に接続される第１のスイッチ回路と、
    一端が前記第３の抵抗の一端及び前記第２のセレクタの出力に接続され、他端が前記第３の抵抗の他端及び前記非反転入力端子に接続される第２のスイッチ回路と、
    一端が前記第２の可変電圧源に接続され、他端が前記第４の抵抗の一端に接続される第３のスイッチ回路と、をさらに備え、
    前記第１のスイッチ回路、前記第２のスイッチ回路及び前記第３のスイッチ回路は、前記選択信号に応じて切り替えを行う
    請求項６に記載の半導体装置。
  8. 前記第１の可変電圧源は、前記増幅回路が出力する出力信号から変換されたアナログ信号を、前記第１の設定値に基づいてデジタル信号へ変換して前記第１のバイアス電圧を生成するデジタルアナログ変換器であり、
    前記第２の可変電圧源は、前記アナログ信号を、前記第２の設定値に基づいてデジタル信号へ変換して前記第２のバイアス電圧を生成するデジタルアナログ変換器である
    請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 反転入力端子と、非反転入力端子と、出力端子と、を有する増幅回路と、
    一端が前記反転入力端子に接続される第１の抵抗と、
    前記出力端子と前記反転入力端子との間に接続される第２の抵抗と、
    一端が前記非反転入力端子に接続される第３の抵抗と、
    一端が前記非反転入力端子に接続される第４の抵抗と、
    第１の設定値に応じた電圧値を有する第１のバイアス電圧を生成し、前記第１の抵抗の他端と前記第３の抵抗の他端との少なくとも一方に当該第１のバイアス電圧を与える第１の可変電圧源と、
    第２の設定値に応じた電圧値を有する第２のバイアス電圧を生成し、前記第４の抵抗の他端に当該第２のバイアス電圧を与える第２の可変電圧源と、
    を有する半導体装置について、
    入力信号は、前記第１の抵抗の他端と前記第３の抵抗の他端との少なくとも他方に与えられ、
    前記増幅回路のオフセット電圧調整時には、前記第１の可変電圧源は、前記入力信号と同電圧を前記第１のバイアス電圧として出力し、前記第２の可変電圧源は、前記出力端子の電圧に基づき前記増幅回路のオフセット電圧を補正する電圧を前記第２のバイアス電圧として出力する
    オフセット電圧の補正方法。
  10. 前記第１の可変電圧源及び前記第２の可変電圧源は、デジタルアナログ変換器であり、
    前記第１の可変電圧源において、前記増幅回路が出力する出力信号から変換されたアナログ信号を、前記第１の設定値に基づいてデジタル信号へ変換して前記第１のバイアス電圧を生成し、
    前記第２の可変電圧源において、前記アナログ信号を、前記第２の設定値に基づいてデジタル信号へ変換して前記第２のバイアス電圧を生成する
    請求項９に記載のオフセット電圧の補正方法。
JP2012273132A 2012-12-14 2012-12-14 半導体装置及びオフセット電圧の補正方法 Active JP6054732B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012273132A JP6054732B2 (ja) 2012-12-14 2012-12-14 半導体装置及びオフセット電圧の補正方法
US14/104,776 US8854126B2 (en) 2012-12-14 2013-12-12 Semiconductor device and offset voltage correcting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012273132A JP6054732B2 (ja) 2012-12-14 2012-12-14 半導体装置及びオフセット電圧の補正方法

Publications (2)

Publication Number Publication Date
JP2014120840A JP2014120840A (ja) 2014-06-30
JP6054732B2 true JP6054732B2 (ja) 2016-12-27

Family

ID=50930197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012273132A Active JP6054732B2 (ja) 2012-12-14 2012-12-14 半導体装置及びオフセット電圧の補正方法

Country Status (2)

Country Link
US (1) US8854126B2 (ja)
JP (1) JP6054732B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103822749B (zh) * 2009-07-24 2016-05-04 罗姆股份有限公司 压力传感器装置以及电子设备
KR20150069936A (ko) * 2013-12-16 2015-06-24 현대자동차주식회사 차동 증폭기의 오프셋 보정장치 및 방법
US9246458B2 (en) * 2014-06-05 2016-01-26 Stmicroelectronics, Inc. Fixed gain amplifier circuit
JP2016225777A (ja) * 2015-05-29 2016-12-28 日本電信電話株式会社 振幅検出回路
JP6480271B2 (ja) * 2015-05-29 2019-03-06 日本電信電話株式会社 重み付き加減算回路
US10122322B2 (en) * 2015-12-24 2018-11-06 Skyworks Solutions, Inc. Dynamic error vector magnitude correction for radio-frequency amplifiers
JP6630575B2 (ja) * 2016-01-19 2020-01-15 新日本無線株式会社 プログラマブルゲインアンプ回路
US10700649B2 (en) * 2018-09-13 2020-06-30 Bae Systems Information And Electronic Systems Integration Inc. Low swap circuit card design for RF power amplifiers
JP2020205546A (ja) * 2019-06-18 2020-12-24 東芝テック株式会社 増幅装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6041311A (ja) * 1983-08-15 1985-03-05 Nippon Telegr & Teleph Corp <Ntt> 自動校正機能付増幅装置
JPH09148930A (ja) * 1995-11-28 1997-06-06 Matsushita Electric Ind Co Ltd オペアンプのオフセット電圧補正回路
JPH09167929A (ja) * 1995-12-18 1997-06-24 Hitachi Ltd 演算増幅回路を備えた半導体集積回路
JP3171247B2 (ja) * 1998-12-01 2001-05-28 日本電気株式会社 多機能演算回路
JP4629892B2 (ja) * 2001-03-27 2011-02-09 三菱電機株式会社 温度係数生成回路及びそれを用いた温度補償回路
JP4628881B2 (ja) * 2005-06-15 2011-02-09 ルネサスエレクトロニクス株式会社 可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置
JPWO2008114511A1 (ja) * 2007-03-19 2010-07-01 パナソニック株式会社 Ａｇｃ回路
JP2009100120A (ja) * 2007-10-15 2009-05-07 Denso Corp 差動増幅回路およびその製造方法
JP4597204B2 (ja) * 2008-03-14 2010-12-15 Ｏｋｉセミコンダクタ株式会社 センサモジュールおよびセンサモジュールの検知出力信号の補正方法
JP5278144B2 (ja) * 2009-04-28 2013-09-04 セイコーエプソン株式会社 増幅回路、集積回路装置及び電子機器
KR20100129575A (ko) * 2009-06-01 2010-12-09 삼성전자주식회사 비반전 증폭기 및 그것을 포함한 전압 공급 회로

Also Published As

Publication number Publication date
JP2014120840A (ja) 2014-06-30
US20140167852A1 (en) 2014-06-19
US8854126B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
JP6054732B2 (ja) 半導体装置及びオフセット電圧の補正方法
JP4497213B2 (ja) 集積回路装置及び電子機器
JP4492713B2 (ja) 集積回路装置及び電子機器
US7903008B2 (en) Source-measure unit based on digital control loop
EP3484052B1 (en) Current source calibration tracking temperature and bias current
EP2522962B1 (en) Method and apparatus for increasing the effective resolution of a sensor
US9897635B2 (en) Sensor circuit
CN108871633B (zh) 压力传感器的信号调理电路
CN213094182U (zh) 一种具有自校准功能的数据采集设备
CN106685421B (zh) 一种模拟信号采集方法及装置
TW200919983A (en) Method and systems for calibrating RC apparatus
JP2009152743A (ja) Ａ／ｄ変換回路及び電子機器
CN104868701A (zh) 电源转换器的混合式补偿电路
US11500039B2 (en) Digitally-controlled output amplitude of analog sensor signal
JP4470996B2 (ja) Ａ／ｄ変換回路及び電子機器
KR101399893B1 (ko) 신호 계측 방법 및 신호 계측 장치
US8456337B1 (en) System to interface analog-to-digital converters to inputs with arbitrary common-modes
JP2020106468A (ja) 半導体装置
WO2016208422A1 (ja) 圧力測定装置、圧力測定方法及びプログラム
JP5331572B2 (ja) 非反転増幅回路、及び測定機
KR102180180B1 (ko) 분해능 제어 장치 및 분해능 제어 방법
CN113108814A (zh) 多通道电阻电路及装置
CN113485508A (zh) 电压基准调节电路、处理电路和伺服驱动器
JP2017034624A (ja) Ａｄ変換装置
RU2645867C1 (ru) Измерительный мост с повышенным быстродействием

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161201

R150 Certificate of patent or registration of utility model

Ref document number: 6054732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150