JP2017034624A - Ad変換装置 - Google Patents
Ad変換装置 Download PDFInfo
- Publication number
- JP2017034624A JP2017034624A JP2015155910A JP2015155910A JP2017034624A JP 2017034624 A JP2017034624 A JP 2017034624A JP 2015155910 A JP2015155910 A JP 2015155910A JP 2015155910 A JP2015155910 A JP 2015155910A JP 2017034624 A JP2017034624 A JP 2017034624A
- Authority
- JP
- Japan
- Prior art keywords
- count value
- output
- voltage
- offset
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】AD変換装置は、8ビットDA変換器(DAC)1と、アナログ入力信号VinとDAC1の出力との差を増幅する差動アンプ2と、信号Vinと差動アンプ2の出力のうちいずれかを選択的に出力可能なマルチプレクサ3と、マルチプレクサ3の出力をデジタル信号に変換する12ビットAD変換器(ADC)4と、マルチプレクサ3が差動アンプ2の出力を選択したときのADC4のカウント値とDAC1に設定されたカウント値とゲインGAINとオフセットOFFSETに基づいて計算したカウント値を出力する出力部5と、マルチプレクサ3に信号Vinを選択させたときのADC4の出力に応じたカウント値をDAC1に設定し、ゲインGAINとオフセットOFFSETを求める調整部6とから構成される。
【選択図】 図1
Description
(Vin−Vdac)×α=5×(Cad−C0)/(C05−C0) ・・(1)
Vdac=Cda×(V255−V0)/256 ・・・(2)
Vin=5×(Cad−C0)/(C05−C0)
+Cda×(V255−V0)/256 ・・・(3)
また、本発明のAD変換装置の1構成例において、前記出力手段は、前記DA変換手段に設定されたカウント値が0以下の場合、前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値を精度拡張後のカウント値Cad’として出力し、前記DA変換手段に設定されたカウント値が0より大きい場合、前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値Cadと前記DA変換手段に設定されたカウント値Cdaと前記ゲインGAINと前記オフセットOFFSETとに基づいて、精度拡張後のカウント値Cad’をCad’=Cad+(Cda×GAIN)+OFFSETにより計算して出力することを特徴とするものである。
また、本発明のAD変換装置の1構成例において、前記調整手段は、前記差動アンプの電圧増幅度をα、前記差動アンプの入力オフセット電圧Voffと等価またはそれ以上の電圧を発生する前記DA変換手段のカウント値をkとしたとき、前記第1の電圧のアナログ入力信号に対応する精度拡張後のカウント値C1Vと、前記第2の電圧のアナログ入力信号に対応する精度拡張後のカウント値C5Vとを、C1V=α×C1=C1’+GAIN×(C1×2^(m−n)−k)+OFFSET、C5V=α×C5=C5’+GAIN×(C5×2^(m−n)−k)+OFFSETにより計算することを特徴とするものである。
また、本発明のAD変換装置の1構成例において、前記出力手段は、前記DA変換手段に設定されたカウント値が0以下の場合、前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値を精度拡張後のカウント値Cad’として出力し、前記DA変換手段に設定されたカウント値が0より大きい場合、前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値Cadと前記DA変換手段に設定されたカウント値Cdaと前記ゲインGAINと前記オフセットOFFSETとに基づいて、精度拡張後のカウント値Cad’をCad’=Cad+(Cda×GAIN)+OFFSETにより計算して出力することを特徴とするものである。
また、本発明のAD変換装置の1構成例において、前記調整手段は、前記差動アンプの入力オフセット電圧Voffと等価またはそれ以上の電圧を発生する前記DA変換手段のカウント値をkとしたとき、前記第1の電圧のアナログ入力信号に対応する精度拡張後のカウント値C1Vと、前記第2の電圧のアナログ入力信号に対応する精度拡張後のカウント値C5Vとを、C1V=MAG×C1=C1’+GAIN×(C1×2^(m−n)−k)+OFFSET、C5V=MAG×C5=C5’+GAIN×(C5×2^(m−n)−k)+OFFSETにより計算することを特徴とするものである。
また、本発明のAD変換装置の1構成例において、前記調整手段は、前記DA変換手段から前記アナログ入力信号と一致する電圧が出力されるときの前記DA変換手段のカウント値から所定値kを減算した値を、前記マルチプレクサに前記アナログ入力信号を選択させたときの前記AD変換手段のカウント値に基づいて計算し、計算したカウント値を前記DA変換手段に設定するものであり、前記所定値kは、前記差動アンプの入力オフセット電圧Voffと等価またはそれ以上の電圧を発生する前記DA変換手段のカウント値である。
以下、本発明の実施の形態について図面を参照して説明する。図1は本発明の第1の実施の形態に係るAD変換装置の構成を示すブロック図である。本実施の形態のAD変換装置は、8ビットDA変換器(以下、DAC)1と、アナログ入力信号VinとDAC1の出力信号との差を増幅する差動アンプ2と、アナログ入力信号Vinと差動アンプ2の出力信号のうちいずれか1つを選択的に出力可能なマルチプレクサ3と、マルチプレクサ3の出力信号をデジタル信号に変換する12ビットAD変換器(以下、ADC)4と、マルチプレクサ3が差動アンプ2の出力を選択したときの12ビットADC4のカウント値と8ビットDAC1に設定されたカウント値とゲインGAINとオフセットOFFSETとに基づいて計算したカウント値を出力する出力部5と、マルチプレクサ3にアナログ入力信号Vinを選択させたときの12ビットADC4の出力に応じたカウント値を8ビットDAC1に設定して出力電圧を発生させ、ゲインGAINとオフセットOFFSETとを求める調整部6とから構成される。
そこで、本実施の形態では、マルチプレクサ3を設けて、1〜5Vのアナログ入力信号VinをADC4で直接測定できるようにする。
本実施の形態では、差動アンプ2の電圧増幅度αを10とする。
まず、調整部6は、図示しない外部の電圧発生手段を制御してアナログ入力信号Vin=1Vを発生させ(図2ステップS100)、次にマルチプレクサ3を制御して、アナログ入力信号Vinを選択させ(図2ステップS101)、このときの12ビットADC4のカウント値(デジタル値)C1を取得する(図2ステップS102)。
GAIN=((C5×α−C5’)−(C1×α−C1’))
/((C5−C1)×2^(m−n)) ・・・(4)
OFFSET=(C1×α−C1’)−(C1×2^(m−n)−k)×GAIN
・・・(5)
C1V=α×C1=C1’+GAIN×(C1×2^(m−n)−k)+OFFSET
・・・(6)
C5V=α×C5=C5’+GAIN×(C5×2^(m−n)−k)+OFFSET
・・・(7)
C5×10=C5’+GAIN×(C5/16−20)+OFFSET ・・(8)
C1×10=C1’+GAIN×(C1/16−20)+OFFSET ・・(9)
なお、15ビット相当(12ビットの8倍)のアナログ入力信号Vinの電圧は、次式により算出できる。
Vin=4.0×((Cad+GAIN×Cda+OFFSET−C1V)
/(C5V−C1V))+1.0 ・・・(10)
次に、本実施の形態のゲイン・オフセット調整の計算例を示す。上記のステップS100〜S113の処理によりカウント値C1=852、C1‘=512、C5=4110、C5’=1024が得られたとすると、式(4)〜式(7)によりGAIN=160.34、OFFSET=−9、C1V=8520、C5V=41100という調整結果が得られる。アナログ入力信号Vinの電圧は次式のように計算できる。
Vin=4.0×((Cad+160.34×Cda−9−8520)
/(41190−8520))+1.0 ・・・(11)
Cad’=Cad+(Cda×GAIN)+OFFSET ・・・(12)
Value=(V5−V1)×(Cad’−C1V)/(C5V−C1V)+V1
・・・(13)
次に、本発明の第2の実施の形態について説明する。図4は本発明の第2の実施の形態に係るAD変換装置の構成を示すブロック図であり、図1と同一の構成には同一の符号を付してある。本実施の形態のAD変換装置は、8ビットDAC1と、差動アンプ2と、マルチプレクサ3と、12ビットADC4と、出力部5と、調整部6aと、8ビットDAC1の出力と差動アンプ2の反転入力端子との間に設けられたスイッチ7とから構成される。
まず、調整部6aは、スイッチ7を制御して、図6に示すようにスイッチ7に接地電圧GNDを選択させ(図5ステップS117)、図示しない外部の電圧発生手段を制御してアナログ入力信号Vin=0.5Vを発生させ(図5ステップS118)、次にマルチプレクサ3を制御して、アナログ入力信号Vinを選択させ(図5ステップS119)、このときの12ビットADC4のカウント値(デジタル値)C005を取得する(図5ステップS120)。
MAG=C05/C005 ・・・(14)
GAIN=((C5×MAG−C5’)−(C1×MAG−C1’))
/((C5−C1)×2^(m−n)) ・・・(15)
OFFSET=(C1×MAG−C1’)−(C1×2^(m−n)−k)×GAIN
・・・(16)
C1V=MAG×C1=C1’+GAIN×(C1×2^(m−n)−k)
+OFFSET ・・・(17)
C5V=MAG×C5=C5’+GAIN×(C5×2^(m−n)−k)
+OFFSET ・・・(18)
本実施の形態のゲインGAINとオフセットOFFSETとカウント値C1V,C5Vの計算例を図7に示す。
Claims (10)
- mビットDA変換手段と、
アナログ入力信号と前記DA変換手段の出力信号との差を増幅する差動アンプと、
前記アナログ入力信号と前記差動アンプの出力信号のうちいずれか1つを選択的に出力可能なマルチプレクサと、
このマルチプレクサの出力信号をデジタル信号に変換するnビットAD変換手段と、
前記マルチプレクサに前記アナログ入力信号を選択させたときの前記AD変換手段の出力に応じたカウント値を前記DA変換手段に設定して出力電圧を発生させ、AD変換装置のゲインGAINとオフセットOFFSETとを求める調整手段と、
前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値と前記DA変換手段に設定されたカウント値と前記ゲインGAINと前記オフセットOFFSETとに基づいて計算したカウント値を出力する出力手段とを備え、
前記調整手段は、調整時に、前記マルチプレクサに第1の電圧の前記アナログ入力信号を選択させたときの前記AD変換手段のカウント値C1と、このカウント値C1に応じたカウント値を前記DA変換手段に設定すると共に、前記第1の電圧のアナログ入力信号が入力されている状態で前記マルチプレクサに前記差動アンプの出力を選択させたときの前記AD変換手段のカウント値C1’と、前記マルチプレクサに第2の電圧の前記アナログ入力信号を選択させたときの前記AD変換手段のカウント値C5と、このカウント値C5に応じたカウント値を前記DA変換手段に設定すると共に、前記第2の電圧のアナログ入力信号が入力されている状態で前記マルチプレクサに前記差動アンプの出力を選択させたときの前記AD変換手段のカウント値C5’とを取得し、これらカウント値C1,C1’,C5,C5’から前記ゲインGAINと前記オフセットOFFSETとを計算することを特徴とするAD変換装置。 - 請求項1記載のAD変換装置において、
さらに、前記DA変換手段と前記差動アンプの反転入力端子との間に設けられ、前記DA変換手段の出力と接地電圧のうちいずれか1つを選択的に出力可能なスイッチを備え、
前記調整手段は、調整時に、前記スイッチに接地電圧を選択させると共に前記マルチプレクサに第3の電圧の前記アナログ入力信号を選択させたときの前記AD変換手段のカウント値C005と、前記スイッチに接地電圧を選択させると共に、前記第3の電圧のアナログ入力信号が入力されている状態で前記マルチプレクサに前記差動アンプの出力を選択させたときの前記AD変換手段のカウント値C05とを取得し、これらカウント値C05とC005の倍率MAGを計算し、前記スイッチに前記DA変換手段の出力を選択させると共に前記マルチプレクサに第1の電圧の前記アナログ入力信号を選択させたときの前記AD変換手段のカウント値C1と、このカウント値C1に応じたカウント値を前記DA変換手段に設定し前記スイッチに前記DA変換手段の出力を選択させると共に、前記第1の電圧のアナログ入力信号が入力されている状態で前記マルチプレクサに前記差動アンプの出力を選択させたときの前記AD変換手段のカウント値C1’と、前記スイッチに前記DA変換手段の出力を選択させると共に前記マルチプレクサに第2の電圧の前記アナログ入力信号を選択させたときの前記AD変換手段のカウント値C5と、このカウント値C5に応じたカウント値を前記DA変換手段に設定し前記スイッチに前記DA変換手段の出力を選択させると共に、前記第2の電圧のアナログ入力信号が入力されている状態で前記マルチプレクサに前記差動アンプの出力を選択させたときの前記AD変換手段のカウント値C5’とを取得し、これらカウント値C1,C1’,C5,C5’と前記倍率MAGとから前記ゲインGAINと前記オフセットOFFSETとを計算することを特徴とするAD変換装置。 - 請求項1記載のAD変換装置において、
前記調整手段は、前記差動アンプの電圧増幅度をα、前記差動アンプの入力オフセット電圧Voffと等価またはそれ以上の電圧を発生する前記DA変換手段のカウント値をkとしたとき、GAIN=((C5×α−C5’)−(C1×α−C1’))/((C5−C1)×2^(m−n))、OFFSET=(C1×α−C1’)−(C1×2^(m−n)−k)×GAINにより、前記ゲインGAINと前記オフセットOFFSETとを計算することを特徴とするAD変換装置。 - 請求項1または3記載のAD変換装置において、
前記出力手段は、前記DA変換手段に設定されたカウント値が0以下の場合、前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値を精度拡張後のカウント値Cad’として出力し、前記DA変換手段に設定されたカウント値が0より大きい場合、前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値Cadと前記DA変換手段に設定されたカウント値Cdaと前記ゲインGAINと前記オフセットOFFSETとに基づいて、精度拡張後のカウント値Cad’をCad’=Cad+(Cda×GAIN)+OFFSETにより計算して出力することを特徴とするAD変換装置。 - 請求項4記載のAD変換装置において、
前記調整手段は、前記差動アンプの電圧増幅度をα、前記差動アンプの入力オフセット電圧Voffと等価またはそれ以上の電圧を発生する前記DA変換手段のカウント値をkとしたとき、前記第1の電圧のアナログ入力信号に対応する精度拡張後のカウント値C1Vと、前記第2の電圧のアナログ入力信号に対応する精度拡張後のカウント値C5Vとを、C1V=α×C1=C1’+GAIN×(C1×2^(m−n)−k)+OFFSET、C5V=α×C5=C5’+GAIN×(C5×2^(m−n)−k)+OFFSETにより計算することを特徴とするAD変換装置。 - 請求項2記載のAD変換装置において、
前記調整手段は、前記差動アンプの入力オフセット電圧Voffと等価またはそれ以上の電圧を発生する前記DA変換手段のカウント値をkとしたとき、GAIN=((C5×MAG−C5’)−(C1×MAG−C1’))/((C5−C1)×2^(m−n))、OFFSET=(C1×MAG−C1’)−(C1×2^(m−n)−k)×GAINにより、前記ゲインGAINと前記オフセットOFFSETとを計算することを特徴とするAD変換装置。 - 請求項2または6記載のAD変換装置において、
前記出力手段は、前記DA変換手段に設定されたカウント値が0以下の場合、前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値を精度拡張後のカウント値Cad’として出力し、前記DA変換手段に設定されたカウント値が0より大きい場合、前記マルチプレクサが前記差動アンプの出力を選択したときの前記AD変換手段のカウント値Cadと前記DA変換手段に設定されたカウント値Cdaと前記ゲインGAINと前記オフセットOFFSETとに基づいて、精度拡張後のカウント値Cad’をCad’=Cad+(Cda×GAIN)+OFFSETにより計算して出力することを特徴とするAD変換装置。 - 請求項7記載のAD変換装置において、
前記調整手段は、前記差動アンプの入力オフセット電圧Voffと等価またはそれ以上の電圧を発生する前記DA変換手段のカウント値をkとしたとき、前記第1の電圧のアナログ入力信号に対応する精度拡張後のカウント値C1Vと、前記第2の電圧のアナログ入力信号に対応する精度拡張後のカウント値C5Vとを、C1V=MAG×C1=C1’+GAIN×(C1×2^(m−n)−k)+OFFSET、C5V=MAG×C5=C5’+GAIN×(C5×2^(m−n)−k)+OFFSETにより計算することを特徴とするAD変換装置。 - 請求項5または8記載のAD変換装置において、
前記第1の電圧をV1、前記第2の電圧をV5としたとき、前記出力手段は、前記カウント値Cad’を、Value=(V5−V1)×(Cad’−C1V)/(C5V−C1V)+V1により電圧値Valueに変換して出力することを特徴とするAD変換装置。 - 請求項1乃至9のいずれか1項に記載のAD変換装置において、
前記調整手段は、前記DA変換手段から前記アナログ入力信号と一致する電圧が出力されるときの前記DA変換手段のカウント値から所定値kを減算した値を、前記マルチプレクサに前記アナログ入力信号を選択させたときの前記AD変換手段のカウント値に基づいて計算し、計算したカウント値を前記DA変換手段に設定するものであり、
前記所定値kは、前記差動アンプの入力オフセット電圧Voffと等価またはそれ以上の電圧を発生する前記DA変換手段のカウント値であることを特徴とするAD変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015155910A JP6486237B2 (ja) | 2015-08-06 | 2015-08-06 | Ad変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015155910A JP6486237B2 (ja) | 2015-08-06 | 2015-08-06 | Ad変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017034624A true JP2017034624A (ja) | 2017-02-09 |
JP6486237B2 JP6486237B2 (ja) | 2019-03-20 |
Family
ID=57989538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015155910A Active JP6486237B2 (ja) | 2015-08-06 | 2015-08-06 | Ad変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6486237B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210086416A (ko) * | 2019-12-30 | 2021-07-08 | 현대오토에버 주식회사 | 거리 감지 시스템에서의 수신단 입력 오프셋 제거 장치 및 방법 |
CN113126065A (zh) * | 2019-12-30 | 2021-07-16 | 现代摩比斯株式会社 | 在距离感测系统中的接收端输入失调消除装置以及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51132066A (en) * | 1975-05-13 | 1976-11-16 | Mitsubishi Electric Corp | A-d converter |
JPS58206228A (ja) * | 1982-05-27 | 1983-12-01 | Nippon Denso Co Ltd | アナログーディジタル変換方法 |
JPS61163721A (ja) * | 1985-01-14 | 1986-07-24 | Fuji Electric Co Ltd | アナログ入力システム |
JP2000074708A (ja) * | 1998-05-22 | 2000-03-14 | Yamatake Corp | 流量計及び流量制御装置 |
JP2008294751A (ja) * | 2007-05-24 | 2008-12-04 | Sumitomo Electric Ind Ltd | A/d変換回路 |
JP2010259035A (ja) * | 2009-03-31 | 2010-11-11 | Renesas Electronics Corp | データ処理装置及びデータ処理システム |
WO2012144375A1 (ja) * | 2011-04-22 | 2012-10-26 | ルネサスエレクトロニクス株式会社 | データ処理システム |
-
2015
- 2015-08-06 JP JP2015155910A patent/JP6486237B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51132066A (en) * | 1975-05-13 | 1976-11-16 | Mitsubishi Electric Corp | A-d converter |
JPS58206228A (ja) * | 1982-05-27 | 1983-12-01 | Nippon Denso Co Ltd | アナログーディジタル変換方法 |
JPS61163721A (ja) * | 1985-01-14 | 1986-07-24 | Fuji Electric Co Ltd | アナログ入力システム |
JP2000074708A (ja) * | 1998-05-22 | 2000-03-14 | Yamatake Corp | 流量計及び流量制御装置 |
JP2008294751A (ja) * | 2007-05-24 | 2008-12-04 | Sumitomo Electric Ind Ltd | A/d変換回路 |
JP2010259035A (ja) * | 2009-03-31 | 2010-11-11 | Renesas Electronics Corp | データ処理装置及びデータ処理システム |
WO2012144375A1 (ja) * | 2011-04-22 | 2012-10-26 | ルネサスエレクトロニクス株式会社 | データ処理システム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210086416A (ko) * | 2019-12-30 | 2021-07-08 | 현대오토에버 주식회사 | 거리 감지 시스템에서의 수신단 입력 오프셋 제거 장치 및 방법 |
CN113126065A (zh) * | 2019-12-30 | 2021-07-16 | 现代摩比斯株式会社 | 在距离感测系统中的接收端输入失调消除装置以及方法 |
KR102424662B1 (ko) | 2019-12-30 | 2022-07-26 | 현대모비스 주식회사 | 거리 감지 시스템에서의 수신단 입력 오프셋 제거 장치 및 방법 |
US11581860B2 (en) | 2019-12-30 | 2023-02-14 | Hyundai Mobis Co., Ltd. | Apparatus and method for canceling receiver input offset in distance sensing system |
CN113126065B (zh) * | 2019-12-30 | 2024-05-03 | 现代摩比斯株式会社 | 在距离感测系统中的接收端输入失调消除装置以及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6486237B2 (ja) | 2019-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI509997B (zh) | 資料轉換電路及其方法 | |
US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
JP5465965B2 (ja) | データ処理装置及びデータ処理システム | |
JP2015154488A (ja) | オフセット補償を備えた増幅器 | |
JPWO2012144375A1 (ja) | データ処理システム | |
JP6054732B2 (ja) | 半導体装置及びオフセット電圧の補正方法 | |
US7612698B2 (en) | Test apparatus, manufacturing method, and test method | |
JP2016192612A (ja) | 半導体装置及びアナログデジタル変換回路のキャリブレーション方法 | |
JP6650788B2 (ja) | 半導体装置 | |
JP6486237B2 (ja) | Ad変換装置 | |
TWI442710B (zh) | 訊號處理系統及其自我校準數位類比轉換方法 | |
JP2005304033A (ja) | ディジタル的に自己校正するパイプラインadc及びその方法 | |
JP4613929B2 (ja) | A/d変換回路 | |
Jovanović et al. | NTC thermistor nonlinearity compensation using Wheatstone bridge and novel dual-stage single-flash piecewise-linear ADC | |
JP4975700B2 (ja) | Dac測定方法および固体撮像装置 | |
JP5732335B2 (ja) | 逐次比較型ad変換方法および装置 | |
JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
JP2017216488A (ja) | Dacの直線歪改善回路 | |
JP3865109B2 (ja) | オフセットミスマッチの校正方法及びこれを用いたa/d変換回路 | |
JP2008295016A (ja) | Ad変換器の校正システム | |
JP2006324745A (ja) | テスト回路及びテスト方法 | |
JP5763558B2 (ja) | 測定装置及びそれを用いた測定方法 | |
JP2006352743A (ja) | A/d変換装置 | |
JP2004320553A (ja) | 補償回路 | |
JPH0587713A (ja) | センサ出力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6486237 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |