JP5732335B2 - 逐次比較型ad変換方法および装置 - Google Patents
逐次比較型ad変換方法および装置 Download PDFInfo
- Publication number
- JP5732335B2 JP5732335B2 JP2011151728A JP2011151728A JP5732335B2 JP 5732335 B2 JP5732335 B2 JP 5732335B2 JP 2011151728 A JP2011151728 A JP 2011151728A JP 2011151728 A JP2011151728 A JP 2011151728A JP 5732335 B2 JP5732335 B2 JP 5732335B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- sensor
- reference voltage
- conversion
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 103
- 238000000034 method Methods 0.000 title claims description 11
- 238000001514 detection method Methods 0.000 claims description 54
- 238000005259 measurement Methods 0.000 claims description 50
- 238000013459 approach Methods 0.000 claims description 11
- 230000003247 decreasing effect Effects 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
請求項2にかかる発明は、請求項1に記載の逐次変換型AD変換方法において、前記各センサから非測定検出信号が入力するとき、前記基準電圧として前記第mの電圧をセットしたとき得られた前記AD変換データを前記各センサ毎にオフセットデータとして格納し、当該センサから実測定検出信号が入力するときに当該センサに対応する当該オフセットデータを、当該センサに対応するAD変換データから減算することを特徴とする。
請求項3にかかる発明の逐次変換型AD変換装置は、物理現象の測定値を電気の検出信号として出力するセンサと、該センサの検出信号を基準電圧と比較増幅する高利得差動増幅器と、該高利得差動増幅器の出力電圧をAD変換してAD変換データを出力する逐次比較型AD変換本体部とを備えた逐次変換型AD変換装置において、前記センサから非測定検出信号が入力するとき、前記逐次比較型AD変換本体部から出力するAD変換データの極性ビットに応じて、前記基準電圧を所定電圧ピッチで上昇又は下降させる基準電圧エンコーダを設け、該基準電圧エンコーダは、前記センサから非測定検出信号が入力するとき、第1のサイクルにおいて、前記基準電圧として第1の電圧をセットし、第n(nは2以上m(mは3以上の正の整数)未満の正の整数)のサイクルにおいて、第n−1のサイクルで得られたAD変換データの極性ビットに応じて、前記AD変換データが零値に近づくように、前記基準電圧として、第n−1の電圧を所定電圧だけ上昇又は下降させた第nの電圧をセットし、第mのサイクルにおいて、第m−1のサイクルで得られたAD変換データの極性ビットに応じて、前記AD変換データが零値に近づくように、前記基準電圧として、第m−1の電圧を前記所定電圧だけ上昇又は下降させた第mの電圧をセットし、且つ前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第mの電圧をセットする、逐次比較型AD変換装置であって、前記センサが複数個設けられ、前記各サイクルにおいて各センサを切り替えて処理し、当該センサから実測定検出信号が入力するとき、当該センサの前記第mの電圧が前記基準電圧として前記基準電圧エンコーダにセットされることを特徴とする。
請求項4にかかる発明は、請求項3に記載の逐次比較型AD変換装置において、前記各センサから非測定検出信号が入力するとき、前記基準電圧として前記第mの電圧を前記基準電圧エンコーダにセットしたとき得られた前記AD変換データを前記各センサ毎にオフセットデータとして格納する複数のオフセットレジスタと、前記各センサから実測定検出信号が入力するときに当該センサに対応する当該オフセットレジスタに格納したオフセットデータを当該センサに対応するAD変換データから減算する複数のデータ差分器と、を設けたことを特徴とする。
さらに、基準電圧VCOMの調整に加えて、オフセットレジスタ群10の各チャネルのオフセットレジスタにオフセットデータを格納して実測定検出信号が入力するときのAD変換データから減算するようにすれば、完全に近いオフセット補償ができるので、この場合は基準電圧の分解能を細かくする必要が無く、集積回路化する際の面積増大を回避できる。
2:高利得差動増幅器
3:逐次比較型AD変換本体部
4:サンプルホールド回路
5:比較器
6:逐次比較レジスタ
7:DA変換器
8:基準電圧エンコーダ
9:バッファ
10:オフセットレジスタ群
11:データ差分器
Claims (4)
- 物理現象の測定値を電気の検出信号として出力するセンサの当該検出信号を基準電圧と比較増幅し、該比較増幅された電圧を逐次比較型でAD変換してAD変換データを得る逐次変換型AD変換方法において、
前記センサから非測定検出信号が入力するとき、
第1のサイクルにおいて、前記基準電圧として、第1の電圧をセットして、前記AD変換データを求め、
第n(nは2以上m(mは3以上の正の整数)未満の正の整数)のサイクルにおいて、第n−1のサイクルで得られたAD変換データの極性ビットに応じて、前記AD変換データが零値に近づくように、前記基準電圧として、第n−1の電圧を所定電圧だけ上昇又は下降させた第nの電圧をセットして、該第nのサイクルのAD変換データを求め、
第mのサイクルにおいて、第m−1のサイクルで得られたAD変換データの極性ビットに応じて、前記AD変換データが零値に近づくように、前記基準電圧として、第m−1の電圧を前記所定電圧だけ上昇又は下降させた第mの電圧をセットし、
前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第mの電圧をセットして前記AD変換データを求める逐次変換型AD変換方法であって、
前記センサが複数個設けられ、前記各サイクルにおいて各センサを切り替えて処理し、
当該センサから実測定検出信号が入力するとき、当該センサの前記第mの電圧が前記基準電圧としてセットされることを特徴とする逐次変換型AD変換方法。
- 請求項1に記載の逐次変換型AD変換方法において、
前記各センサから非測定検出信号が入力するとき、前記基準電圧として前記第mの電圧をセットしたとき得られた前記AD変換データを前記各センサ毎にオフセットデータとして格納し、当該センサから実測定検出信号が入力するときに当該センサに対応する当該オフセットデータを、当該センサに対応するAD変換データから減算することを特徴とする逐次変換型AD変換方法。 - 物理現象の測定値を電気の検出信号として出力するセンサと、該センサの検出信号を基準電圧と比較増幅する高利得差動増幅器と、該高利得差動増幅器の出力電圧をAD変換してAD変換データを出力する逐次比較型AD変換本体部とを備えた逐次変換型AD変換装置において、
前記センサから非測定検出信号が入力するとき、前記逐次比較型AD変換本体部から出力するAD変換データの極性ビットに応じて、前記基準電圧を所定電圧ピッチで上昇又は下降させる基準電圧エンコーダを設け、
該基準電圧エンコーダは、前記センサから非測定検出信号が入力するとき、第1のサイクルにおいて、前記基準電圧として第1の電圧をセットし、第n(nは2以上m(mは3以上の正の整数)未満の正の整数)のサイクルにおいて、第n−1のサイクルで得られたAD変換データの極性ビットに応じて、前記AD変換データが零値に近づくように、前記基準電圧として、第n−1の電圧を所定電圧だけ上昇又は下降させた第nの電圧をセットし、第mのサイクルにおいて、第m−1のサイクルで得られたAD変換データの極性ビットに応じて、前記AD変換データが零値に近づくように、前記基準電圧として、第m−1の電圧を前記所定電圧だけ上昇又は下降させた第mの電圧をセットし、且つ前記センサから実測定検出信号が入力するとき、前記基準電圧として前記第mの電圧をセットする、逐次比較型AD変換装置であって、
前記センサが複数個設けられ、前記各サイクルにおいて各センサを切り替えて処理し、
当該センサから実測定検出信号が入力するとき、当該センサの前記第mの電圧が前記基準電圧として前記基準電圧エンコーダにセットされることを特徴とする逐次変換型AD変換装置。
- 請求項3に記載の逐次比較型AD変換装置において、
前記各センサから非測定検出信号が入力するとき、前記基準電圧として前記第mの電圧を前記基準電圧エンコーダにセットしたとき得られた前記AD変換データを前記各センサ毎にオフセットデータとして格納する複数のオフセットレジスタと、
前記各センサから実測定検出信号が入力するときに当該センサに対応する当該オフセットレジスタに格納したオフセットデータを当該センサに対応するAD変換データから減算する複数のデータ差分器と、
を設けたことを特徴とする逐次変換型AD変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011151728A JP5732335B2 (ja) | 2011-07-08 | 2011-07-08 | 逐次比較型ad変換方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011151728A JP5732335B2 (ja) | 2011-07-08 | 2011-07-08 | 逐次比較型ad変換方法および装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013021439A JP2013021439A (ja) | 2013-01-31 |
JP5732335B2 true JP5732335B2 (ja) | 2015-06-10 |
Family
ID=47692460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011151728A Active JP5732335B2 (ja) | 2011-07-08 | 2011-07-08 | 逐次比較型ad変換方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5732335B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015177205A (ja) * | 2014-03-13 | 2015-10-05 | ヤマハ株式会社 | オフセットキャンセル回路 |
TWI583122B (zh) * | 2014-05-28 | 2017-05-11 | yin-ping Xu | Drive the rotating device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01166620A (ja) * | 1987-12-23 | 1989-06-30 | Toshiba Corp | 逐次比較型アナログ・デジタル変換器 |
JPH05110435A (ja) * | 1991-10-14 | 1993-04-30 | Nec Corp | アナログ/デイジタル変換回路 |
JPH05259909A (ja) * | 1992-03-16 | 1993-10-08 | Fujitsu Ltd | 自動オフセット電圧補正方法 |
JP2004159140A (ja) * | 2002-11-07 | 2004-06-03 | Seiko Epson Corp | Dcオフセット補正方法及びそれを用いた電子回路 |
JP4974760B2 (ja) * | 2007-05-24 | 2012-07-11 | オンセミコンダクター・トレーディング・リミテッド | オフセット調整回路 |
-
2011
- 2011-07-08 JP JP2011151728A patent/JP5732335B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013021439A (ja) | 2013-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5090190B2 (ja) | アナログ量をデジタル化するための方法、前記方法を実装するデジタル化装置、及びそのような装置を統合する電磁放射線検出器 | |
JP5563722B2 (ja) | 静電容量式タッチアプリケーション用の回路 | |
US9525836B2 (en) | AD conversion apparatus, solid-state imaging apparatus, and imaging system | |
US8427352B2 (en) | A/D converter circuit including pulse circulation circuit with delay units coupled together in ring shape | |
CN107994903B (zh) | 模数转换电路及流水线模数转换器 | |
JP2013179577A (ja) | 固体撮像装置 | |
JP2007024625A (ja) | 電圧測定方法および電圧測定装置 | |
JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインad変換器 | |
US10348319B1 (en) | Reservoir capacitor based analog-to-digital converter | |
US7659845B2 (en) | Analog-to-digital converter with capacitor array | |
JP6469496B2 (ja) | 半導体装置及びアナログデジタル変換回路のキャリブレーション方法 | |
JP2008104142A (ja) | A/d変換器 | |
JP4853186B2 (ja) | アナログ−ディジタル変換装置 | |
EP2355357A1 (en) | Time-multiplexed residue amplifier | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
JP5732335B2 (ja) | 逐次比較型ad変換方法および装置 | |
US20050225461A1 (en) | Error measuring method for digitally self-calibrating pipeline adc and apparatus thereof | |
JP4140528B2 (ja) | A/d変換装置 | |
US6504500B1 (en) | A/D converter and A/D converting method | |
JP7344000B2 (ja) | アナログ-デジタル変換器、アナログ-デジタル変換方法及び変位検出装置 | |
JP5494273B2 (ja) | Ad変換回路およびad変換方法 | |
EP4258554A1 (en) | Discrete-time offset correction circuit embedded in a residue amplifier in a pipelined analog-to-digital converter (adc) | |
KR20150072972A (ko) | 타이밍 켈리브레이션을 이용한 인터폴레이션을 위한 아날로그 디지털 변환기 | |
KR20230170901A (ko) | 고차 전압 출력 부품의 연속 보정에 기반한 자기 센서출력의 선형화 | |
JP2017034624A (ja) | Ad変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5732335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |