JPH0587713A - センサ出力装置 - Google Patents
センサ出力装置Info
- Publication number
- JPH0587713A JPH0587713A JP3251150A JP25115091A JPH0587713A JP H0587713 A JPH0587713 A JP H0587713A JP 3251150 A JP3251150 A JP 3251150A JP 25115091 A JP25115091 A JP 25115091A JP H0587713 A JPH0587713 A JP H0587713A
- Authority
- JP
- Japan
- Prior art keywords
- output
- sensor
- converter
- output device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Abstract
(57)【要約】
【目的】 分解能の高い或いは高速のＡ／Ｄ変換器やＤ
／Ａ変換器を使用することなく、高精度にゼロ点を自動
的に設定することができるようにする。 【構成】 互いにゲインの異なる複数のゲイン設定器２
１、２２、２３と、それぞれに対応して、その出力を分
圧するＤ／Ａ変換器２４、２５、２６を設ける。ＣＰＵ
１８により、センサ１０の出力とこれらＤ／Ａ変換器か
らの出力の差がゼロとなるように、各Ｄ／Ａ変換器に対
する出力データを調整する。
／Ａ変換器を使用することなく、高精度にゼロ点を自動
的に設定することができるようにする。 【構成】 互いにゲインの異なる複数のゲイン設定器２
１、２２、２３と、それぞれに対応して、その出力を分
圧するＤ／Ａ変換器２４、２５、２６を設ける。ＣＰＵ
１８により、センサ１０の出力とこれらＤ／Ａ変換器か
らの出力の差がゼロとなるように、各Ｄ／Ａ変換器に対
する出力データを調整する。
Description
【０００１】
【産業上の利用分野】本発明は、各種試験機や測定器等
に用いられる、アナログ信号を出力するセンサの出力装
置に関し、特にアナログセンサのゼロ点を自動的に設定
する機能を備えた出力装置に関する。
に用いられる、アナログ信号を出力するセンサの出力装
置に関し、特にアナログセンサのゼロ点を自動的に設定
する機能を備えた出力装置に関する。
【０００２】
【従来の技術】例えば引張試験機では引張力を測定する
ためのセンサとしてロードセルが用いられるが、そのゼ
ロ点は予め一定の値に決めておくことができない。これ
は、引張試験機には試験片の種類や形状に応じて種々の
チャック（試験片の端部を把持する器具）が用いられる
が、それらの重さが個々に異なるからである。従って、
測定を行なおうとする試験片に応じたチャック等の治具
を全て取り付けた後、引張試験機に設けられているゼロ
点設定ボタンを押すことにより、その時点でのロードセ
ルの出力が荷重ゼロの点として試験機に認識される。
ためのセンサとしてロードセルが用いられるが、そのゼ
ロ点は予め一定の値に決めておくことができない。これ
は、引張試験機には試験片の種類や形状に応じて種々の
チャック（試験片の端部を把持する器具）が用いられる
が、それらの重さが個々に異なるからである。従って、
測定を行なおうとする試験片に応じたチャック等の治具
を全て取り付けた後、引張試験機に設けられているゼロ
点設定ボタンを押すことにより、その時点でのロードセ
ルの出力が荷重ゼロの点として試験機に認識される。
【０００３】このような自動ゼロ点設定を行なうため、
従来のセンサ出力装置は図２に示すような構成をとって
いた。この装置の作用は次の通りである。今、図示せぬ
ゼロ点設定ボタンが押されたとすると、発振器１５から
の基準信号を受けたセンサ１０からは、その時点でのロ
ードセル（荷重センサ）の状態に対応するアナログ信号
Ｖsが生成される。このセンサ信号Ｖsは第１アンプ１１
により増幅され、加算器１２の一方の入力端子に送られ
る。一方、固定のゲインを有するゲイン設定器１６も発
振器１５から同じ基準信号を受け、Ｄ／Ａ変換器１７
に、アンプ１１で増幅された後のセンサ１０の出力の最
大値に等しい電圧Ｖmを供給する。Ｄ／Ａ変換器１７
は、この電圧Ｖmから、制御装置（ＣＰＵ）１８から送
られてくるデジタルデータＤaに比例する電圧Ｖaを生成
して、加算器１２の負入力端子に送る。
従来のセンサ出力装置は図２に示すような構成をとって
いた。この装置の作用は次の通りである。今、図示せぬ
ゼロ点設定ボタンが押されたとすると、発振器１５から
の基準信号を受けたセンサ１０からは、その時点でのロ
ードセル（荷重センサ）の状態に対応するアナログ信号
Ｖsが生成される。このセンサ信号Ｖsは第１アンプ１１
により増幅され、加算器１２の一方の入力端子に送られ
る。一方、固定のゲインを有するゲイン設定器１６も発
振器１５から同じ基準信号を受け、Ｄ／Ａ変換器１７
に、アンプ１１で増幅された後のセンサ１０の出力の最
大値に等しい電圧Ｖmを供給する。Ｄ／Ａ変換器１７
は、この電圧Ｖmから、制御装置（ＣＰＵ）１８から送
られてくるデジタルデータＤaに比例する電圧Ｖaを生成
して、加算器１２の負入力端子に送る。
【０００４】加算器１２では、アンプ１１を介して送ら
れてくるセンサ１０からの信号ＶsとＤ／Ａ変換器１７
からの電圧Ｖaとの差Ｖdをとり、第２アンプ１３に送
る。この差信号Ｖdはアンプ１３で増幅され、Ａ／Ｄ変
換器１４でデジタルデータＤdに変換されてＣＰＵ１８
に入力される。
れてくるセンサ１０からの信号ＶsとＤ／Ａ変換器１７
からの電圧Ｖaとの差Ｖdをとり、第２アンプ１３に送
る。この差信号Ｖdはアンプ１３で増幅され、Ａ／Ｄ変
換器１４でデジタルデータＤdに変換されてＣＰＵ１８
に入力される。
【０００５】ＣＰＵ１８はこのＡ／Ｄ変換器からのデー
タＤdがゼロとなるように、Ｄ／Ａ変換器１７に送るデ
ジタルデータＤaを変化させてゆくが、Ｄ／Ａ変換器１
７の出力はディスクリートに変化するため、データＤd
（すなわち、差信号Ｖd）は完全にはゼロにはならな
い。このためＣＰＵ１８は、Ａ／Ｄ変換器１４からのデ
ータＤdが最もゼロに近くなったときのＤ／Ａ変換器１
７へ出力したデジタルデータＤa（これを粗補正データ
と呼ぶ）とともに、そのときの差信号データＤd（これ
を細補正データと呼ぶ）を記憶する。以上で自動ゼロ点
設定処理を終了する。
タＤdがゼロとなるように、Ｄ／Ａ変換器１７に送るデ
ジタルデータＤaを変化させてゆくが、Ｄ／Ａ変換器１
７の出力はディスクリートに変化するため、データＤd
（すなわち、差信号Ｖd）は完全にはゼロにはならな
い。このためＣＰＵ１８は、Ａ／Ｄ変換器１４からのデ
ータＤdが最もゼロに近くなったときのＤ／Ａ変換器１
７へ出力したデジタルデータＤa（これを粗補正データ
と呼ぶ）とともに、そのときの差信号データＤd（これ
を細補正データと呼ぶ）を記憶する。以上で自動ゼロ点
設定処理を終了する。
【０００６】その後、チャックに試験片がセットされ、
引張試験が行なわれると、センサ１０からは引張荷重に
応じた信号が出力されるが、ＣＰＵ１８は上記のゼロ点
設定処理で記憶した粗補正データをＤ／Ａ変換器１７に
送り、その出力をセンサ１０の出力から差し引くととも
に、Ａ／Ｄ変換器１４から送られてくるデータにも細補
正データによる補正を加える。これにより、センサ１０
からの出力はゼロ点設定処理時の荷重をゼロとしたとき
の荷重としてＣＰＵ１８から出力され、Ｄ／Ａ変換器１
９を介してアナログレコーダ２０等に送られる。
引張試験が行なわれると、センサ１０からは引張荷重に
応じた信号が出力されるが、ＣＰＵ１８は上記のゼロ点
設定処理で記憶した粗補正データをＤ／Ａ変換器１７に
送り、その出力をセンサ１０の出力から差し引くととも
に、Ａ／Ｄ変換器１４から送られてくるデータにも細補
正データによる補正を加える。これにより、センサ１０
からの出力はゼロ点設定処理時の荷重をゼロとしたとき
の荷重としてＣＰＵ１８から出力され、Ｄ／Ａ変換器１
９を介してアナログレコーダ２０等に送られる。
【０００７】
【発明が解決しようとする課題】上記従来の装置では、
第２アンプ１３からのアナログ出力をＡ／Ｄ変換器１４
を介してＣＰＵ１８に入力し、その結果に基いてＤ／Ａ
変換器１７にデジタルデータＤaを送るため、Ａ／Ｄ変
換のための時間遅れが入り、ゼロ点設定にやや時間がか
かるという問題がある。高速のＡ／Ｄ変換器を使用すれ
ばこの問題は解消されるが、高速のＡ／Ｄ変換器は価格
が高いという難点がある。
第２アンプ１３からのアナログ出力をＡ／Ｄ変換器１４
を介してＣＰＵ１８に入力し、その結果に基いてＤ／Ａ
変換器１７にデジタルデータＤaを送るため、Ａ／Ｄ変
換のための時間遅れが入り、ゼロ点設定にやや時間がか
かるという問題がある。高速のＡ／Ｄ変換器を使用すれ
ばこの問題は解消されるが、高速のＡ／Ｄ変換器は価格
が高いという難点がある。
【０００８】また、引張試験機では、１台の試験機で大
きい試料から小さい試料までを精度良く試験するため、
第２アンプ１３のゲインを切り替えることにより、荷重
レンジを何段階かに切り替えることができるようになっ
ている。例えば、最大引張荷重１００ｔの試験機では、
レンジ切替により、１ｔの荷重で最大出力となるように
アンプ１３のゲインが変更される場合がある。Ｄ／Ａ変
換器１７の分解能が１０ビットであるとすると、１００
ｔレンジでは最大出力範囲２・Ｖm（＋Ｖm〜−Ｖm）が２
10＝１０３２段階に細かく分割されるが、１ｔレンジに
切り替えられた場合にはアンプ１３のゲインが１００倍
になるため、デジタルデータＤaの１だけの変化に対し
てもアンプ１３の出力では２０％の変化が生じる。この
ため、細補正のためのデータＤdを十分細かくする必要
があり、Ａ／Ｄ変換器１４に分解能の高いもの（ビット
数の多いもの）を使用する必要がある。すなわち、Ｄ／
Ａ変換器１７とＡ／Ｄ変換器１４とは、少なくともいず
れか一方に、分解能の高い、高価なものを使用しなけれ
ばならない。
きい試料から小さい試料までを精度良く試験するため、
第２アンプ１３のゲインを切り替えることにより、荷重
レンジを何段階かに切り替えることができるようになっ
ている。例えば、最大引張荷重１００ｔの試験機では、
レンジ切替により、１ｔの荷重で最大出力となるように
アンプ１３のゲインが変更される場合がある。Ｄ／Ａ変
換器１７の分解能が１０ビットであるとすると、１００
ｔレンジでは最大出力範囲２・Ｖm（＋Ｖm〜−Ｖm）が２
10＝１０３２段階に細かく分割されるが、１ｔレンジに
切り替えられた場合にはアンプ１３のゲインが１００倍
になるため、デジタルデータＤaの１だけの変化に対し
てもアンプ１３の出力では２０％の変化が生じる。この
ため、細補正のためのデータＤdを十分細かくする必要
があり、Ａ／Ｄ変換器１４に分解能の高いもの（ビット
数の多いもの）を使用する必要がある。すなわち、Ｄ／
Ａ変換器１７とＡ／Ｄ変換器１４とは、少なくともいず
れか一方に、分解能の高い、高価なものを使用しなけれ
ばならない。
【０００９】本発明はこのような課題を解決するために
成されたものであり、その目的とするところは、分解能
の高い、或いは速度の速い、高価なＡ／Ｄ変換器やＤ／
Ａ変換器を使用することなく、しかも高精度にゼロ点を
自動的に設定することのできるアナログセンサの出力装
置を提供することにある。
成されたものであり、その目的とするところは、分解能
の高い、或いは速度の速い、高価なＡ／Ｄ変換器やＤ／
Ａ変換器を使用することなく、しかも高精度にゼロ点を
自動的に設定することのできるアナログセンサの出力装
置を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に成された本発明に係るセンサ出力装置は、アナログ信
号を出力するセンサのゼロ点を設定する機能を備えたセ
ンサ出力装置であって、 ａ）それぞれ一定の値のアナログ信号を出力し、しか
も、その値が互いに異なっている、複数の定値出力器
と、 ｂ）各定値出力器に対応して設けられ、定値出力値から
のアナログ信号と外部からの制御信号とに基き、両信号
に比例した信号を出力する偏差出力器と、 ｃ）センサからの出力から、全ての偏差出力器の出力の
和を差し引く加算器と、 ｄ）加算器の出力がゼロとなるように各偏差出力器へ制
御信号を出力し、加算器の出力がゼロとなった時点の各
制御信号の値を記憶する制御器と、 を備えることを特徴とする。
に成された本発明に係るセンサ出力装置は、アナログ信
号を出力するセンサのゼロ点を設定する機能を備えたセ
ンサ出力装置であって、 ａ）それぞれ一定の値のアナログ信号を出力し、しか
も、その値が互いに異なっている、複数の定値出力器
と、 ｂ）各定値出力器に対応して設けられ、定値出力値から
のアナログ信号と外部からの制御信号とに基き、両信号
に比例した信号を出力する偏差出力器と、 ｃ）センサからの出力から、全ての偏差出力器の出力の
和を差し引く加算器と、 ｄ）加算器の出力がゼロとなるように各偏差出力器へ制
御信号を出力し、加算器の出力がゼロとなった時点の各
制御信号の値を記憶する制御器と、 を備えることを特徴とする。
【００１１】
【作用】加算器ｃ）では、センサの出力から全ての偏差
出力器ｂ）の出力の和を差し引くが、制御器ｄ）は、こ
の差がゼロとなるように、各偏差出力器ｂ）に対して制
御信号を送る。ここで、複数の定値出力器ａ）が出力す
る値を、大きいものから小さいものへ順序立てて配置
し、各定値出力器ａ）に対応する偏差出力器ｂ）への制
御信号を適当な値に設定することにより、全偏差出力器
ｂ）の出力の和が任意の値となるようにすることができ
る。そして、最も小さい値を出力する定値出力器ａ）
の、最も小さい制御信号に対応する出力を、センサ出力
の最小分解能以下となるように設定しておくことによ
り、加算器ｃ）の出力を必ずゼロとすることができる。
制御器ｄ）は加算器ｃ）の出力がゼロとなったときの各
偏差出力器ｂ）への制御信号値を記憶しておき、ゼロ点
設定を終える。
出力器ｂ）の出力の和を差し引くが、制御器ｄ）は、こ
の差がゼロとなるように、各偏差出力器ｂ）に対して制
御信号を送る。ここで、複数の定値出力器ａ）が出力す
る値を、大きいものから小さいものへ順序立てて配置
し、各定値出力器ａ）に対応する偏差出力器ｂ）への制
御信号を適当な値に設定することにより、全偏差出力器
ｂ）の出力の和が任意の値となるようにすることができ
る。そして、最も小さい値を出力する定値出力器ａ）
の、最も小さい制御信号に対応する出力を、センサ出力
の最小分解能以下となるように設定しておくことによ
り、加算器ｃ）の出力を必ずゼロとすることができる。
制御器ｄ）は加算器ｃ）の出力がゼロとなったときの各
偏差出力器ｂ）への制御信号値を記憶しておき、ゼロ点
設定を終える。
【００１２】以後、このセンサを実際に使用する際に、
各偏差出力器ｂ）に対してこの制御信号を出力し、セン
サの出力から全偏差出力器ｂ）の出力の和を差し引くこ
とにより、設定したゼロ点からのセンサ出力を得ること
ができる。
各偏差出力器ｂ）に対してこの制御信号を出力し、セン
サの出力から全偏差出力器ｂ）の出力の和を差し引くこ
とにより、設定したゼロ点からのセンサ出力を得ること
ができる。
【００１３】
【実施例】本発明を上記と同様の引張試験機の荷重セン
サに適用した例を図１により説明する。本実施例の出力
装置ではゲイン設定器を３個用い、それぞれ別個のゲイ
ンを設定しておく。例えば、第１ゲイン設定器２１のゲ
インは、センサ１０の最大出力に等しい値Ｖmを出すよ
うに設定し、第２ゲイン設定器２２のゲインはその１／
１０に、第３ゲイン設定器２３はさらにその１／１０
（すなわち、第１ゲイン設定器２１の１／１００）に、
それぞれ設定しておく。そして、３個のゲイン設定器２
１、２２、２３のそれぞれにＤ／Ａ変換器２４、２５、
２６を接続する。これら３個のＤ／Ａ変換器２４、２
５、２６は全く同一のものでよい。３個のＤ／Ａ変換器
２４、２５、２６の出力は全て加算器１２の負入力端子
に接続される。従って、加算器１２の出力はセンサ１０
の出力から３個のＤ／Ａ変換器２４、２５、２６の出力
の和を差し引いたものとなっている。
サに適用した例を図１により説明する。本実施例の出力
装置ではゲイン設定器を３個用い、それぞれ別個のゲイ
ンを設定しておく。例えば、第１ゲイン設定器２１のゲ
インは、センサ１０の最大出力に等しい値Ｖmを出すよ
うに設定し、第２ゲイン設定器２２のゲインはその１／
１０に、第３ゲイン設定器２３はさらにその１／１０
（すなわち、第１ゲイン設定器２１の１／１００）に、
それぞれ設定しておく。そして、３個のゲイン設定器２
１、２２、２３のそれぞれにＤ／Ａ変換器２４、２５、
２６を接続する。これら３個のＤ／Ａ変換器２４、２
５、２６は全く同一のものでよい。３個のＤ／Ａ変換器
２４、２５、２６の出力は全て加算器１２の負入力端子
に接続される。従って、加算器１２の出力はセンサ１０
の出力から３個のＤ／Ａ変換器２４、２５、２６の出力
の和を差し引いたものとなっている。
【００１４】本実施例の出力器のゼロ点設定動作は次の
通りである。図示せぬゼロ点設定ボタンが押されると、
上記従来の装置の場合と同様、発振器１５からの基準信
号を受けたセンサ１０からは、その時点でのロードセル
（荷重センサ）の状態に対応するアナログ信号Ｖsが生
成される。このセンサ信号Ｖsは第１アンプ１１により
増幅され、加算器１２の正入力端子に送られる。一方、
第１〜第３ゲイン設定器２１、２２、２３に対しても発
振器１５からの基準信号が送られるが、これらは上記の
通り相異なるゲインを有するため、これらのゲイン設定
器２１、２２、２３からそれぞれに対応するＤ／Ａ変換
器２４、２５、２６に送られる電圧は互いに異なる。具
体的には、第１のＤ／Ａ変換器２４に対してはＶm、第
２のＤ／Ａ変換器２４に対してはＶm／１０、第３のＤ
／Ａ変換器２４に対してはＶm／１００となっている。
通りである。図示せぬゼロ点設定ボタンが押されると、
上記従来の装置の場合と同様、発振器１５からの基準信
号を受けたセンサ１０からは、その時点でのロードセル
（荷重センサ）の状態に対応するアナログ信号Ｖsが生
成される。このセンサ信号Ｖsは第１アンプ１１により
増幅され、加算器１２の正入力端子に送られる。一方、
第１〜第３ゲイン設定器２１、２２、２３に対しても発
振器１５からの基準信号が送られるが、これらは上記の
通り相異なるゲインを有するため、これらのゲイン設定
器２１、２２、２３からそれぞれに対応するＤ／Ａ変換
器２４、２５、２６に送られる電圧は互いに異なる。具
体的には、第１のＤ／Ａ変換器２４に対してはＶm、第
２のＤ／Ａ変換器２４に対してはＶm／１０、第３のＤ
／Ａ変換器２４に対してはＶm／１００となっている。
【００１５】各Ｄ／Ａ変換器２４、２５、２６は、制御
装置（ＣＰＵ）１８から送られてくるデジタルデータＤ
a1、Ｄa2、Ｄa3により各入力電圧Ｖm、Ｖma／１０、Ｖm
／１００を分圧した電圧Ｖa1、Ｖa2、Ｖa3を生成し、加
算器１２の負入力端子に送る。
装置（ＣＰＵ）１８から送られてくるデジタルデータＤ
a1、Ｄa2、Ｄa3により各入力電圧Ｖm、Ｖma／１０、Ｖm
／１００を分圧した電圧Ｖa1、Ｖa2、Ｖa3を生成し、加
算器１２の負入力端子に送る。
【００１６】加算器１２の出力は、アンプ１１を介して
送られてくるセンサ１０からの信号Ｖsから３個のＤ／
Ａ変換器２４、２５、２６の出力電圧の和（Ｖa1＋Ｖa2
＋Ｖa3）を引いた値Ｖdとなるが、これはアンプ１３に
より増幅された後、コンパレータ２７により値ゼロ（グ
ラウンドレベル）と比較される。ここにおける比較は、
Ｖd≧０であるか、又は、Ｖd＜０であるか、のいずれか
であり、その結果は２値（すなわち、０又は１）として
ＣＰＵ１８に入力される。
送られてくるセンサ１０からの信号Ｖsから３個のＤ／
Ａ変換器２４、２５、２６の出力電圧の和（Ｖa1＋Ｖa2
＋Ｖa3）を引いた値Ｖdとなるが、これはアンプ１３に
より増幅された後、コンパレータ２７により値ゼロ（グ
ラウンドレベル）と比較される。ここにおける比較は、
Ｖd≧０であるか、又は、Ｖd＜０であるか、のいずれか
であり、その結果は２値（すなわち、０又は１）として
ＣＰＵ１８に入力される。
【００１７】ＣＰＵ１８は、第１〜第３ゲイン設定器２
１、２２、２３に対して最小値のデータを出力するよう
に初期化した後、最もゲインの大きい第１ゲイン設定器
２１に対応するＤ／Ａ変換器２４への出力データＤa1を
１づつ増加させてゆく。このようにＤa1を増加させてゆ
くうちに、ある時点で加算器１２の出力Ｖdがゼロ以上
となる。するとＣＰＵ１８は第１Ｄ／Ａ変換器２４に対
する出力データＤa1を１だけ減らし、第２Ｄ／Ａ変換器
２５に対する出力値Ｄa2を１づつ増加させてゆく。ここ
でも、ある時点で加算器１２の出力Ｖdがゼロ以上とな
るため、ＣＰＵ１８はその時点で第２Ｄ／Ａ変換器２５
に対する出力データＤa2を１だけ減らし、第３Ｄ／Ａ変
換器２６に対する出力データＤa3を１づつ増加させてゆ
く。
１、２２、２３に対して最小値のデータを出力するよう
に初期化した後、最もゲインの大きい第１ゲイン設定器
２１に対応するＤ／Ａ変換器２４への出力データＤa1を
１づつ増加させてゆく。このようにＤa1を増加させてゆ
くうちに、ある時点で加算器１２の出力Ｖdがゼロ以上
となる。するとＣＰＵ１８は第１Ｄ／Ａ変換器２４に対
する出力データＤa1を１だけ減らし、第２Ｄ／Ａ変換器
２５に対する出力値Ｄa2を１づつ増加させてゆく。ここ
でも、ある時点で加算器１２の出力Ｖdがゼロ以上とな
るため、ＣＰＵ１８はその時点で第２Ｄ／Ａ変換器２５
に対する出力データＤa2を１だけ減らし、第３Ｄ／Ａ変
換器２６に対する出力データＤa3を１づつ増加させてゆ
く。
【００１８】ここで、第３Ｄ／Ａ変換器２６の入力デー
タＤa3が１だけ変化することによる第３Ｄ／Ａ変換器２
６の出力の変化は、既に第３Ｄ／Ａ変換器２６への入力
自体がＶm／１００と非常に小さいものであるため、第
３Ｄ／Ａ変換器２６の分解能がそう細かいものでなくて
も、（アンプ１１を介した）センサ１０の出力の分解能
よりも小さくすることができる。従って、第３Ｄ／Ａ変
換器２６の出力を変化させることによりコンパレータ２
７の出力が反転したとき、加算器１２の出力Ｖdはセン
サ１０の分解能の最も細かいレベルでゼロに等しくなっ
ている。
タＤa3が１だけ変化することによる第３Ｄ／Ａ変換器２
６の出力の変化は、既に第３Ｄ／Ａ変換器２６への入力
自体がＶm／１００と非常に小さいものであるため、第
３Ｄ／Ａ変換器２６の分解能がそう細かいものでなくて
も、（アンプ１１を介した）センサ１０の出力の分解能
よりも小さくすることができる。従って、第３Ｄ／Ａ変
換器２６の出力を変化させることによりコンパレータ２
７の出力が反転したとき、加算器１２の出力Ｖdはセン
サ１０の分解能の最も細かいレベルでゼロに等しくなっ
ている。
【００１９】本実施例のセンサ出力装置では以上で自動
ゼロ点設定処理を終了し、ＣＰＵ１８はその時点で第１
〜第３Ｄ／Ａ変換器２４、２５、２６に対して出力した
データＤa1、Ｄa2、Ｄa3を記憶しておく。
ゼロ点設定処理を終了し、ＣＰＵ１８はその時点で第１
〜第３Ｄ／Ａ変換器２４、２５、２６に対して出力した
データＤa1、Ｄa2、Ｄa3を記憶しておく。
【００２０】その後、チャックに試験片がセットされ、
引張試験が行なわれると、センサ１０からは引張荷重に
応じた信号が出力されるが、ＣＰＵ１８は上記のゼロ点
処理で記憶したデータＤa1、Ｄa2、Ｄa3を第１〜第３Ｄ
／Ａ変換器２４、２５、２６に送り、その出力をセンサ
１０の出力から差し引く。本実施例では上記従来の装置
と異なり、ＣＰＵ１８自体による細補正は行なわない。
従って、センサの出力はダイレクトに（すなわち、Ａ／
Ｄ変換器１４やＤ／Ａ変換器１９を介することなく）ア
ナログレコーダ２０に送ることができる。
引張試験が行なわれると、センサ１０からは引張荷重に
応じた信号が出力されるが、ＣＰＵ１８は上記のゼロ点
処理で記憶したデータＤa1、Ｄa2、Ｄa3を第１〜第３Ｄ
／Ａ変換器２４、２５、２６に送り、その出力をセンサ
１０の出力から差し引く。本実施例では上記従来の装置
と異なり、ＣＰＵ１８自体による細補正は行なわない。
従って、センサの出力はダイレクトに（すなわち、Ａ／
Ｄ変換器１４やＤ／Ａ変換器１９を介することなく）ア
ナログレコーダ２０に送ることができる。
【００２１】なお、アナログレコーダ２０に送る信号と
同じ信号はＡ／Ｄ変換器１４を介してＣＰＵ１８に送ら
れ、センサ出力器のデジタルメータの表示等を行なうた
めに用いられる。
同じ信号はＡ／Ｄ変換器１４を介してＣＰＵ１８に送ら
れ、センサ出力器のデジタルメータの表示等を行なうた
めに用いられる。
【００２２】上記実施例では引張試験機の荷重センサを
例として取り上げたが、本発明はこれに限らず、任意の
アナログセンサに対して適用することができる。例え
ば、ある温度を基準として、その基準点からの温度変化
を測定する場合、その基準温度で温度センサのゼロ点設
定を行なう必要があるが、本発明のセンサ出力装置はこ
のような温度センサに対しても同様に高精度にゼロ点設
定を行なうことができる。その他にも、圧力、音圧、光
度等種々のセンサに対しても同様に適用することができ
る。
例として取り上げたが、本発明はこれに限らず、任意の
アナログセンサに対して適用することができる。例え
ば、ある温度を基準として、その基準点からの温度変化
を測定する場合、その基準温度で温度センサのゼロ点設
定を行なう必要があるが、本発明のセンサ出力装置はこ
のような温度センサに対しても同様に高精度にゼロ点設
定を行なうことができる。その他にも、圧力、音圧、光
度等種々のセンサに対しても同様に適用することができ
る。
【００２３】
【発明の効果】本発明に係るセンサ出力装置では、加算
器の後に細補正を行なうことなく、加算器の出力の段階
で高精度なゼロ点補正を行なった後の信号を得ることが
できる。このため、細補正のためのＤ／Ａ変換器を使用
せずに、加算器の出力をそのままペンレコーダ等のアナ
ログレコーダに送ることができ、変換遅れのない、高速
の出力を行なうことができる。また、複数の偏差出力器
で精度を出すため、個々の偏差出力器自体は広範囲の出
力値をカバーする必要がない。このため、偏差出力器と
してＤ／Ａ変換器を使用する場合、分解能の低い（ビッ
ト数の少ない）、低価格のＤ／Ａ変換器を使用すること
ができ、センサ出力器のコストを低下させることができ
る。
器の後に細補正を行なうことなく、加算器の出力の段階
で高精度なゼロ点補正を行なった後の信号を得ることが
できる。このため、細補正のためのＤ／Ａ変換器を使用
せずに、加算器の出力をそのままペンレコーダ等のアナ
ログレコーダに送ることができ、変換遅れのない、高速
の出力を行なうことができる。また、複数の偏差出力器
で精度を出すため、個々の偏差出力器自体は広範囲の出
力値をカバーする必要がない。このため、偏差出力器と
してＤ／Ａ変換器を使用する場合、分解能の低い（ビッ
ト数の少ない）、低価格のＤ／Ａ変換器を使用すること
ができ、センサ出力器のコストを低下させることができ
る。
【図１】 本発明の一実施例である引張試験機用荷重セ
ンサの構成を示すブロック図。
ンサの構成を示すブロック図。
【図２】 従来の引張試験機用荷重センサの構成を示す
ブロック図。
ブロック図。
１０…センサ １１…第１アン
プ １２…加算器 １３…第２アン
プ １４…Ａ／Ｄ変換器 １５…発振器 １８…ＣＰＵ ２０…アナログ
レコーダ ２１、２２、２３…第１〜第３ゲイン設定器 ２４、２５、２６…第１〜第３Ｄ／Ａ変換器 ２７…コンパレータ
プ １２…加算器 １３…第２アン
プ １４…Ａ／Ｄ変換器 １５…発振器 １８…ＣＰＵ ２０…アナログ
レコーダ ２１、２２、２３…第１〜第３ゲイン設定器 ２４、２５、２６…第１〜第３Ｄ／Ａ変換器 ２７…コンパレータ
Claims (1)
- 【請求項１】 アナログ信号を出力するセンサのゼロ点
を設定する機能を備えたセンサ出力装置であって、 ａ）それぞれ一定の値のアナログ信号を出力し、しか
も、その値が互いに異なっている、複数の定値出力器
と、 ｂ）各定値出力器に対応して設けられ、定値出力値から
のアナログ信号と外部からの制御信号とに基き、両信号
に比例した信号を出力する偏差出力器と、 ｃ）センサからの出力から、すべての偏差出力器の出力
の和を差し引く加算器と、 ｄ）加算器の出力がゼロとなるように各偏差出力器へ制
御信号を出力し、加算器の出力がゼロとなった時点の各
制御信号の値を記憶する制御器と、 を備えることを特徴とするセンサ出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251150A JPH07117423B2 (ja) | 1991-09-30 | 1991-09-30 | センサ出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251150A JPH07117423B2 (ja) | 1991-09-30 | 1991-09-30 | センサ出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0587713A true JPH0587713A (ja) | 1993-04-06 |
| JPH07117423B2 JPH07117423B2 (ja) | 1995-12-18 |
Family
ID=17218424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3251150A Expired - Fee Related JPH07117423B2 (ja) | 1991-09-30 | 1991-09-30 | センサ出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07117423B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007218809A (ja) * | 2006-02-17 | 2007-08-30 | Shimadzu Corp | 材料試験機 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE509779T1 (de) | 2008-03-14 | 2011-06-15 | Campagnolo Srl | Radfelge aus verbundmaterial für ein schlauchloses fahrradrad und ein mit einer solchen radfelge ausgestattetes schlauchloses fahrradrad |
-
1991
- 1991-09-30 JP JP3251150A patent/JPH07117423B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007218809A (ja) * | 2006-02-17 | 2007-08-30 | Shimadzu Corp | 材料試験機 |
| JP4697433B2 (ja) * | 2006-02-17 | 2011-06-08 | 株式会社島津製作所 | 材料試験機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07117423B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517550A (en) | Analog to digital conversion method and apparatus | |
| US3818246A (en) | Switching circuits particularly useful for analog-to-digital converters | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JP2009038770A (ja) | 試験装置及び製造方法 | |
| JPH0587713A (ja) | センサ出力装置 | |
| JPH08189940A (ja) | ディジタル測定器 | |
| JP6486237B2 (ja) | Ａｄ変換装置 | |
| JPS60148228A (ja) | アナログ・デイジタル変換装置 | |
| JPH0197019A (ja) | Ａ−ｄ変換器 | |
| EP1102404A2 (en) | Analog-to-digital converter, microcomputer, and analog-to-digital conversion method | |
| US6909460B2 (en) | Median-based dark level acquisition for a frame rate clamp | |
| JPH0583135A (ja) | ２重積分型ａ／ｄコンバータ | |
| JPS59208472A (ja) | インピ−ダンス変化測定回路 | |
| JPH04370769A (ja) | Ａ／ｄ変換器を用いた電圧・電流信号の補正方法 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JPH0983363A (ja) | Ａ／ｄ変換回路 | |
| KR100200714B1 (ko) | 집적회로 측정 방법 및 이를 위한 장치 | |
| JPS61127229A (ja) | Ｄ／ａ変換器のセトリングタイム測定装置 | |
| JPH0756941B2 (ja) | Ａｄ変換装置における自動補正方式 | |
| JP2725424B2 (ja) | アナログディジタル変換器 | |
| JP2002156412A (ja) | Ｉｃテスタ | |
| SU1619198A1 (ru) | Устройство дл измерени модул коэффициента передачи четырехполюсников | |
| CN113155003A (zh) | 基于光刻机的传感器标定方法及系统 | |
| JPS60164255A (ja) | 電子ビ−ムによる電圧測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091218 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101218 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |