JPH0756941B2 - Ａｄ変換装置における自動補正方式 - Google Patents
Ａｄ変換装置における自動補正方式Info
- Publication number
- JPH0756941B2 JPH0756941B2 JP909188A JP909188A JPH0756941B2 JP H0756941 B2 JPH0756941 B2 JP H0756941B2 JP 909188 A JP909188 A JP 909188A JP 909188 A JP909188 A JP 909188A JP H0756941 B2 JPH0756941 B2 JP H0756941B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- voltage
- value
- converter
- adc1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔概要〕 AD変換装置における補正を自動的に行う自動補正方式に
関し、 AD変換装置のゲイン補正およびオフセット補正などを行
う際に、量子化誤差を最小限にして高精度かつ迅速に実
行することを目的とし、 AD変換装置のオフセット補正およびゲイン補正などを行
うための補正端子に対して、前回補正した値から昇順方
向および降順方向に対して走査する態様で順次所定の補
正電圧を供給し、当該AD変換装置の出力が変化する点に
おける補正電圧を検出する補正電圧探索部を備え、この
補正電圧探索部が昇順方向および降順方向に対して探索
して検出した夫々の補正電圧に基づいて、AD変換装置の
量子化誤差を最小にした態様の最適補正値を算出し、こ
の最適補正値に基づいてオフセット補正およびゲイン補
正などを行うように構成する。
関し、 AD変換装置のゲイン補正およびオフセット補正などを行
う際に、量子化誤差を最小限にして高精度かつ迅速に実
行することを目的とし、 AD変換装置のオフセット補正およびゲイン補正などを行
うための補正端子に対して、前回補正した値から昇順方
向および降順方向に対して走査する態様で順次所定の補
正電圧を供給し、当該AD変換装置の出力が変化する点に
おける補正電圧を検出する補正電圧探索部を備え、この
補正電圧探索部が昇順方向および降順方向に対して探索
して検出した夫々の補正電圧に基づいて、AD変換装置の
量子化誤差を最小にした態様の最適補正値を算出し、こ
の最適補正値に基づいてオフセット補正およびゲイン補
正などを行うように構成する。
本発明は、AD変換装置におけるオフセット補正およびゲ
イン補正などを高精度に自動補正する自動補正方式に関
するものである。
イン補正などを高精度に自動補正する自動補正方式に関
するものである。
従来、第６図に示すようなADC（アナログ・ディジタル
変換装置）11のゲイン補正およびオフセット補正は、同
一装置内に有する高精度の２種類の基準電圧１、２を順
次入力し、これが正しく変換されるまでゲイン補正回路
12（あるいはオフセット補正回路13）を動作させ、最適
なADC11に対する補正値を求めていた。この際、ゲイン
補正回路12およびオフセット補正回路13によって、ゲイ
ン補正およびオフセット補正を行う場合、補正による量
子化誤差を最小に押さえるために、第７図に示すよう
に、ゲイン補正回路12（あるいはオフセット補正回路1
3）からADC11の補正端子に入力する補正値を徐々に動か
し、ADC11から出力されるディジタルデータが、ある点N
Rから1LSB大きい点（NR＋1LSB）に変化する点RPを求
め、同様に、ある点NRから1LSB小さい点（NR-1LSB）に
変化する点RMを求める。次に、この求めた点RPとRMとの
中間点を点NR（電圧）とし、これを用いて精度良好にゲ
イン補正およびオフセット補正を行うようにしていた。
変換装置）11のゲイン補正およびオフセット補正は、同
一装置内に有する高精度の２種類の基準電圧１、２を順
次入力し、これが正しく変換されるまでゲイン補正回路
12（あるいはオフセット補正回路13）を動作させ、最適
なADC11に対する補正値を求めていた。この際、ゲイン
補正回路12およびオフセット補正回路13によって、ゲイ
ン補正およびオフセット補正を行う場合、補正による量
子化誤差を最小に押さえるために、第７図に示すよう
に、ゲイン補正回路12（あるいはオフセット補正回路1
3）からADC11の補正端子に入力する補正値を徐々に動か
し、ADC11から出力されるディジタルデータが、ある点N
Rから1LSB大きい点（NR＋1LSB）に変化する点RPを求
め、同様に、ある点NRから1LSB小さい点（NR-1LSB）に
変化する点RMを求める。次に、この求めた点RPとRMとの
中間点を点NR（電圧）とし、これを用いて精度良好にゲ
イン補正およびオフセット補正を行うようにしていた。
このため、第７図に示すように、１回の補正に対応して
点RP、点RMを求めるためにADC11によるAD変換値がNRとN
R＋1LSB、およびNRとNR−1LSBとの間の大きな範囲に渡
ってゲイン補正回路12およびオフセット補正回路13から
出力される補正値を徐々に変化させなければならず、１
回の補正時間が長くなってしまうという問題点があっ
た。また、ADC11内の補正回路の応答正が遅い場合、こ
の遅い応答性に十分追従して精度高く補正値を求めるた
め、更に補正時間が長くなってしまうという問題点があ
った。
点RP、点RMを求めるためにADC11によるAD変換値がNRとN
R＋1LSB、およびNRとNR−1LSBとの間の大きな範囲に渡
ってゲイン補正回路12およびオフセット補正回路13から
出力される補正値を徐々に変化させなければならず、１
回の補正時間が長くなってしまうという問題点があっ
た。また、ADC11内の補正回路の応答正が遅い場合、こ
の遅い応答性に十分追従して精度高く補正値を求めるた
め、更に補正時間が長くなってしまうという問題点があ
った。
本発明は、AD変換装置のゲイン補正およびオフセット補
正などを行う際に、量子化誤差を最小限にして高精度か
つ迅速に実行することを目的としている。
正などを行う際に、量子化誤差を最小限にして高精度か
つ迅速に実行することを目的としている。
第１図を参照して問題点を解決するための手段を説明す
る。
る。
第１図において、ADC（AD変換装置）１は、本発明の補
正対称となるアナログ・ディジタル変換装置である。
正対称となるアナログ・ディジタル変換装置である。
補正電圧探索部２は、ADC1のアナログ入力端子に対して
高精度の基準電圧VRを入力すると共に、前回補正した値
から昇順方向および降順方向に対して走査する態様で所
定の精度の高い補正電圧をADC1の補正端子（ゲイン補正
端子あるいはオフセット補正端子）１−１、１−２に順
次供給し、当該ADC1から出力されるディジタル値が変化
する点の補正電圧を検出するものである。
高精度の基準電圧VRを入力すると共に、前回補正した値
から昇順方向および降順方向に対して走査する態様で所
定の精度の高い補正電圧をADC1の補正端子（ゲイン補正
端子あるいはオフセット補正端子）１−１、１−２に順
次供給し、当該ADC1から出力されるディジタル値が変化
する点の補正電圧を検出するものである。
D/A（ディジタル・アナログ変換器）４は、レジスタ３
にセットされたディジタル値をアナログ値に変換し、AD
C1の補正端子に供給するものである。
にセットされたディジタル値をアナログ値に変換し、AD
C1の補正端子に供給するものである。
本発明は、第１図に示すように、補正電圧探索部２が、
高精度の基準電圧VRをADC1の入力端子に供給すると共
に、レジスタ３およびD/A4を介してADC1の補正端子に対
して、前回補正した値から昇順方向および降順方向に対
して走査する態様で所定の補正電圧をADC1の補正端子１
−１、１−２に順次供給し、ディジタル出力値が変化す
る夫々の点に対応する補正電圧（第３図RPU、RPL、RM
U、RMLの４点の補正電圧）を求めるようにしている。
高精度の基準電圧VRをADC1の入力端子に供給すると共
に、レジスタ３およびD/A4を介してADC1の補正端子に対
して、前回補正した値から昇順方向および降順方向に対
して走査する態様で所定の補正電圧をADC1の補正端子１
−１、１−２に順次供給し、ディジタル出力値が変化す
る夫々の点に対応する補正電圧（第３図RPU、RPL、RM
U、RMLの４点の補正電圧）を求めるようにしている。
従って、ADC1の出力が変化する４つの点に対応する補正
電圧から最適補正電圧を求め、この最適補正電圧に基づ
いてADC1のゲイン補正およびオフセット補正を行うこと
により、量子化誤差を最小に押さえ、かつ迅速に補正を
行うことが可能となる。
電圧から最適補正電圧を求め、この最適補正電圧に基づ
いてADC1のゲイン補正およびオフセット補正を行うこと
により、量子化誤差を最小に押さえ、かつ迅速に補正を
行うことが可能となる。
次に、第１図から第３図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。
成および動作を順次詳細に説明する。
第１図において、ADC1は、アナログ電圧をディジタル値
に変換するものであって、本実施例のゲイン補正および
オフセット補正の対象となるものである。このADC1は、
内部に高精度の基準電圧を保持するものである。
に変換するものであって、本実施例のゲイン補正および
オフセット補正の対象となるものである。このADC1は、
内部に高精度の基準電圧を保持するものである。
補正電圧探索部２は、高精度の順次電圧VRをADC1の入力
端子に供給すると共に、補正端子１−１、１−２に対し
て高精度の補正電圧を供給し、第２図を用いて示す手順
によって、量子化誤差を最小にした最適補正電圧を求め
るものである。
端子に供給すると共に、補正端子１−１、１−２に対し
て高精度の補正電圧を供給し、第２図を用いて示す手順
によって、量子化誤差を最小にした最適補正電圧を求め
るものである。
レジスタ２は、ディジタル値を一時的に保持するもので
ある。
ある。
D/A（ディジタル・アナログ変換器）４は、ディジタル
値をアナログ値に変換し、ADC1の補正端子１−１、１−
２に供給するものである。
値をアナログ値に変換し、ADC1の補正端子１−１、１−
２に供給するものである。
次に、第２図フローチャートに示す順次に従って第１図
構成の動作を順次詳細に説明する。
構成の動作を順次詳細に説明する。
第２図において、図中は、基準電圧（VR）を入力する
状態を示す。これは、補正電圧探索部２が、高精度のア
ナログの基準電圧VR（例えば10.1V）を、ADC1の入力端
子に供給することを意味している。
状態を示す。これは、補正電圧探索部２が、高精度のア
ナログの基準電圧VR（例えば10.1V）を、ADC1の入力端
子に供給することを意味している。
図中は、初期値を設定する状態を示す。これは、補正
電圧探索部２が、前回求めた“旧RPL"をこれから求めよ
うとする“RPU"の初期値として設定することを意味して
いる。この値は、レジスタ３およびD/Aを介してADC1の
補正端子１−１あるいは１−２に供給される。ここで用
いる記号を、第３図下部に記載したように定義する。例
えばRPU（リファレンス・プラス・アッパー）は、ADC1
のディジタル出力値がNRからNR＋1LSBに変化する点にお
ける補正端子へ出力電圧を表し、RPL（リファレンス・
プラス・ロアー）は、NR＋1LSBからNRに変化する点にお
ける補正端子への入力電圧を表す。
電圧探索部２が、前回求めた“旧RPL"をこれから求めよ
うとする“RPU"の初期値として設定することを意味して
いる。この値は、レジスタ３およびD/Aを介してADC1の
補正端子１−１あるいは１−２に供給される。ここで用
いる記号を、第３図下部に記載したように定義する。例
えばRPU（リファレンス・プラス・アッパー）は、ADC1
のディジタル出力値がNRからNR＋1LSBに変化する点にお
ける補正端子へ出力電圧を表し、RPL（リファレンス・
プラス・ロアー）は、NR＋1LSBからNRに変化する点にお
ける補正端子への入力電圧を表す。
図中は、RPU＋１を行う状態を示す。これは、RPUの値
をインクリメントし、第３図図中において前回求めた
“RPL"の点から順次大きい方向（昇順方向）に向かって
インクリメントし、ADC1のADC変換データ（ディジタル
出力値）がNRからNR＋１に変化する点である図示RPUを
求めるために行うものである。
をインクリメントし、第３図図中において前回求めた
“RPL"の点から順次大きい方向（昇順方向）に向かって
インクリメントし、ADC1のADC変換データ（ディジタル
出力値）がNRからNR＋１に変化する点である図示RPUを
求めるために行うものである。
図中は、ADC1から出力されるデータが、“NR＋1"以上
か否かを判別する状態を示す。YESの場合（ADC1の出力
がNRからNR＋１に変化した場合）には、この時のRPUが
求める値であるため、図中でこれを真RPUと決定す
る。NOの場合には、図中を繰り返し行う。
か否かを判別する状態を示す。YESの場合（ADC1の出力
がNRからNR＋１に変化した場合）には、この時のRPUが
求める値であるため、図中でこれを真RPUと決定す
る。NOの場合には、図中を繰り返し行う。
以上の手順によって、第３図RPUが検出されたこととな
る。同様に、第３図RPLは、第２図図中、、、
のカッコ内に示すように実行することにより、検出され
る。
る。同様に、第３図RPLは、第２図図中、、、
のカッコ内に示すように実行することにより、検出され
る。
図中は、RP＝（RPU＋RPL）/2によってRPを算出する状
態を示す。これは、第３図に示すように、検出したRPU
とRPLの中間の値をRP（NR＋1/2LSB）としたものであ
る。
態を示す。これは、第３図に示すように、検出したRPU
とRPLの中間の値をRP（NR＋1/2LSB）としたものであ
る。
図中は、同様にして、RM＝（RMU＋RML）/2によってRM
を算出する状態を示す。
を算出する状態を示す。
以上の手順によって、第３図図中NR＋1/2LSBの点におけ
る補正電圧値RP、およびNR−1/2LSBの点における補正電
圧値RMが算出される。
る補正電圧値RP、およびNR−1/2LSBの点における補正電
圧値RMが算出される。
図中は、最適補正値Ｒ＝（RP＋RM）/2＋Ｋ（RP−RM）
によって、最適補正値Ｒを算出する状態を示す。ここで
は、Ｋは、第１図ADC1の分解能例えば“1V"に対する。
入力端子に入力した高精度の基準電圧VR（例えば10.1
V）の割合、例えば“1/10"である。
によって、最適補正値Ｒを算出する状態を示す。ここで
は、Ｋは、第１図ADC1の分解能例えば“1V"に対する。
入力端子に入力した高精度の基準電圧VR（例えば10.1
V）の割合、例えば“1/10"である。
以上の手順によって、前回求めた補正電圧の旧RMLを始
点としてRMUを求め、旧RPLを始点としてRPUを求め、旧R
PUを始点としてRPLを求め、旧RMUを始点としてRMLを求
めることにより、走査範囲が狭く、少ない回数でRMU、R
PU、RPL、RMLを求めることが可能となる。更に、本実施
例は、ADC1の補正回路の応答性が例え遅くても、第３図
に示すように、昇順方向および降順方向に求めた補正電
圧値RPUとRPL、RMUとRMLの平均値を夫々算出することに
より、補正回路の遅延による影響を回避し、正しい最適
補正電圧を求めることが可能となる。
点としてRMUを求め、旧RPLを始点としてRPUを求め、旧R
PUを始点としてRPLを求め、旧RMUを始点としてRMLを求
めることにより、走査範囲が狭く、少ない回数でRMU、R
PU、RPL、RMLを求めることが可能となる。更に、本実施
例は、ADC1の補正回路の応答性が例え遅くても、第３図
に示すように、昇順方向および降順方向に求めた補正電
圧値RPUとRPL、RMUとRMLの平均値を夫々算出することに
より、補正回路の遅延による影響を回避し、正しい最適
補正電圧を求めることが可能となる。
第３図は、本発明の動作説明図を示す。左側は、ADC1の
補正端子へ入力するPRU、RPL、RMU、RMLなどの様子を模
式的に表したものである。右側は、ADC1によって変換さ
れたデータ値を模式的に表したものである。
補正端子へ入力するPRU、RPL、RMU、RMLなどの様子を模
式的に表したものである。右側は、ADC1によって変換さ
れたデータ値を模式的に表したものである。
第４図および第５図を用いて、本発明を多点アナログ入
力装置に応用した場合の構成および動作を説明する。
力装置に応用した場合の構成および動作を説明する。
第４図において、測定しようとする外部アナログ入力、
およびADC1の補正を行うための高精度の基準電圧１、２
を、マルチプレクサ５に入力する。このマルチプレクサ
５によって、入力のうちのいずれか１つを選択し、差動
ゲインアンプ６およびサンプルホールド７を介してADC1
の入力端子に供給することにより、ADC1によってディジ
タルデータに変換されて出力される。これにより、入力
された外部アナログ入力あるいは基準電圧入力１、２の
いずれかが、例えば第５図に示すようにして、順次ADC1
からディジタルデータとして出力される。この際、第５
図図中“補正”と示した時間帯で、第１図から第３図を
用いて説明しようとして、高精度に最適補正値Ｒを算出
し、基準電圧入力１、２に対応したこの最適補正値Ｒを
用いてADC1のゲイン補正およびオフセット補正を高精度
かつ迅速に処理するようにしている。これにより、外部
アナログ入力をAD変換しながら、間に補正を行い、デー
タ収集中の温度変化などの環境変化によるドリフトや経
時ドリフトによる誤差を修正するいわゆる自動環境変化
追従補正を行うようにしている。
およびADC1の補正を行うための高精度の基準電圧１、２
を、マルチプレクサ５に入力する。このマルチプレクサ
５によって、入力のうちのいずれか１つを選択し、差動
ゲインアンプ６およびサンプルホールド７を介してADC1
の入力端子に供給することにより、ADC1によってディジ
タルデータに変換されて出力される。これにより、入力
された外部アナログ入力あるいは基準電圧入力１、２の
いずれかが、例えば第５図に示すようにして、順次ADC1
からディジタルデータとして出力される。この際、第５
図図中“補正”と示した時間帯で、第１図から第３図を
用いて説明しようとして、高精度に最適補正値Ｒを算出
し、基準電圧入力１、２に対応したこの最適補正値Ｒを
用いてADC1のゲイン補正およびオフセット補正を高精度
かつ迅速に処理するようにしている。これにより、外部
アナログ入力をAD変換しながら、間に補正を行い、デー
タ収集中の温度変化などの環境変化によるドリフトや経
時ドリフトによる誤差を修正するいわゆる自動環境変化
追従補正を行うようにしている。
以上説明したように、本発明によれば、高精度の基準電
圧VRをADC1の入力端子に供給すると共に、ADC1の補正端
子に対して、前回補正した値から昇順方向および降順方
向に対して走査する態様で所定の補正電圧を順次供給
し、ディジタル出力値が変化する夫々の点に対応する補
正電圧（第３図RPU、RPL、RMU、RMLの４点の補正電圧）
を求め、これらに基づいてADC1のゲイン補正およびオフ
セット補正を行う構成を採用しているため、量子化誤差
を最小に押さえ、高精度かつ迅速にゲイン補正およびオ
フセット補正などを行うことができる。このため、本発
明を第４図および第５図に示すような多点アナログ入力
装置に対応することにより、データ収集中の温度変化な
どの環境変化によるADC1のドリフトや経時ドリフトによ
る誤差を、測定中に挿入する態様で高精度に補正して
も、データ収集の周期を短くすることが可能となる。
圧VRをADC1の入力端子に供給すると共に、ADC1の補正端
子に対して、前回補正した値から昇順方向および降順方
向に対して走査する態様で所定の補正電圧を順次供給
し、ディジタル出力値が変化する夫々の点に対応する補
正電圧（第３図RPU、RPL、RMU、RMLの４点の補正電圧）
を求め、これらに基づいてADC1のゲイン補正およびオフ
セット補正を行う構成を採用しているため、量子化誤差
を最小に押さえ、高精度かつ迅速にゲイン補正およびオ
フセット補正などを行うことができる。このため、本発
明を第４図および第５図に示すような多点アナログ入力
装置に対応することにより、データ収集中の温度変化な
どの環境変化によるADC1のドリフトや経時ドリフトによ
る誤差を、測定中に挿入する態様で高精度に補正して
も、データ収集の周期を短くすることが可能となる。
第１図は本発明の１実施例構成図、第２図は本発明の動
作説明フローチャート、第３図は本発明の動作説明図、
第４図は多点アナログ入力装置への応用例、第５図は第
４図構成の動作説明図、第６図は従来技術の説明図、第
７図は従来の補正回路の補正値とAD変換データとの関係
説明図を示す。 図中、１はADC（アナログディジタル変換装置）、１−
１、１−２は補正端子、２は補正電圧探索部、４はD/A
を表す。
作説明フローチャート、第３図は本発明の動作説明図、
第４図は多点アナログ入力装置への応用例、第５図は第
４図構成の動作説明図、第６図は従来技術の説明図、第
７図は従来の補正回路の補正値とAD変換データとの関係
説明図を示す。 図中、１はADC（アナログディジタル変換装置）、１−
１、１−２は補正端子、２は補正電圧探索部、４はD/A
を表す。
Claims (1)
- 【請求項１】AD変換装置における補正を自動的に行う自
動補正方式において、 AD変換装置のオフセット補正およびゲイン補正などを行
うための補正端子に対して、前回補正した値から昇順方
向および降順方向に対して走査する態様で順次所定の補
正電圧を供給し、当該AD変換装置の出力が変化する点に
おけるこの補正電圧を検出する補正電圧探索部（２）を
備え、 この補正電圧探索部（２）が昇順方向および降順方向に
対して探索して検出した夫々の補正電圧に基づいて、AD
変換装置の量子化誤差を最小にした態様の最適補正値を
算出し、この最適補正値に基づいてオフセット補正およ
びゲイン補正などを行うように構成したことを特徴とす
るAD変換装置における自動補正方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP909188A JPH0756941B2 (ja) | 1988-01-19 | 1988-01-19 | Ａｄ変換装置における自動補正方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP909188A JPH0756941B2 (ja) | 1988-01-19 | 1988-01-19 | Ａｄ変換装置における自動補正方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01185025A JPH01185025A (ja) | 1989-07-24 |
| JPH0756941B2 true JPH0756941B2 (ja) | 1995-06-14 |
Family
ID=11710945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP909188A Expired - Lifetime JPH0756941B2 (ja) | 1988-01-19 | 1988-01-19 | Ａｄ変換装置における自動補正方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756941B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8910876B2 (en) | 1994-05-25 | 2014-12-16 | Marshall Feature Recognition, Llc | Method and apparatus for accessing electronic data via a familiar printed medium |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03205921A (ja) * | 1990-01-08 | 1991-09-09 | Hitachi Denshi Ltd | デジタイザ回路 |
| JP5447011B2 (ja) | 2010-03-05 | 2014-03-19 | 富士通株式会社 | Ａ／ｄ変換装置およびａ／ｄ変換方法 |
-
1988
- 1988-01-19 JP JP909188A patent/JPH0756941B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8910876B2 (en) | 1994-05-25 | 2014-12-16 | Marshall Feature Recognition, Llc | Method and apparatus for accessing electronic data via a familiar printed medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01185025A (ja) | 1989-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
| US5070332A (en) | Two-step subranging analog to digital converter | |
| JPH02504459A (ja) | 較正付きサブレンジアナログデジタル変換器 | |
| JPH03205921A (ja) | デジタイザ回路 | |
| US7071856B2 (en) | Pipeline ADC calibrating method and apparatus thereof | |
| TWI462489B (zh) | 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法 | |
| JPH057154A (ja) | Ａ／ｄ変換回路 | |
| US20050225461A1 (en) | Error measuring method for digitally self-calibrating pipeline adc and apparatus thereof | |
| JPH0756941B2 (ja) | Ａｄ変換装置における自動補正方式 | |
| US11223366B2 (en) | Analog to digital converter, analog to digital conversion method, and displacement detection apparatus | |
| US6504500B1 (en) | A/D converter and A/D converting method | |
| JP2005318582A (ja) | パイプラインａｄｃ較正方法およびその装置 | |
| US7541954B2 (en) | Touch control apparatus and analog-to-digital converting apparatus and method thereof | |
| JP3389815B2 (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
| JP2007101297A (ja) | エンコーダ出力信号の補正回路 | |
| CN112217519B (zh) | 一种用于斜波发生器的斜波非线性失真校正方法 | |
| JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JP2002243501A (ja) | エンコーダ出力信号の自動調整装置 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| JPH07117423B2 (ja) | センサ出力装置 | |
| JP2808771B2 (ja) | アナログ／ディジタル変換器 | |
| JP2725424B2 (ja) | アナログディジタル変換器 | |
| JP2002372437A (ja) | エンコーダのオフセット補正回路 | |
| RU1771069C (ru) | Способ измерени угла поворота вала |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20080614 |