JP2002098738A - Ｉｃテスタ - Google Patents
ＩｃテスタInfo
- Publication number
- JP2002098738A JP2002098738A JP2000293726A JP2000293726A JP2002098738A JP 2002098738 A JP2002098738 A JP 2002098738A JP 2000293726 A JP2000293726 A JP 2000293726A JP 2000293726 A JP2000293726 A JP 2000293726A JP 2002098738 A JP2002098738 A JP 2002098738A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- output
- digital data
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 高速で高精度のＡ／Ｄコンバータを用いるこ
となく、高速で高精度に試験を行うことができるＩＣテ
スタを実現することを目的にする。 【解決手段】 本発明は、複数ピンから多段階電圧を出
力する被試験対象を試験するＩＣテスタに改良を加えた
ものである。本装置は、被試験対象の多段階電圧に対応
した期待値電圧を出力する電圧発生部と、被試験対象の
各ピン系統ごとに設けられ、被試験対象の多段階電圧と
電圧発生部の期待値電圧の差電圧を出力する差電圧発生
部と、被試験対象の各ピン系統ごとに設けられ、差電圧
発生部の差電圧を増幅する電圧増幅器と、被試験対象の
各ピン系統ごとに設けられ、電圧増幅器の出力をデジタ
ルデータに変換するＡ／Ｄコンバータとを有し、Ａ／Ｄ
コンバータのデジタルデータにより、被試験対象の試験
を行うことを特徴とする装置である。
となく、高速で高精度に試験を行うことができるＩＣテ
スタを実現することを目的にする。 【解決手段】 本発明は、複数ピンから多段階電圧を出
力する被試験対象を試験するＩＣテスタに改良を加えた
ものである。本装置は、被試験対象の多段階電圧に対応
した期待値電圧を出力する電圧発生部と、被試験対象の
各ピン系統ごとに設けられ、被試験対象の多段階電圧と
電圧発生部の期待値電圧の差電圧を出力する差電圧発生
部と、被試験対象の各ピン系統ごとに設けられ、差電圧
発生部の差電圧を増幅する電圧増幅器と、被試験対象の
各ピン系統ごとに設けられ、電圧増幅器の出力をデジタ
ルデータに変換するＡ／Ｄコンバータとを有し、Ａ／Ｄ
コンバータのデジタルデータにより、被試験対象の試験
を行うことを特徴とする装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、複数ピンから多段
階電圧を出力する被試験対象、例えば液晶駆動ドライバ
等を試験するＩＣテスタに関し、高速高精度のＡ／Ｄコ
ンバータが不要なＩＣテスタに関するものである。
階電圧を出力する被試験対象、例えば液晶駆動ドライバ
等を試験するＩＣテスタに関し、高速高精度のＡ／Ｄコ
ンバータが不要なＩＣテスタに関するものである。
【０００２】
【従来の技術】液晶駆動ドライバは、複数ピンから多段
階（多階調）電圧を出力し、液晶ディスプレイを駆動し
ている。このような液晶駆動ドライバを試験するＩＣテ
スタを図２に示し説明する。
階（多階調）電圧を出力し、液晶ディスプレイを駆動し
ている。このような液晶駆動ドライバを試験するＩＣテ
スタを図２に示し説明する。
【０００３】図において、被試験対象（以下ＤＵＴと略
す）１は、複数ピンから多段階電圧を出力する。スイッ
チ２は、ＤＵＴ１のピンを選択する。Ａ／Ｄコンバータ
３は、スイッチ２からの出力を入力し、デジタルデータ
に変換する。メモリ４は、Ａ／Ｄコンバータ３からのデ
ジタルデータを格納する。デジタル信号処理部（以下Ｄ
ＳＰと略す）５は、メモリ４のデジタルデータにより、
ＤＵＴ１の良否判定を行う。
す）１は、複数ピンから多段階電圧を出力する。スイッ
チ２は、ＤＵＴ１のピンを選択する。Ａ／Ｄコンバータ
３は、スイッチ２からの出力を入力し、デジタルデータ
に変換する。メモリ４は、Ａ／Ｄコンバータ３からのデ
ジタルデータを格納する。デジタル信号処理部（以下Ｄ
ＳＰと略す）５は、メモリ４のデジタルデータにより、
ＤＵＴ１の良否判定を行う。
【０００４】このような装置の動作を以下に説明する。
ＤＵＴ１は、多段階電圧を出力する。そして、スイッチ
２がＤＵＴ１のピンを順番に選択し、出力する。この出
力を、Ａ／Ｄコンバータ３は、デジタルデータに変換
し、メモリ４に格納する。そして、ＤＳＰ５は、メモリ
４のデジタルデータにより、各ピンの出力電圧の絶対値
の大きさ、ピン間の出力電圧のバラツキの大きさなどを
演算処理して、ＤＵＴ１の良否の判定を行う。
ＤＵＴ１は、多段階電圧を出力する。そして、スイッチ
２がＤＵＴ１のピンを順番に選択し、出力する。この出
力を、Ａ／Ｄコンバータ３は、デジタルデータに変換
し、メモリ４に格納する。そして、ＤＳＰ５は、メモリ
４のデジタルデータにより、各ピンの出力電圧の絶対値
の大きさ、ピン間の出力電圧のバラツキの大きさなどを
演算処理して、ＤＵＴ１の良否の判定を行う。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来の構成によれば、ＤＵＴ１の各ピンの出力電圧の測定
にあたり、ＤＵＴ１の各ピンの出力電圧をスイッチ２で
切り換えて、Ａ／Ｄコンバータ３に入力しているので、
かなりの測定時間を要する。
来の構成によれば、ＤＵＴ１の各ピンの出力電圧の測定
にあたり、ＤＵＴ１の各ピンの出力電圧をスイッチ２で
切り換えて、Ａ／Ｄコンバータ３に入力しているので、
かなりの測定時間を要する。
【０００６】このような測定所要時間を短縮する方法と
して、Ａ／Ｄコンバータ３をＤＵＴ１のピンごとに設
け、並列にＤＵＴ１の各ピンの出力電圧を取込み方法も
考えられる。しかし、高価な高速高精度のＡ／Ｄコンバ
ータ３を多数必要とし、コスト増加の要因になってしま
う。
して、Ａ／Ｄコンバータ３をＤＵＴ１のピンごとに設
け、並列にＤＵＴ１の各ピンの出力電圧を取込み方法も
考えられる。しかし、高価な高速高精度のＡ／Ｄコンバ
ータ３を多数必要とし、コスト増加の要因になってしま
う。
【０００７】また、Ａ／Ｄコンバータ３は、高精度なの
で、デジタルデータのビット数が多く、ＤＳＰ５が演算
に時間を要するという問題点があった。
で、デジタルデータのビット数が多く、ＤＳＰ５が演算
に時間を要するという問題点があった。
【０００８】そこで、本発明の目的は、高速で高精度の
Ａ／Ｄコンバータを用いることなく、高速で高精度に試
験を行うことができるＩＣテスタを実現することにあ
る。
Ａ／Ｄコンバータを用いることなく、高速で高精度に試
験を行うことができるＩＣテスタを実現することにあ
る。
【０００９】
【課題を解決するための手段】本発明は、複数ピンから
多段階電圧を出力する被試験対象を試験するＩＣテスタ
において、前記被試験対象の多段階電圧に対応した期待
値電圧を出力する電圧発生部と、前記被試験対象の各ピ
ン系統ごとに設けられ、前記被試験対象の多段階電圧と
前記電圧発生部の期待値電圧の差電圧を出力する差電圧
発生部と、前記被試験対象の各ピン系統ごとに設けら
れ、前記差電圧発生部の差電圧を増幅する電圧増幅器
と、前記被試験対象の各ピン系統ごとに設けられ、前記
電圧増幅器の出力をデジタルデータに変換するＡ／Ｄコ
ンバータとを有し、前記Ａ／Ｄコンバータのデジタルデ
ータにより、前記被試験対象の試験を行うことを特徴と
するものである。
多段階電圧を出力する被試験対象を試験するＩＣテスタ
において、前記被試験対象の多段階電圧に対応した期待
値電圧を出力する電圧発生部と、前記被試験対象の各ピ
ン系統ごとに設けられ、前記被試験対象の多段階電圧と
前記電圧発生部の期待値電圧の差電圧を出力する差電圧
発生部と、前記被試験対象の各ピン系統ごとに設けら
れ、前記差電圧発生部の差電圧を増幅する電圧増幅器
と、前記被試験対象の各ピン系統ごとに設けられ、前記
電圧増幅器の出力をデジタルデータに変換するＡ／Ｄコ
ンバータとを有し、前記Ａ／Ｄコンバータのデジタルデ
ータにより、前記被試験対象の試験を行うことを特徴と
するものである。
【００１０】
【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した構成
図である。ここで、図２と同一のものは、同一符号を付
し説明を省略する。
形態を説明する。図１は本発明の一実施例を示した構成
図である。ここで、図２と同一のものは、同一符号を付
し説明を省略する。
【００１１】図において、Ｄ／Ａコンバータ６は電圧発
生部で、ＤＵＴ１の多段階電圧に対応した期待値電圧を
出力する。差電圧発生部７は、ＤＵＴ１のピンごとに設
けられ、ＤＵＴ１の多段階電圧とＤ／Ａコンバータ６の
期待値電圧の差電圧を出力する。電圧増幅器（以下ＰＧ
Ａと略す）８は、差電圧発生部７の差電圧を、利得を可
変し増幅する。Ａ／Ｄコンバータ９は、ＰＧＡ８の出力
をデジタルデータに変換する。デジタルデータ比較部１
０は、Ａ／Ｄコンバータ９のデジタルデータを入力し、
デジタルデータを比較し、デジタルデータの最大値、最
小値の出力、及び、期待値と比較し、パス／フェイルデ
ータを出力する。
生部で、ＤＵＴ１の多段階電圧に対応した期待値電圧を
出力する。差電圧発生部７は、ＤＵＴ１のピンごとに設
けられ、ＤＵＴ１の多段階電圧とＤ／Ａコンバータ６の
期待値電圧の差電圧を出力する。電圧増幅器（以下ＰＧ
Ａと略す）８は、差電圧発生部７の差電圧を、利得を可
変し増幅する。Ａ／Ｄコンバータ９は、ＰＧＡ８の出力
をデジタルデータに変換する。デジタルデータ比較部１
０は、Ａ／Ｄコンバータ９のデジタルデータを入力し、
デジタルデータを比較し、デジタルデータの最大値、最
小値の出力、及び、期待値と比較し、パス／フェイルデ
ータを出力する。
【００１２】このような装置の動作を以下で説明する。
まず、ピン間ばらつきの試験について説明する。ピン間
ばらつきの試験は、液晶駆動ドライバの場合、ばらつき
が許容範囲を越えると、表示むらなどが生じるため行わ
れている。
まず、ピン間ばらつきの試験について説明する。ピン間
ばらつきの試験は、液晶駆動ドライバの場合、ばらつき
が許容範囲を越えると、表示むらなどが生じるため行わ
れている。
【００１３】初めに、ＰＧＡ８の利得を低く設定する。
そして、ＤＵＴ１の全ピンから電圧を出力し、Ｄ／Ａコ
ンバータ６は期待値電圧を出力する。差電圧発生部７
が、ＤＵＴ１の出力とＤ／Ａコンバータ６の期待値電圧
との差電圧を出力する。この差電圧を、Ａ／Ｄコンバー
タ９は、デジタルデータに変換する。この全デジタルデ
ータを、デジタルデータ比較器１０は比較し、最大値／
最小値を出力する。
そして、ＤＵＴ１の全ピンから電圧を出力し、Ｄ／Ａコ
ンバータ６は期待値電圧を出力する。差電圧発生部７
が、ＤＵＴ１の出力とＤ／Ａコンバータ６の期待値電圧
との差電圧を出力する。この差電圧を、Ａ／Ｄコンバー
タ９は、デジタルデータに変換する。この全デジタルデ
ータを、デジタルデータ比較器１０は比較し、最大値／
最小値を出力する。
【００１４】この得られた最大値／最小値が同一の場合
は、ピン間ばらつきを見るための測定精度が足りていな
い。つまり、ＤＵＴ１ごとに、出力電圧の誤差があるの
で、最初から出力誤差個所に合わせることができない。
そこで、最大値、最小値から、Ｄ／Ａコンバータ６の期
待値電圧の変更と、ＰＧＡ８の利得を高くする。そし
て、上記の動作を行い、ＤＵＴ１の出力誤差に合わせ
て、ピン間ばらつきを求める。
は、ピン間ばらつきを見るための測定精度が足りていな
い。つまり、ＤＵＴ１ごとに、出力電圧の誤差があるの
で、最初から出力誤差個所に合わせることができない。
そこで、最大値、最小値から、Ｄ／Ａコンバータ６の期
待値電圧の変更と、ＰＧＡ８の利得を高くする。そし
て、上記の動作を行い、ＤＵＴ１の出力誤差に合わせ
て、ピン間ばらつきを求める。
【００１５】なお、差電圧発生部７、ＰＧＡ８等によ
り、ピンごとに誤差が発生するので、補正することはい
うまでもない。また、ピン間ばらつきの最大値／最小値
は、ＰＧＡ８の利得により、値が変化するので、デジタ
ルデータ比較器１０の出力先で、ＰＧＡ８の利得に基づ
いて、電圧を求めることはいうまでもない。
り、ピンごとに誤差が発生するので、補正することはい
うまでもない。また、ピン間ばらつきの最大値／最小値
は、ＰＧＡ８の利得により、値が変化するので、デジタ
ルデータ比較器１０の出力先で、ＰＧＡ８の利得に基づ
いて、電圧を求めることはいうまでもない。
【００１６】次に、ＤＵＴ１のピンごとの出力電圧試験
について説明する。ＰＧＡ８の利得を設定する。そし
て、ＤＵＴ１の全ピンから電圧を出力し、Ｄ／Ａコンバ
ータ６は期待値電圧を出力する。差電圧発生部７が、Ｄ
ＵＴ１の出力とＤ／Ａコンバータ６の期待値電圧との差
電圧を出力する。この差電圧を、Ａ／Ｄコンバータ９
は、デジタルデータに変換する。デジタルデータ比較器
１０は、期待値と比較し、パス／フェイルデータを出力
する。つまり、出力電圧が所定の範囲内に入っているか
で、パス／フェイルデータを出力する。
について説明する。ＰＧＡ８の利得を設定する。そし
て、ＤＵＴ１の全ピンから電圧を出力し、Ｄ／Ａコンバ
ータ６は期待値電圧を出力する。差電圧発生部７が、Ｄ
ＵＴ１の出力とＤ／Ａコンバータ６の期待値電圧との差
電圧を出力する。この差電圧を、Ａ／Ｄコンバータ９
は、デジタルデータに変換する。デジタルデータ比較器
１０は、期待値と比較し、パス／フェイルデータを出力
する。つまり、出力電圧が所定の範囲内に入っているか
で、パス／フェイルデータを出力する。
【００１７】このように、差電圧発生部７でＤＵＴ１の
出力とＤ／Ａコンバータ６の期待値電圧の差電圧を取
り、ＰＧＡ８で増幅して、Ａ／Ｄコンバータ９でデジタ
ルデータに変換するので、Ａ／Ｄコンバータ９が低精度
でも、高速高精度に試験することができる。つまり、安
価にＩＣテスタを実現することができる。
出力とＤ／Ａコンバータ６の期待値電圧の差電圧を取
り、ＰＧＡ８で増幅して、Ａ／Ｄコンバータ９でデジタ
ルデータに変換するので、Ａ／Ｄコンバータ９が低精度
でも、高速高精度に試験することができる。つまり、安
価にＩＣテスタを実現することができる。
【００１８】また、差電圧のデジタルデータを扱ってい
るので、Ａ／Ｄコンバータ９が出力するデジタルデータ
のビット数が少なくてよく、デジタルデータ比較器１０
のデータ処理量が少なくてよい。さらに、安価にＩＣテ
スタを実現することができる。
るので、Ａ／Ｄコンバータ９が出力するデジタルデータ
のビット数が少なくてよく、デジタルデータ比較器１０
のデータ処理量が少なくてよい。さらに、安価にＩＣテ
スタを実現することができる。
【００１９】そして、ＰＧＡ８の利得を変化させると共
に、Ｄ／Ａコンバータ６の出力を変化させるので、ＤＵ
Ｔ１の出力誤差における出力ピン間ばらつきを、さらに
高速に求めることができる。
に、Ｄ／Ａコンバータ６の出力を変化させるので、ＤＵ
Ｔ１の出力誤差における出力ピン間ばらつきを、さらに
高速に求めることができる。
【００２０】なお、本発明はこれに限定されるものでは
なく、デジタルデータ比較器１０を設けた構成を示した
が、デジタルデータ比較器１０の代わりに、メモリ、Ｄ
ＳＰを設けて、データ処理を行う構成でもよい。
なく、デジタルデータ比較器１０を設けた構成を示した
が、デジタルデータ比較器１０の代わりに、メモリ、Ｄ
ＳＰを設けて、データ処理を行う構成でもよい。
【００２１】また、ＤＵＴ１のピン間ばらつきを求める
ために、ＰＧＡ８の利得を変化させたが、最初から利得
を高くし、Ｄ／Ａコンバータ６の出力を振って、ＤＵＴ
１のピン間ばらつきを求める構成でもよい。
ために、ＰＧＡ８の利得を変化させたが、最初から利得
を高くし、Ｄ／Ａコンバータ６の出力を振って、ＤＵＴ
１のピン間ばらつきを求める構成でもよい。
【００２２】そして、１つのＤ／Ａコンバータ６によ
り、期待値電圧を複数の差電圧発生部７に出力する構成
を示したが、差電圧発生部７ごと、あるいはグループご
とに、Ｄ／Ａコンバータ６を設ける構成にしてもよい。
り、期待値電圧を複数の差電圧発生部７に出力する構成
を示したが、差電圧発生部７ごと、あるいはグループご
とに、Ｄ／Ａコンバータ６を設ける構成にしてもよい。
【００２３】さらに、ピン間ばらつきとピンごとの出力
電圧試験を行う構成を示したが、ＤＵＴ１の出力電圧を
変化させたときに、同一ピンの出力が変化しているかを
試験するために、デジタルデータを保持し、次の変化さ
せたＤＵＴ１の出力電圧におけるデジタルデータと比較
する構成にしてもよい。
電圧試験を行う構成を示したが、ＤＵＴ１の出力電圧を
変化させたときに、同一ピンの出力が変化しているかを
試験するために、デジタルデータを保持し、次の変化さ
せたＤＵＴ１の出力電圧におけるデジタルデータと比較
する構成にしてもよい。
【００２４】
【発明の効果】本発明によれば、以下のような効果があ
る。請求項１によれば、差電圧発生部で被試験対象の出
力と電圧発生部の期待値電圧の差電圧を取り、電圧増幅
器で増幅して、Ａ／Ｄコンバータでデジタルデータに変
換するので、Ａ／Ｄコンバータが低精度でも、高速高精
度に試験することができる。つまり、安価にＩＣテスタ
を実現することができる。
る。請求項１によれば、差電圧発生部で被試験対象の出
力と電圧発生部の期待値電圧の差電圧を取り、電圧増幅
器で増幅して、Ａ／Ｄコンバータでデジタルデータに変
換するので、Ａ／Ｄコンバータが低精度でも、高速高精
度に試験することができる。つまり、安価にＩＣテスタ
を実現することができる。
【００２５】また、差電圧のデジタルデータを扱ってい
るので、Ａ／Ｄコンバータが出力するデジタルデータの
ビット数が少なくてよく、データ処理量が少なくてよ
い。さらに、安価にＩＣテスタを実現することができ
る。
るので、Ａ／Ｄコンバータが出力するデジタルデータの
ビット数が少なくてよく、データ処理量が少なくてよ
い。さらに、安価にＩＣテスタを実現することができ
る。
【００２６】請求項２によれば、電圧増幅器の利得を変
化させると共に、電圧発生部の出力を変化させるので、
被試験対象の出力誤差における出力ピン間ばらつきを、
さらに高速に求めることができる。
化させると共に、電圧発生部の出力を変化させるので、
被試験対象の出力誤差における出力ピン間ばらつきを、
さらに高速に求めることができる。
【図１】本発明の一実施例を示した構成図である。
【図２】従来のＩＣテスタの構成を示した図である。
１ ＤＵＴ ６ Ｄ／Ａコンバータ ７ 差電圧発生部 ８ ＰＧＡ ９ Ａ／Ｄコンバータ １０ デジタルデータ比較器
Claims (2)
- 【請求項１】 複数ピンから多段階電圧を出力する被試
験対象を試験するＩＣテスタにおいて、 前記被試験対象の多段階電圧に対応した期待値電圧を出
力する電圧発生部と、 前記被試験対象の各ピン系統ごとに設けられ、前記被試
験対象の多段階電圧と前記電圧発生部の期待値電圧の差
電圧を出力する差電圧発生部と、 前記被試験対象の各ピン系統ごとに設けられ、前記差電
圧発生部の差電圧を増幅する電圧増幅器と、 前記被試験対象の各ピン系統ごとに設けられ、前記電圧
増幅器の出力をデジタルデータに変換するＡ／Ｄコンバ
ータとを有し、前記Ａ／Ｄコンバータのデジタルデータ
により、前記被試験対象の試験を行うことを特徴とする
ＩＣテスタ。 - 【請求項２】 電圧増幅器は利得を可変できることを特
徴とする請求項１記載のＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293726A JP2002098738A (ja) | 2000-09-27 | 2000-09-27 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000293726A JP2002098738A (ja) | 2000-09-27 | 2000-09-27 | Ｉｃテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002098738A true JP2002098738A (ja) | 2002-04-05 |
| JP2002098738A5 JP2002098738A5 (ja) | 2005-12-08 |
Family
ID=18776470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000293726A Pending JP2002098738A (ja) | 2000-09-27 | 2000-09-27 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002098738A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007132905A (ja) * | 2005-11-14 | 2007-05-31 | Yokogawa Electric Corp | Ｉｃテスタ |
| JP2007147469A (ja) * | 2005-11-29 | 2007-06-14 | Yokogawa Electric Corp | Ｉｃテスタ |
| JP2007155538A (ja) * | 2005-12-06 | 2007-06-21 | Kodai Hitec:Kk | 電流電圧印加・測定装置及び半導体検査装置 |
-
2000
- 2000-09-27 JP JP2000293726A patent/JP2002098738A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007132905A (ja) * | 2005-11-14 | 2007-05-31 | Yokogawa Electric Corp | Ｉｃテスタ |
| JP2007147469A (ja) * | 2005-11-29 | 2007-06-14 | Yokogawa Electric Corp | Ｉｃテスタ |
| JP2007155538A (ja) * | 2005-12-06 | 2007-06-21 | Kodai Hitec:Kk | 電流電圧印加・測定装置及び半導体検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3983123B2 (ja) | 半導体検査装置及び半導体検査方法 | |
| KR100573340B1 (ko) | 기준 전압 발생 장치 및 그것을 구비한 반도체 집적 회로와반도체 집적 회로의 검사 장치 및 그 검사 방법 | |
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| KR20020025841A (ko) | 반도체 집적회로의 검사방법 및 그 검사장치 | |
| JP3558964B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| US8471599B2 (en) | Adjustable voltage comparing circuit and adjustable voltage examining device | |
| KR100389560B1 (ko) | 반도체집적회로의 검사장치 및 그의 검사방법 및 그검사프로그램을 기록하는 기억매체 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
| US7957924B2 (en) | System and method for distortion analysis | |
| JP4023085B2 (ja) | Ｉｃテスタ | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| JP3554767B2 (ja) | 半導体テスト装置 | |
| JP2006138844A (ja) | Ｉｃテスタ | |
| JP2007147469A (ja) | Ｉｃテスタ | |
| JP2007132905A (ja) | Ｉｃテスタ | |
| JP3874164B2 (ja) | Ｉｃテスタ | |
| JP2005069970A (ja) | Ｉｃテスタ | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JP2008096354A (ja) | 半導体試験装置 | |
| JP2003240821A (ja) | Ｉｃテスタ | |
| KR20000007224A (ko) | 디지털/아날로그 변환기 테스트 장치 | |
| JP3068504U (ja) | 半導体試験装置 | |
| JPH102935A (ja) | Ｉｃ試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070207 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070316 |