JPH102935A - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】 【課題】 多チャンネルで多階調電圧を発生するＩＣを
高速試験することが可能なＩＣ試験装置を実現する。 【解決手段】 被試験対象からの被検査電圧を上限値電
圧及び下限値電圧と比較して被試験対象の良否を試験す
るＩＣ試験装置において、被試験対象からの複数の被検
査電圧を同一時刻に一括してサンプリングする複数のサ
ンプル・ホールド回路と、この複数のサンプル・ホール
ド回路の出力を順次選択して出力するマルチプレクサ回
路と、このマルチプレクサ回路から順次出力される被検
査電圧に対応する上限値電圧及び下限値電圧に基づき被
検査電圧の良否を検査する検査回路とを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多階調電圧を発生
するＬＣＤドライバＩＣ等のＩＣ試験装置に関し、特に
前記ＬＣＤドライバＩＣ等の良否を高速に試験すること
が可能なＩＣ試験装置に関する。

【０００２】

【従来の技術】ＬＣＤドライバＩＣはＬＣＤに多階調表
示をさせるために各チャンネル毎に多階調電圧を発生さ
せる。このため、ＬＣＤドライバＩＣの試験に際しては
各多階調電圧が上下限値電圧以内になっているかそれぞ
れ検査する必要がある。

【０００３】この場合、ＬＣＤドライバＩＣの全てのチ
ャンネル毎にパーピンでデジタイザや比較器から構成さ
れる検査回路を設けることにより、全チャンネルを同時
に検査できるので最も高速な試験を行うことができる。

【０００４】但し、ＬＣＤドライバＩＣの全てのチャン
ネル毎に検査回路を設けると回路規模が膨大となり、実
装面や価格面からしても現実的ではない。従って、通常
はマルチプレクサ等を用いて各チャンネルを走査して検
査回路で検査をしている。

【０００５】図３はこのような従来のＩＣ試験装置の一
例を示す構成ブロック図である。図３において１はマル
チプレクサ回路、２及び３は比較器、４及び５はＤ／Ａ
変換器、６及び８は記憶回路、７はＡ／Ｄ変換器、１０
０は被検査電圧、１０１及び１０２は比較電圧設定信号
である。

【０００６】また、図３中”イ”は電圧比較器を使用す
る方式、図３中”ロ”はデジタイザを用いる方式をそれ
ぞれ示している。

【０００７】被検査電圧１００はそれぞれマルチプレク
サ回路１に入力され、マルチプレクサ回路１の出力は前
者の方式若しくは後者の方式の何れかを採用するかによ
り、比較器２の非反転入力端子及び比較器３の反転入力
端子若しくはＡ／Ｄ変換器７に接続される。

【０００８】前者の方式の場合、比較電圧設定信号１０
１及び１０２はＤ／Ａ変換器４及び５に入力され、Ｄ／
Ａ変換器４及び５の出力は比較器２の反転入力端子及び
比較器３の非反転入力端子にそれぞれ接続される。ま
た、比較器２及び３の出力はそれぞれ記憶回路６に接続
される。一方、後者の方式ではＡ／Ｄ変換器７の出力は
記憶回路８に接続される。

【０００９】ここで、図３に示す従来例の動作を説明す
る。先ず最初に図３中”イ”に示す電圧比較器を使用す
る方式について説明する。ＬＣＤドライバＩＣの出力等
である複数チャンネルの被検査電圧１００はマルチプレ
クサ回路１により適宜選択されて比較器２及び３に入力
される。

【００１０】Ｄ／Ａ変換器４には選択された被検査電圧
１００の上限値電圧に相当する比較電圧設定信号１０１
が入力され、Ｄ／Ａ変換器５には被検査電圧１００の下
限値電圧に相当する比較電圧設定信号１０２が入力され
る。

【００１１】これらの比較電圧設定信号１０１及び１０
２はＤ／Ａ変換器４及び５において電圧信号に変換さ
れ、比較器２及び３において選択された被検査電圧１０
０と比較され記憶回路６に記憶される。

【００１２】この結果、例えば、Ｄ／Ａ変換器４及び５
から出力される電圧信号である上下限値電圧の範囲内に
入っていれば”０”、範囲外であれば”１”が記憶回路
６に記憶される。従って、記憶回路６の記憶データが全
て”０”であれば良品、１つでも”１”があれば不良品
ということになる。

【００１３】一方、図３中”ロ”はデジタイザを用いる
方式においてはマルチプレクサ回路１により適宜選択さ
れた被検査電圧１００は逐次Ａ／Ｄ変換器７に入力さ
れ、測定された被検査電圧１００が記憶回路８に順次記
憶される。

【００１４】その後、ソフトウェア処理により記憶回路
８に記憶されている値と予め記憶されている上下限値電
圧とを比較し、上下限値電圧の範囲内に入っていれば良
品、範囲外であれば不良品として判定する。

【００１５】

【発明が解決しようとする課題】しかし、図３に示すよ
うな従来例においては複数チャンネルをマルチプレクサ
回路１で順次選択し１チャンネル毎に検査を行う構成の
ため、チャンネル数が増加した場合、チャンネルの切り
換え時間が大きくなってしまい比較器４及び５若しくは
Ａ／Ｄ変換器７をいくら高速にしても高速化に限界があ
ると言った問題点があった。従って本発明が解決しよう
とする課題は、多チャンネルで多階調電圧を発生するＩ
Ｃを高速試験することが可能なＩＣ試験装置を実現する
ことにある。

【００１６】

【課題を解決するための手段】このような課題を達成す
るために、本発明の第１では、被試験対象からの被検査
電圧を上限値電圧及び下限値電圧と比較して前記被試験
対象の良否を試験するＩＣ試験装置において、前記被試
験対象からの複数の被検査電圧を同一時刻に一括してサ
ンプリングする複数のサンプル・ホールド回路と、この
複数のサンプル・ホールド回路の出力を順次選択して出
力するマルチプレクサ回路と、このマルチプレクサ回路
から順次出力される前記被検査電圧に対応する前記上限
値電圧及び下限値電圧に基づき前記被検査電圧の良否を
検査する検査回路とを備えたことを特徴とするものであ
る。

【００１７】このような課題を達成するために、本発明
の第２では、本発明の第１において前記被検査電圧に対
応する前記上限値電圧及び下限値電圧を発生させる２つ
のＤ／Ａ変換器と、前記マルチプレクサ回路から順次出
力される前記被検査電圧と前記上限値電圧及び下限値電
圧とを比較する２つの比較器と、この２つの比較器の出
力を記憶する記憶回路とから構成される検査回路を備え
たことを特徴とするものである。

【００１８】このような課題を達成するために、本発明
の第３では、本発明の第１において前記被検査電圧をデ
ィジタル信号に変換するＡ／Ｄ変換器と、このＡ／Ｄ変
換器の出力を記憶する記憶回路とを有し、前記記憶回路
に記憶されている前記被検査電圧と予め記憶されている
前記上限値電圧及び下限値電圧とを比較して良否を判定
する検査回路を備えたことを特徴とするものである。

【００１９】

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係るＩＣ試験装置の一実施例
を示す構成ブロック図である。

【００２０】図１において１〜６は図３と同一符号を付
してあり、９，１０及び１１はサンプル・ホールド回
路、１０３，１０４及び１０５は各チャンネルからの被
検査電圧、１０６はストローブ信号である。また、２〜
６は検査回路５０を構成している。

【００２１】被検査電圧１０３，１０４及び１０５はサ
ンプル・ホールド回路９，１０及び１１にそれぞれ接続
され、サンプル・ホールド回路９，１０及び１１の出力
はそれぞれマルチプレクサ回路１に接続される。また、
サンプル・ホールド回路９，１０及び１１の制御端子に
はストローブ信号１０６が入力される。

【００２２】マルチプレクサ回路１の出力は比較器２の
非反転入力端子及び比較器３の反転入力端子に接続され
る。

【００２３】一方、比較電圧設定信号１０１及び１０２
はＤ／Ａ変換器４及び５に入力され、Ｄ／Ａ変換器４及
び５の出力は比較器２の反転入力端子及び比較器３の非
反転入力端子にそれぞれ接続される。また、比較器２及
び３の出力はそれぞれ記憶回路６に接続される。

【００２４】ここで、図１に示す実施例の動作を図２を
用いて説明する。図２は図１に示す実施例の動作を説明
するための説明図である。また、検査回路５０の動作に
関しては従来例と同様であるので説明は省略する。

【００２５】図２において（Ａ）は従来例における試験
タイミングの概念図を、（Ｂ）は実施例における試験タ
イミングの概念図をそれぞれ示している。

【００２６】サンプル・ホールド回路９〜１１には試験
対象であるＬＣＤドライバＩＣの全ての出力ピンが接続
されており、もし、ｎ個の出力ピンを有するＬＣＤドラ
イバＩＣであればｎ個のサンプル・ホールド回路が必要
になる。

【００２７】サンプル・ホールド回路９〜１１はストロ
ーブ信号１０６により被検査電圧１０３〜１０５を同一
時刻に一括サンプリングする。そして、マルチプレクサ
回路１はサンプリングされている被検査電圧１０３〜１
０５を順次走査して検査回路５０に出力する。

【００２８】そして、検査回路５０はマルチプレクサ回
路１の出力信号を検査して結果を記憶回路６に記憶す
る。

【００２９】これに対して、図３に示すような従来例に
おいてはマルチプレクサ回路１で選択された各チャンネ
ル毎に同じタイミングでストローブ信号を発生させて、
順次検査回路で検査することになる。

【００３０】すなわち、図２（Ａ）中”イ”，”
ロ”，”ハ”，”ニ”及び”ホ”に示すようにｎチャン
ネルの被検査電圧を検査する場合、図２（Ａ）中”
ヘ”，”ト”，”チ”，”リ”及び”ヌ”に示すような
ｎ個のストローブ信号を発生させ、マルチプレクサ回路
１を切り換えてｎ回取り込まなければならない。

【００３１】一方、図１に示す実施例では図２（Ｂ）
中”ル”に示すようにｎチャンネルの被検査電圧を図２
（Ｂ）中”ヲ”に示すような１つのストローブ信号で一
括してサンプリングしてしまい、その後サンプリングし
たデータを順次検査して行くので取り込み時間は”１／
ｎ”になる。

【００３２】この結果、複数の被検査電圧を複数のサン
プル・ホールド回路で一括サンプリングして、その後サ
ンプリングしたデータを順次検査することにより、多チ
ャンネルで多階調電圧を発生するＩＣを高速試験するこ
とが可能になる。

【００３３】なお、検査回路５０としては比較器を用い
た検査回路を例示しているが図３中”ロ”に示すデジタ
イザを用いた検査回路であっても構わない。

【００３４】また、Ｄ／Ａ変換器４及び５の入力に比較
電圧設定信号１０１及び１０２ではなく記憶回路をそれ
ぞれ設け、これらの記憶回路に予めＬＣＤドライバＩＣ
に対応する多階調の上下限値電圧を設定しておき、この
記憶回路のアドレスをインクリメントして、Ｄ／Ａ変換
器４及び５に設定する値を変化させることにより、リア
ルタイムで比較電圧値を変化させても良い。

【００３５】

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。複数の被検査電
圧を複数のサンプル・ホールド回路で一括サンプリング
して、その後サンプリングしたデータを順次検査するこ
とにより、多チャンネルで多階調電圧を発生するＩＣを
高速試験することが可能なＩＣ試験装置が実現できる。

【図面の簡単な説明】

【図１】本発明に係るＩＣ試験装置の一実施例を示す構
成ブロック図である。

【図２】図１に示す実施例の動作を説明するための説明
図である。

【図３】従来のＩＣ試験装置の一例を示す構成ブロック
図である。

【符号の説明】

１ マルチプレクサ回路 ２，３ 比較器 ４，５ Ｄ／Ａ変換器 ６，８ 記憶回路 ７ Ａ／Ｄ変換器 ９，１０，１１ サンプル・ホールド回路 ５０ 検査回路 １００，１０３，１０４，１０５ 被検査電圧 １０１，１０２ 比較電圧設定信号 １０６ ストローブ信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】被試験対象からの被検査電圧を上限値電圧
   及び下限値電圧と比較して前記被試験対象の良否を試験
   するＩＣ試験装置において、 前記被試験対象からの複数の被検査電圧を同一時刻に一
   括してサンプリングする複数のサンプル・ホールド回路
   と、 この複数のサンプル・ホールド回路の出力を順次選択し
   て出力するマルチプレクサ回路と、 このマルチプレクサ回路から順次出力される前記被検査
   電圧に対応する前記上限値電圧及び下限値電圧に基づき
   前記被検査電圧の良否を検査する検査回路とを備えたこ
   とを特徴とするＩＣ試験装置。
2. 【請求項２】前記被検査電圧に対応する前記上限値電圧
   及び下限値電圧を発生させる２つのＤ／Ａ変換器と、前
   記マルチプレクサ回路から順次出力される前記被検査電
   圧と前記上限値電圧及び下限値電圧とを比較する２つの
   比較器と、この２つの比較器の出力を記憶する記憶回路
   とから構成される検査回路を備えたことを特徴とする特
   許請求の範囲請求項１記載のＩＣ試験装置。
3. 【請求項３】前記被検査電圧をディジタル信号に変換す
   るＡ／Ｄ変換器と、このＡ／Ｄ変換器の出力を記憶する
   記憶回路とを有し、前記記憶回路に記憶されている前記
   被検査電圧と予め記憶されている前記上限値電圧及び下
   限値電圧とを比較して良否を判定する検査回路を備えた
   ことを特徴とする特許請求の範囲請求項１記載のＩＣ試
   験装置。