JPH06213970A - Ｉｃテスト装置 - Google Patents

Abstract

(57)【要約】 【目的】 比較的簡単な構成で、複数のレベル信号を出
力するＩＣのテストが短時間で高精度に行えるＩＣテス
ト装置を実現することにある。 【構成】 複数レベルの信号を出力するＩＣをテストす
るための装置であって、測定対象ＩＣに試験信号を入力
する信号発生部と、測定対象ＩＣの出力系統に接続さ
れ、出力系統を選択する選択部と、この選択部の出力信
号をサンプリングしてデジタル的に取り込むディジタイ
ザと、このディジタイザのデータに基づいて測定処理を
行うデータ処理部と、を設けたことを特徴とするもの。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数レベルの信号を出
力するＩＣ、例えば液晶駆動用ＩＣをテストするＩＣテ
スト装置に関するものであり、詳しくは、デジタル信号
処理による高速，高精度のテストが行える新規な装置に
関するものである。

【０００２】

【従来の技術】図５は従来の液晶階調駆動用ＩＣテスト
装置の一例を示すブロック図である。図５において、１
は測定対象となる液晶階調駆動用ＩＣ（以下測定対象Ｉ
Ｃという）であり、液晶パネルをアクティブマトリクス
駆動するのにあたって水平駆動に用いるアナログスイッ
チ方式の例を示している。この測定対象ＩＣ１は例えば
１６０系統の出力を備えていて、例えば３ビットの表示
データを取り込み、その表示データのビットの８通りの
組み合わせに基づいて液晶を駆動するための８電圧レベ
ルの中から対応する１レベルを各出力系統に選択的に出
力する。この例では、液晶は８階調表示されることにな
る。２はデジタルドライバであって、テスト用の３ビツ
トの表示データやデータ取り込み制御信号などを測定対
象ＩＣ１に供給する。３は液晶を駆動するための電源回
路で、この例では電圧レベルの異なる８系統の電源電圧
を供給する。４は測定回路であり、各出力系統の出力レ
ベルを個別に並列に判定するために、各出力系統にそれ
ぞれコンパレータが設けられている。５は制御部であ
り、デジタルドライバ２および測定回路４との間でデー
タの授受を行いながら各部を制御する。

【０００３】このような構成において、測定対象ＩＣ１
は、電源回路３から加えられている電源電圧を制御部５
の制御に基づいてデジタルドライバ２から入力される表
示データに応じて選択して各出力系統に同時に並列に出
力する。測定回路４は、制御部５の制御に基づいて測定
対象ＩＣ１の出力電圧がデジタルドライバ２から出力さ
れている表示データに対応した所定のレベルになってい
るか否かを測定して制御部５に出力する。このような測
定を全レベルについて行い、制御部５はそれらの測定結
果に基づいて測定対象ＩＣ１の良否を判別する。

【０００４】

【発明が解決しようとする課題】しかし、このような従
来の構成によれば、測定対象ＩＣから出力される電圧レ
ベルに応じてコンパレータの基準レベルを変化させなけ
ればならず、回路構成および制御が煩雑になる。そし
て、測定分解能はコンパレータの性能に制限されるの
で、階調数が増えてくると高い分解能は得にくい。

【０００５】また、測定対象ＩＣの各出力系統にそれぞ
れ個別に測定回路を接続しているので、装置規模が大型
になりコストが高くなるという問題もある。本発明はこ
のような従来の問題点を解決するものであり、その目的
は、比較的簡単な構成で、複数のレベル信号を出力する
ＩＣのテストが短時間で高精度に行えるＩＣテスト装置
を実現することにある。

【０００６】

【課題を解決するための手段】本発明は、このような問
題点を解決するために、複数レベルの信号を出力するＩ
Ｃをテストするための装置であって、測定対象ＩＣに試
験信号を入力する信号発生部と、測定対象ＩＣの出力系
統に接続され、出力系統を選択する選択部と、この選択
部の出力信号をサンプリングしてデジタル的に取り込む
ディジタイザと、このディジタイザのデータに基づいて
測定処理を行うデータ処理部と、を設けたことを特徴と
する。

【０００７】また、複数レベルの信号を出力するＩＣを
テストするための装置であって、測定対象ＩＣのデジタ
ル信号が入力される端子にデジタル信号を出力するピン
エレクトロニクス部と、前記測定対象ＩＣから出力され
る信号を減衰させるバッファ部と、前記ピンエレクトロ
ニクス部が出力するデジタル信号に同期して、前記バッ
ファ部からの信号を選択するマルチプレクサ部と、この
マルチプレクサ部からの信号をサンプリングしてデジタ
ル的に取り込むディジタイザ部と、このディジタイザ部
のデータに基づいて信号を処理を行うデジタルシグナル
プロセッサ部と、を有することを特徴とする。

【０００８】

【作用】測定対象ＩＣは、信号発生器から入力される試
験信号に基づく所定のアナログ出力信号を各出力系統に
出力する。これら測定対象ＩＣの各出力系統のアナログ
出力信号は、選択部を介してディジタイザに選択的に入
力される。ディジタイザは選択部のアナログ出力信号を
サンプリングしてデジタル的に取り込む。データ処理部
は、ディジタイザにより取り込まれた測定データに基づ
いて、測定対象ＩＣの良否の判定や各種の統計演算など
の測定処理を行う。

【０００９】これにより、従来のコンパレータによる測
定に比べて高精度の測定が可能になり、測定データの演
算処理の組み合わせにより、γ補正，階調再現性，測定
データの平均化，測定データのヒストグラムなどの従来
のコンパレータによる測定では簡単には得られない自由
度の高い各種の測定処理が行える。また、ピンエレクト
ロニクス部からのデジタル信号を入力した測定対象ＩＣ
は、デジタル信号に基づく所定のアナログ信号を出力す
る。マルチプレクサ部は、ピンエレクトロニクス部が出
力するデジタル信号に同期して、バッファ部で減衰した
アナログ信号を選択する。そして、ディジタイザ部は、
マルチプレクサ部で選択された信号をサンプリングして
デジタル的に取り込む。デジタルシグナルプロセッサ部
はディジタイザ部のデータに基づいて信号の処理を行
う。

【００１０】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明の一実施例のブロック図であり、図５
と同一部分には同一符号を付けている。図１において、
６は信号発生器であり、測定対象ＩＣ１がアナログスイ
ッチ方式の場合には階調駆動用の試験信号として図５の
デジタルドライバ２と同様に例えば図２（Ａ）のような
３ビットの波形データや制御信号を出力し、測定対象Ｉ
Ｃ１がアナログオペアンプ方式の場合には図２（Ｂ）の
ようなアナログデータおよび図示しないサンプルホール
ド制御信号などを出力する。７は選択部であるスキャナ
であり、測定対象ＩＣ１の出力系統に接続されていて、
いずれか１系統の図２（Ｃ）のような出力Ｖ_outを選択
的にディジタイザ８として用いるＡ／Ｄ変換器に出力す
る。ディジタイザ８は、このスキャナ７の出力信号をサ
ンプリングしてデジタル信号に変換し、データ処理部９
として用いるデジタルシグナルプロセッサに送出する。
データ処理部９は、ディジタイザ８の出力データに基づ
いて種々の測定処理を行う。また、信号発生器６は、ス
キャナ７，ディジタイザ８およびデータ処理部９を同期
して動作させるためのタイミング信号も供給している。

【００１１】このような装置の動作を説明する。図２は
前述のように測定対象ＩＣ１の入力と出力の関係の一例
を示すタイミングチャートである。図２において、
（Ａ）は測定対象ＩＣ１がアナログスイッチ方式の場合
に信号発生器６から入力される３ビットの波形データＤ
₀〜Ｄ₂を示し、（Ｂ）は測定対象ＩＣ１がアナログオペ
アンプ方式の場合に信号発生器６から入力されるアナロ
グデータを示し、（Ｃ）はこれら波形データＤ₀〜Ｄ₂や
アナログデータが入力された場合の測定対象ＩＣ１の出
力電圧Ｖ_outの変化状態であり、Ｒ，Ｇ，Ｂの３系統出
力を順次スキャナ７で切り換えて測定する例を示してい
る。図２において６４階調出力を１階調／μｓの時間関
係で取り込むものとすると、Ｒ，Ｇ，Ｂの３系統の６４
階調出力を約１２．５ｍｓで取り込むことができる。

【００１２】なお、スキャナ７による測定対象ＩＣ１の
出力系統の選択モードとしては、 図２（Ｃ）に示す出力電圧Ｖ_outを一定の値に保持し
た状態で順次出力系統を切り換えて選択する方法 各出力系統毎に図２（Ｃ）に示すように出力電圧Ｖ
_outを０から最大レベルまで変化させてから次の出力系
統に切り換える方法 の２つがあり、いずれの選択モードであっても最終的に
は各出力系統毎に階調数に応じた複数の測定データが取
り込まれる。

【００１３】ディジタイザ８は、このようなスキャナ７
の選択モードとは無関係に、スキャナ７から出力される
出力電圧Ｖ_outをデジタル信号に変換してデータ処理部
９に送出する。なお、サンプリングにあたっては、各出
力系統の各出力電圧レベルについてそれぞれ複数回行う
ようにする。この結果、データ処理部９には、各出力系
統毎に各階調出力電圧についての複数の測定データが取
り込まれることになる。

【００１４】データ処理部９は、このようにして取り込
まれた測定データに基づいて各種の演算処理を実行す
る。演算処理の種類は、大きくは測定データ自体の平均
化やヒストグラム化などの統計的処理に関係するもの
と、統計的処理結果による測定データをとる測定対象Ｉ
Ｃ１の特性評価に関係するものに分けられる。これら特
性評価項目としては、各出力系統の断線の有無、各出力
系統間の階調出力電圧のバラツキ、積分直線性（ＩＮ
Ｌ）、微分直線性（ＤＮＬ）、γ補正量、切り換えに伴
う立ち上がりや立ち下がり特性などがある。測定対象Ｉ
Ｃ１の良否判定にあたっては、例えばデータ処理部９に
予め各特性評価項目の許容範囲データを格納しておき、
測定結果が許容範囲内か否かで判定することができる。

【００１５】このように構成することにより、従来に比
べて比較的簡単な構成で、高速に高精度の各種の特性評
価が行える。なお、図１では測定系統が１系統のみの例
について説明したが、同様な測定系統をＲ，Ｇ，Ｂの３
色それぞれに設けることによりカラー表示用駆動ＩＣの
テストを効率よく行うことができる。そして、このよう
に複数系統の測定系を設けることによって、Ｒ，Ｇ，Ｂ
相互間のクロストークや干渉状態なども測定できる。

【００１６】また、測定対象ＩＣがアナログオペアンプ
方式では階調の分解能は無段階になるので、本発明によ
るテスト装置の効果が有効に発揮される。すなわち、測
定対象ＩＣの出力電圧は入力されるアナログ画像信号に
応じて連続的に変化する。従って、アナログ画像信号の
周期に比べて十分短いサンプリング周期でディジタイズ
することにより、アナログ画像信号と各出力系統の出力
電圧との対応関係を高速，高分解能，高精度で測定でき
る。そして、信号発生器から測定対象ＩＣに入力するア
ナログ画像信号波形を工夫することにより、直線性テス
トや歪テストなど従来のコンパレータ方式では不可能で
あったアナログ的な各種の測定も可能になる。

【００１７】次に本発明のその他の実施例を以下に示
す。図３は本発明の第２の実施例のテストヘッドの構成
を示した図である。図４は本発明の第２の実施例のＩＣ
テスト装置本体の構成を示した図である。図３におい
て、１０は被測定ＩＣであるＤＵＴ、２０はピンエレク
トロニクス部で、信号発生器であるテストパターン発生
器（図示せず）等とＤＵＴ１０とのインターフェースと
なり、ドライバ，コンパレータ等を有している。

【００１８】３０はスキャナ・バッファ部で、ＤＵＴ１
０の出力ピンと選択部であるアナログ・マルチプレクサ
部４０とのインターフェースである。スキャナー・バッ
ファ部３０は、ＤＵＴ１０を接続するかしないかのリレ
ーＲＬ１，ＲＬ２を介して、それぞれアッテネータ３
１，負荷抵抗Ｒに接続される。アッテネータ３１はバッ
ファ３２を介して、アナログ・マルチプレクサ部４０に
接続される。負荷抵抗Ｒは、ピンエレクトロニクス部２
０の共通のＤＣ測定部に接続される。

【００１９】アナログ・マルチプレクサ部４０は、アナ
ログ・マルチプレクサ４１とバッファ４２とで構成され
ている。５０はスキャン・コントロール部で、アナログ
・マルチプレクサ４１の制御を行う。スキャン・コント
ロール部５０は、カウンタ部５１とカウンタコントロー
ル５２で構成され、テストパターン発生器が出力するデ
ジタルパターンに同期したカウンタ・クロックによっ
て、指定したピンの信号のみを順次、ピン番号の昇順，
降順の任意で、アナログ・マルチプレクサ４１により信
号を選択する。

【００２０】図４において、６０はディジタイザである
ディジタイザ・モジュール部で、図３のアナログ・マル
チプレクサ４１で選択された出力信号をバッファ４２を
介してサンプリングしてデジタル的に取り込む。ディジ
タイザ・モジュール部６０は、Ａ／Ｄ変換部６１とメモ
リ６２とコントロール部６３で構成される。そして、コ
ントロール部６３により制御されたＡ／Ｄ変換部６１に
より、アナログマルチ・プレクサ４１で選択された出力
系統の出力信号をデジタルのデータに変換し、メモリ６
２に格納する。また、デジタルパターンと同期が可能
で、ＤＵＴ１０が信号を出力してからの指定時間後に電
圧測定を実現している。そして、必要な部分のみをメモ
リ６２に格納しているため、ＤＵＴ１０の出力ピンが多
ピン（２００ピン以上）であっても、大容量のメモリを
必要としない。

【００２１】７０はデータ処理部であるＤＳＰ部で、メ
モリ６２に格納されるデータに基づいて測定処理を行
う。ＤＳＰ７０は、データメモリ７１とＤＳＰ７２とコ
ードメモリ７３で構成される。８０はモジュールコント
ローラ部で、ディジタイザ・モジュール部６０とＤＳＰ
部７０との制御を行う。

【００２２】９０はメインＣＰＵで、装置全体の制御を
行う。このような装置の動作を以下に示す。パターン発
生器からピンエレクトロニクス部２０のドライバを介し
て、図２（Ａ）に示すようなデジタルパターンがＤＵＴ
１０の各入力ピンに入力される。ＤＵＴ１０はデジタル
パターンに基づいてを各出力ピンから図２（Ｃ）に示す
ような信号を出力する。そして、出力信号は、スキャナ
・バッファ部３０を介して、アナログ・マルチプレクサ
部４０に入力される。アナログ・マルチプレクサ部４０
は、スキャン・コントロール部５０により制御された順
にＤＵＴ１０の出力系統を選択する。そして、ディジタ
イザ・モジュール部６０は、アナログ・マルチプレクサ
部４０からの信号をＡ／Ｄ変換部６１で変換し、メモリ
６２にデジタルのデータとして記憶する。メモリ６２か
らダイナミックメモリアクセスコントローラ（図示せ
ず）からメモリ７１にデータが移される。ＤＳＰ７２
は、データメモリ７１からデータを取り出して、コード
メモリ７３に指定された測定処理を行う。測定処理は、
例えば、データを大きい順，小さい順にソートする。そ
して、メインＣＰＵ９０が、モジュール・コントローラ
７０を介して、ＤＳＰ部７０が処理した結果を受け取
り、処理結果に基づいてＤＵＴ１０が出力した信号が規
定の電圧内に納まっているかどうかを判断する。

【００２３】このように、信号発生部はデジタル信号だ
けを出力する装置でも、あるいは、アナログ信号だけを
出力する装置でもよい。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
比較的簡単な構成で、複数のレベル信号を出力するＩＣ
のテストが短時間で高精度に行えるＩＣテスト装置を実
現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１の動作を説明するタイミングチャートであ
る。

【図３】本発明の第２の実施例のテストヘッドの構成を
示した図である。

【図４】本発明の第２の実施例のＩＣテスト装置本体の
構成を示した図である。

【図５】従来の液晶階調駆動用ＩＣテスト装置の一例の
ブロック図である。

【符号の説明】

１ 測定対象ＩＣ ３ 電源回路 ６ 信号発生器 ７ スキャナ ８ ディジタイザ（Ａ／Ｄ変換器） ９ データ処理部（ＤＳＰ） １０ ＤＵＴ ２０ ピンエレクトロニクス部 ３０ スキャナ・バッファ部 ４０ アナログ・マルチプレクサ部 ６０ ディジタイザ・モジュール部 ７０ ＤＳＰ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 土井 英夫 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内 (72)発明者 宇田 憲司 東京都武蔵野市中町２丁目９番32号 横河 電機株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数レベルの信号を出力するＩＣをテスト
   するための装置であって、 測定対象ＩＣに試験信号を入力する信号発生部と、 測定対象ＩＣの出力系統に接続され、出力系統を選択す
   る選択部と、 この選択部の出力信号をサンプリングしてデジタル的に
   取り込むディジタイザと、 このディジタイザのデータに基づいて測定処理を行うデ
   ータ処理部と、を設けたことを特徴とするＩＣテスト装
   置。
2. 【請求項２】複数レベルの信号を出力するＩＣをテスト
   するための装置であって、 測定対象ＩＣのデジタル信号が入力される端子にデジタ
   ル信号を出力するピンエレクトロニクス部と、 前記測定対象ＩＣから出力される信号を減衰させるバッ
   ファ部と、 前記ピンエレクトロニクス部が出力するデジタル信号に
   同期して、前記バッファ部からの信号を選択するマルチ
   プレクサ部と、 このマルチプレクサ部からの信号をサンプリングしてデ
   ジタル的に取り込むディジタイザ部と、 このディジタイザ部のデータに基づいて信号を処理を行
   うデジタルシグナルプロセッサ部と、を有することを特
   徴とするＩＣテスト装置。