JP3554767B2 - 半導体テスト装置 - Google Patents
半導体テスト装置 Download PDFInfo
- Publication number
- JP3554767B2 JP3554767B2 JP18856599A JP18856599A JP3554767B2 JP 3554767 B2 JP3554767 B2 JP 3554767B2 JP 18856599 A JP18856599 A JP 18856599A JP 18856599 A JP18856599 A JP 18856599A JP 3554767 B2 JP3554767 B2 JP 3554767B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- output voltage
- pin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体テスト装置に関し、詳しくは例えば液晶表示器を駆動するために多段階の電圧を出力するように構成された多数の出力ピンを有する半導体集積回路の出力電圧テストの高速化に関するものである。
【０００２】
【従来の技術】
例えばＴＦＴ液晶の駆動方式には、極性切換によってドット反転とライン反転の２種がある。ここで、液晶駆動用半導体集積回路（以下液晶ドライバという）から出力される液晶駆動電圧に着目すると、最大電圧３，５，１３Ｖなどを表示階調度に応じて多段階の所定電圧に分圧したＤ／Ａ変換電圧として出力する。例えば２５６階調表示の場合、ドット反転方式では５１２段階の駆動電圧が出力され、ライン反転方式では２５６段階の駆動電圧が出力される。
【０００３】
現行のＴＦＴ液晶ドライバは、ＲＧＢの３系統を１２８ドットずつ駆動するように１パッケージ３８４ピンとして構成されているのが一般的である。縦１０２４ドット＊横１２８０ドットのＳＸＧＡ規格の液晶表示器を駆動する場合には、このような１パッケージ３８４ピンのドライバ１０個を用いることになる。
ところでこのような液晶ドライバの出荷にあたっては、全数テストを行って所定の仕様を満たさないものを選別除去している。
【０００４】
図５は、従来のこのような液晶ドライバテスト装置の一例を示すブロック図である。図において、テスト対象物である液晶ドライバ（以下ＤＵＴという）１の各出力ピンは、スイッチ２を介してＡ／Ｄ変換器３に接続されている。Ａ／Ｄ変換器３は、スイッチ２を介して入力されるＤＵＴ１の各ピンの出力電圧をデジタル信号に変換する。Ａ／Ｄ変換器３の出力データは一旦メモリ４に格納される。そして、これらメモリ４に格納された出力データをデジタル信号処理部５に取り込み、各ピンの出力電圧の絶対値の大きさ、ピン間の出力電圧のバラツキの大きさなどを演算処理して、ＤＵＴ１の合否判定を行う。
【０００５】
【発明が解決しようとする課題】
しかし、このような従来の構成によれば、ＤＵＴ１の各ピンの出力電圧の測定にあたり、ＤＵＴ１の各ピンの出力電圧をスイッチ２で切り換えてＡ／Ｄ変換器３に入力しているので、かなりの測定時間を要する。例えば、３８４ピン構造で２５６階調のドット反転形ドライバの場合、１階調・１ピン当りの測定時間を２０μｓとすると、１個のＤＵＴ１を１個のＡ／Ｄ変換器３で測定するためには、
２０μｓ＊５１２＊３８４≒４ｓｅｃ
から明らかなように４秒かかってしまう。
【０００６】
このような測定所要時間を短縮する方法として、Ａ／Ｄ変換器３を複数ｎ系統設けて並列測定することにより測定所要時間を４／ｎにすることが行われているが、高速なＡ／Ｄ変換器３を複数個用いることはコスト増要因であり、好ましくない。
また、デジタル信号処理部５としても高速処理性能が要求されることから、コスト高要因になっている。
【０００７】
本発明はこのような課題を解決したものであり、その目的は、多数の出力ピンを有し多段階の電圧を出力する表示器駆動用半導体集積回路の合否判定測定テストが、コスト高要因となるＡ／Ｄ変換器やデジタル信号処理部を用いることなく高速に行える行える半導体テスト装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決する本発明請求項１または２の半導体テスト装置は、
複数の出力ピンを有し各ピンに多段階の階調電圧を切り換え出力するように構成された表示器駆動用半導体装置の出力電圧特性をテストする半導体テスト装置であって、
半導体装置の階調出力電圧に対応した期待値電圧を出力する第１の電圧発生手段と、
半導体装置の各ピン系統毎に設けられ、各ピンの出力電圧と第１の電圧発生手段の出力電圧との電圧差を検出する電圧差検出手段と、
電圧差検出手段の出力電圧に対応した基準電圧を出力する第２の電圧発生手段と、
半導体装置の各ピン系統毎に設けられ、各ピンの電圧差検出手段の出力と第２の電圧発生手段の基準電圧との大小関係を比較する比較手段と、
階調出力電圧の測定毎に比較手段の入力電圧のいずれかを上限値と下限値を含む範囲で微小変化させる電圧微小変化手段と、
すべての比較手段の出力がＨまたはＬに変化したことを検出する変化検出手段とを具備し、
前記変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出したときの電圧微小変化手段の出力電圧に基づき、半導体装置の各階調出力電圧における最大値と最小値を求めることを特徴とする。
【０００９】
このような構成において、電圧差検出手段は各ピンの出力電圧と第１の電圧発生手段の出力電圧との電圧差を検出出力し、比較手段は各ピンの電圧差検出手段の出力と第２の電圧発生手段の基準電圧との大小関係を比較し、変化検出手段はすべての比較手段の出力がＨまたはＬに変化したことを検出する。
ここで、比較手段の入力電圧のいずれかを階調出力電圧の測定毎に電圧微小変化手段により上限値と下限値を含む範囲で微小変化させているので、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出することによってピン間の出力電圧の最大値と最小値を求めることができる。
【００１０】
上記課題を解決する本発明請求項３の半導体テスト装置は、請求項１または２の半導体テスト装置において、第１の電圧発生手段と電圧微小変化手段を一体化したことを特徴とする。
【００１１】
具体的には、例えば半導体装置の階調出力電圧に対応した期待値電圧そのものを、上限値と下限値を含む範囲で微小変化させる。
この場合、第２の電圧発生手段の出力電圧は比較手段の基準電圧として例えば比較手段のオフセット電圧を補正する値に半固定すればよく、構成の簡略化が図れる。
【００１２】
上記課題を解決する本発明請求項４の半導体テスト装置は、請求項１または２の半導体テスト装置において、第２の電圧発生手段と電圧微小変化手段を一体化したことを特徴とする。
【００１３】
具体的には、比較手段の基準電圧を、上限値と下限値を含む範囲で微小変化させる。
この場合、第１の電圧発生手段の出力電圧は半導体装置の階調出力電圧に対応した期待値電圧そのものに固定する。
このように構成することにより、ピン間のばらつき範囲（最大値と最小値）を変更したいときには比較手段の基準電圧を変更すればよく、請求項３よりも自由度が広がる。
【００１４】
上記課題を解決する本発明請求項５の半導体テスト装置は、請求項１または２の半導体テスト装置において、電圧微小変化手段として出力電圧を階段状に変化させるものを用いることを特徴とする。
これにより、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出した時点における電圧微小変化手段の階段状のステップ数と電圧値から、ピン間の出力電圧の最大値と最小値を直ちに求めることができる。
【００１５】
上記課題を解決する本発明請求項６の半導体テスト装置は、請求項１または２の半導体テスト装置において、電圧微小変化手段として出力電圧を無段階に変化させるものを用いることを特徴とする。
この場合には、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出した時点における電圧微小変化手段の出力電圧と時間関係を測定する手段が必要になるものの、ステップ数に制限されない高分解能の出力電圧と時間関係の測定が行える。
【００１６】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
図１は本発明の実施の形態例を示すブロック図である。図において、減算器６は図示しないＤＵＴの各出力ピン系統毎に設けられている。これら減算器６の一方の入力端子にはＤＵＴの各出力ピンが接続され、他方の入力端子には第１の電圧発生手段として用いるＤ／Ａ変換器７の出力端子が共通に接続されている。
減算器６の出力端子はそれぞれ増幅器８を介してＤＵＴの各出力ピン系統に対応する比較手段として用いる比較器９の一方の入力端子に接続されている。比較器９の他方の入力端子には第２の電圧発生手段として用いるＤ／Ａ変換器１０の出力端子が共通に接続されている。
比較器９の出力端子は、変化検出手段として用いるデジタルコンパレータ１１に接続されている。
【００１７】
図１の動作を説明する。
検査実行時には、ＤＵＴの各出力ピンから、例えば図２のように単調増加する階段波形状の階調電圧が同時一斉に出力される。一方、第１の電圧発生手段として用いるＤ／Ａ変換器７は、例えば図３に破線で示すようなＤＵＴから出力される各階調電圧の期待電圧に対し、実線で示すように山形に変化する電圧を乗せたのと等価な電圧波形を出力する。この場合、第２の電圧発生手段として用いるＤ／Ａ変換器１０は、比較器９の基準電圧として例えばＤＵＴに対するテスト装置のオフセット電圧およびＤ／Ａ変換器７の誤差を補正する値（通常０Ｖ）を補正する電圧を出力する。
【００１８】
図４は図３の部分拡大図である。図４において、Ｖ１はＤＵＴ出力各階調電圧のピン間ばらつき検査における下限値よりも低い電圧であり、Ｖ２はＤＵＴ出力各階調電圧のピン間ばらつき検査における上限値よりも高い電圧である。山形部分は電圧Ｖ１から電圧Ｖ２に向かって階段状に微小増加し、電圧Ｖ２に到達すると電圧Ｖ２に向かって階段状に微小減少する。このような山形階段状変化の大きさは、Ｄ／Ａ変換器７に入力するデジタルデータの値を変更することにより任意に設定できる。
【００１９】
このようなＤＵＴの出力電圧は同一の階調電圧に設定しても出力ピンによってばらつきがあり、そのばらつきが許容値を超えると表示色むらなどを生じる原因になり好ましくない。
そこで、図１の構成により、以下のような測定を実行することにより良否の判定を行う。
Ｄ／Ａ変換器７の出力電圧をＶ１に設定する初期状態では、デジタルコンパレータ１１の全出力はＨ（ＤＵＴの電圧が比較値よりも高い）になっている。このような初期状態からＤ／Ａ変換器７の出力電圧をＶ１からＶ２に向って徐々に上げて行くと、デジタルコンパレータ１１の出力がＤＵＴの各ピンの出力電圧のばらつきに応じて逐次ＨからＬに反転してゆく。そして、全ピンがＬに反転した時点でのＤ／Ａ変換器７の出力電圧からＤＵＴ出力ピン間ばらつきの最大値ＶＡを求める。
【００２０】
次に、Ｄ／Ａ変換器７の初期電圧をＶ２とする。このときデジタルコンパレータ１１の出力は全ピンはＬになっている。Ｄ／Ａ変換器７の出力電圧をＶ１に向って徐々に下げて行くと、デジタルコンパレータ１１の出力はＤＵＴの各ピンの出力電圧のばらつきに応じて逐次ＬからＨに反転してゆく。そして、全ピンが反転した時点でのＤ／Ａ変換器７の出力電圧からＤＵＴ出力ピン間ばらつきの最小値ＶＢを求める。デジタルコンパレータ１１による全ピンがＨまたはＬかの検知は、従来から半導体テスタでごく一般に用いているマッチ機能を使用する。
【００２１】
このようにして各階調の全ピンが反転する電圧ＶＡ，ＶＢを求め、全ピン、全階調の出力電圧偏差（ばらつき）ＶＡ−ＶＢを求める。その値が例えば±３ｍＶや±５ｍＶなどの規格内であれば合格、それらの規格から外れていれば不合格にする。
例えば、６４階調で３００ピンのＤＵＴの出力偏差を求める場合、図５に示した従来のＡ／Ｄ変換器方式によれば６４×３００＝１９２００データの演算をする必要があったが、図１に示す本発明の方式では６４×２＝１２８データの演算ですむことになる。
【００２２】
図１の構成によれば、演算処理ステップを格段に削減でき、従来のような高精度のＡ／Ｄ変換器や高速処理を行うためのデジタル信号処理部は不要であり、高精度回路としてはＤ／Ａ変換器を用いるだけでよく、コストを大幅に削減できて安価に実現できる。
そして、ＤＵＴの全ピン系統に同一回路を用いて全ピン同時測定を行うので、テスト時間を大幅に短縮できる。
【００２３】
なお、図１の構成ではＤ／Ａ変換器７の入力データとして第１の電圧発生手段と電圧微小変化手段を一体化した形態例を説明したが、Ｄ／Ａ変換器７の出力電圧を別途に設ける直流電圧測定器で測定してもよいし、Ｄ／Ａ変換器７を動作させているクロックの数をカウントしてもよい。
このような構成によれば、Ｄ／Ａ変換器７の出力電圧精度条件を緩和できる。
【００２４】
また、電圧微小変化手段を第２の電圧発生手段であるＤ／Ａ変換器１０と一体化して、比較器９の基準電圧を上限値と下限値を含む範囲で所定極性方向に微小変化させるようにしてもよい。
この場合、第１の電圧発生手段であるＤ／Ａ変換器７の出力電圧は半導体装置の階調出力電圧に対応した期待値電圧そのものに固定する。
このように構成することにより、ピン間のばらつきの測定範囲（最大値と最小値）を変更したいときには比較器９の基準電圧を変更すればよく、電圧微小変化手段をＤ／Ａ変換器７と一体化する場合よりも自由度が広がる。
【００２５】
また、電圧微小変化手段として出力電圧を階段状に変化させるものを用いることにより、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出した時点における電圧微小変化手段の階段状のステップ数と電圧値から、ピン間の出力電圧の最大値と最小値を直ちに求めることができる。
【００２６】
また、電圧微小変化手段として出力電圧を無段階に変化させるものを用いてもよい。
この場合、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出した時点における電圧微小変化手段の出力電圧と時間関係を測定する手段が必要になるが、出力電圧を階段状に変化させる場合のようにステップ数に制限されることはなく、高分解能の出力電圧と時間関係の測定が行える。
【００２７】
さらに、上記一連の説明ではＴＦＴ液晶を駆動するドライバのテスト装置に適用する例を示したが、各種の多段階の電圧を出力するように構成された多数の出力ピンを有する半導体集積回路のテスト装置にも適用できるものである。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、液晶表示器などを駆動するために多数の出力ピンを有し多段階の電圧を出力するように構成された半導体集積回路の合否判定測定テストが、コスト高要因となるＡ／Ｄ変換器やデジタル信号処理部を用いることなく高速に行える半導体テスト装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態例を示すブロック図である。
【図２】ＤＵＴから出力される電圧波形例図である。
【図３】減算器に入力される期待電圧波形例図である。
【図４】図３の要部拡大波形図である。
【図５】従来の装置の一例を示すブロック図である。
【符号の説明】
６ 減算器
７，１０ Ｄ／Ａ変換器
８ 増幅器
９ 比較器
１１ デジタルコンパレータ
【発明の属する技術分野】
本発明は半導体テスト装置に関し、詳しくは例えば液晶表示器を駆動するために多段階の電圧を出力するように構成された多数の出力ピンを有する半導体集積回路の出力電圧テストの高速化に関するものである。
【０００２】
【従来の技術】
例えばＴＦＴ液晶の駆動方式には、極性切換によってドット反転とライン反転の２種がある。ここで、液晶駆動用半導体集積回路（以下液晶ドライバという）から出力される液晶駆動電圧に着目すると、最大電圧３，５，１３Ｖなどを表示階調度に応じて多段階の所定電圧に分圧したＤ／Ａ変換電圧として出力する。例えば２５６階調表示の場合、ドット反転方式では５１２段階の駆動電圧が出力され、ライン反転方式では２５６段階の駆動電圧が出力される。
【０００３】
現行のＴＦＴ液晶ドライバは、ＲＧＢの３系統を１２８ドットずつ駆動するように１パッケージ３８４ピンとして構成されているのが一般的である。縦１０２４ドット＊横１２８０ドットのＳＸＧＡ規格の液晶表示器を駆動する場合には、このような１パッケージ３８４ピンのドライバ１０個を用いることになる。
ところでこのような液晶ドライバの出荷にあたっては、全数テストを行って所定の仕様を満たさないものを選別除去している。
【０００４】
図５は、従来のこのような液晶ドライバテスト装置の一例を示すブロック図である。図において、テスト対象物である液晶ドライバ（以下ＤＵＴという）１の各出力ピンは、スイッチ２を介してＡ／Ｄ変換器３に接続されている。Ａ／Ｄ変換器３は、スイッチ２を介して入力されるＤＵＴ１の各ピンの出力電圧をデジタル信号に変換する。Ａ／Ｄ変換器３の出力データは一旦メモリ４に格納される。そして、これらメモリ４に格納された出力データをデジタル信号処理部５に取り込み、各ピンの出力電圧の絶対値の大きさ、ピン間の出力電圧のバラツキの大きさなどを演算処理して、ＤＵＴ１の合否判定を行う。
【０００５】
【発明が解決しようとする課題】
しかし、このような従来の構成によれば、ＤＵＴ１の各ピンの出力電圧の測定にあたり、ＤＵＴ１の各ピンの出力電圧をスイッチ２で切り換えてＡ／Ｄ変換器３に入力しているので、かなりの測定時間を要する。例えば、３８４ピン構造で２５６階調のドット反転形ドライバの場合、１階調・１ピン当りの測定時間を２０μｓとすると、１個のＤＵＴ１を１個のＡ／Ｄ変換器３で測定するためには、
２０μｓ＊５１２＊３８４≒４ｓｅｃ
から明らかなように４秒かかってしまう。
【０００６】
このような測定所要時間を短縮する方法として、Ａ／Ｄ変換器３を複数ｎ系統設けて並列測定することにより測定所要時間を４／ｎにすることが行われているが、高速なＡ／Ｄ変換器３を複数個用いることはコスト増要因であり、好ましくない。
また、デジタル信号処理部５としても高速処理性能が要求されることから、コスト高要因になっている。
【０００７】
本発明はこのような課題を解決したものであり、その目的は、多数の出力ピンを有し多段階の電圧を出力する表示器駆動用半導体集積回路の合否判定測定テストが、コスト高要因となるＡ／Ｄ変換器やデジタル信号処理部を用いることなく高速に行える行える半導体テスト装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決する本発明請求項１または２の半導体テスト装置は、
複数の出力ピンを有し各ピンに多段階の階調電圧を切り換え出力するように構成された表示器駆動用半導体装置の出力電圧特性をテストする半導体テスト装置であって、
半導体装置の階調出力電圧に対応した期待値電圧を出力する第１の電圧発生手段と、
半導体装置の各ピン系統毎に設けられ、各ピンの出力電圧と第１の電圧発生手段の出力電圧との電圧差を検出する電圧差検出手段と、
電圧差検出手段の出力電圧に対応した基準電圧を出力する第２の電圧発生手段と、
半導体装置の各ピン系統毎に設けられ、各ピンの電圧差検出手段の出力と第２の電圧発生手段の基準電圧との大小関係を比較する比較手段と、
階調出力電圧の測定毎に比較手段の入力電圧のいずれかを上限値と下限値を含む範囲で微小変化させる電圧微小変化手段と、
すべての比較手段の出力がＨまたはＬに変化したことを検出する変化検出手段とを具備し、
前記変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出したときの電圧微小変化手段の出力電圧に基づき、半導体装置の各階調出力電圧における最大値と最小値を求めることを特徴とする。
【０００９】
このような構成において、電圧差検出手段は各ピンの出力電圧と第１の電圧発生手段の出力電圧との電圧差を検出出力し、比較手段は各ピンの電圧差検出手段の出力と第２の電圧発生手段の基準電圧との大小関係を比較し、変化検出手段はすべての比較手段の出力がＨまたはＬに変化したことを検出する。
ここで、比較手段の入力電圧のいずれかを階調出力電圧の測定毎に電圧微小変化手段により上限値と下限値を含む範囲で微小変化させているので、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出することによってピン間の出力電圧の最大値と最小値を求めることができる。
【００１０】
上記課題を解決する本発明請求項３の半導体テスト装置は、請求項１または２の半導体テスト装置において、第１の電圧発生手段と電圧微小変化手段を一体化したことを特徴とする。
【００１１】
具体的には、例えば半導体装置の階調出力電圧に対応した期待値電圧そのものを、上限値と下限値を含む範囲で微小変化させる。
この場合、第２の電圧発生手段の出力電圧は比較手段の基準電圧として例えば比較手段のオフセット電圧を補正する値に半固定すればよく、構成の簡略化が図れる。
【００１２】
上記課題を解決する本発明請求項４の半導体テスト装置は、請求項１または２の半導体テスト装置において、第２の電圧発生手段と電圧微小変化手段を一体化したことを特徴とする。
【００１３】
具体的には、比較手段の基準電圧を、上限値と下限値を含む範囲で微小変化させる。
この場合、第１の電圧発生手段の出力電圧は半導体装置の階調出力電圧に対応した期待値電圧そのものに固定する。
このように構成することにより、ピン間のばらつき範囲（最大値と最小値）を変更したいときには比較手段の基準電圧を変更すればよく、請求項３よりも自由度が広がる。
【００１４】
上記課題を解決する本発明請求項５の半導体テスト装置は、請求項１または２の半導体テスト装置において、電圧微小変化手段として出力電圧を階段状に変化させるものを用いることを特徴とする。
これにより、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出した時点における電圧微小変化手段の階段状のステップ数と電圧値から、ピン間の出力電圧の最大値と最小値を直ちに求めることができる。
【００１５】
上記課題を解決する本発明請求項６の半導体テスト装置は、請求項１または２の半導体テスト装置において、電圧微小変化手段として出力電圧を無段階に変化させるものを用いることを特徴とする。
この場合には、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出した時点における電圧微小変化手段の出力電圧と時間関係を測定する手段が必要になるものの、ステップ数に制限されない高分解能の出力電圧と時間関係の測定が行える。
【００１６】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態を説明する。
図１は本発明の実施の形態例を示すブロック図である。図において、減算器６は図示しないＤＵＴの各出力ピン系統毎に設けられている。これら減算器６の一方の入力端子にはＤＵＴの各出力ピンが接続され、他方の入力端子には第１の電圧発生手段として用いるＤ／Ａ変換器７の出力端子が共通に接続されている。
減算器６の出力端子はそれぞれ増幅器８を介してＤＵＴの各出力ピン系統に対応する比較手段として用いる比較器９の一方の入力端子に接続されている。比較器９の他方の入力端子には第２の電圧発生手段として用いるＤ／Ａ変換器１０の出力端子が共通に接続されている。
比較器９の出力端子は、変化検出手段として用いるデジタルコンパレータ１１に接続されている。
【００１７】
図１の動作を説明する。
検査実行時には、ＤＵＴの各出力ピンから、例えば図２のように単調増加する階段波形状の階調電圧が同時一斉に出力される。一方、第１の電圧発生手段として用いるＤ／Ａ変換器７は、例えば図３に破線で示すようなＤＵＴから出力される各階調電圧の期待電圧に対し、実線で示すように山形に変化する電圧を乗せたのと等価な電圧波形を出力する。この場合、第２の電圧発生手段として用いるＤ／Ａ変換器１０は、比較器９の基準電圧として例えばＤＵＴに対するテスト装置のオフセット電圧およびＤ／Ａ変換器７の誤差を補正する値（通常０Ｖ）を補正する電圧を出力する。
【００１８】
図４は図３の部分拡大図である。図４において、Ｖ１はＤＵＴ出力各階調電圧のピン間ばらつき検査における下限値よりも低い電圧であり、Ｖ２はＤＵＴ出力各階調電圧のピン間ばらつき検査における上限値よりも高い電圧である。山形部分は電圧Ｖ１から電圧Ｖ２に向かって階段状に微小増加し、電圧Ｖ２に到達すると電圧Ｖ２に向かって階段状に微小減少する。このような山形階段状変化の大きさは、Ｄ／Ａ変換器７に入力するデジタルデータの値を変更することにより任意に設定できる。
【００１９】
このようなＤＵＴの出力電圧は同一の階調電圧に設定しても出力ピンによってばらつきがあり、そのばらつきが許容値を超えると表示色むらなどを生じる原因になり好ましくない。
そこで、図１の構成により、以下のような測定を実行することにより良否の判定を行う。
Ｄ／Ａ変換器７の出力電圧をＶ１に設定する初期状態では、デジタルコンパレータ１１の全出力はＨ（ＤＵＴの電圧が比較値よりも高い）になっている。このような初期状態からＤ／Ａ変換器７の出力電圧をＶ１からＶ２に向って徐々に上げて行くと、デジタルコンパレータ１１の出力がＤＵＴの各ピンの出力電圧のばらつきに応じて逐次ＨからＬに反転してゆく。そして、全ピンがＬに反転した時点でのＤ／Ａ変換器７の出力電圧からＤＵＴ出力ピン間ばらつきの最大値ＶＡを求める。
【００２０】
次に、Ｄ／Ａ変換器７の初期電圧をＶ２とする。このときデジタルコンパレータ１１の出力は全ピンはＬになっている。Ｄ／Ａ変換器７の出力電圧をＶ１に向って徐々に下げて行くと、デジタルコンパレータ１１の出力はＤＵＴの各ピンの出力電圧のばらつきに応じて逐次ＬからＨに反転してゆく。そして、全ピンが反転した時点でのＤ／Ａ変換器７の出力電圧からＤＵＴ出力ピン間ばらつきの最小値ＶＢを求める。デジタルコンパレータ１１による全ピンがＨまたはＬかの検知は、従来から半導体テスタでごく一般に用いているマッチ機能を使用する。
【００２１】
このようにして各階調の全ピンが反転する電圧ＶＡ，ＶＢを求め、全ピン、全階調の出力電圧偏差（ばらつき）ＶＡ−ＶＢを求める。その値が例えば±３ｍＶや±５ｍＶなどの規格内であれば合格、それらの規格から外れていれば不合格にする。
例えば、６４階調で３００ピンのＤＵＴの出力偏差を求める場合、図５に示した従来のＡ／Ｄ変換器方式によれば６４×３００＝１９２００データの演算をする必要があったが、図１に示す本発明の方式では６４×２＝１２８データの演算ですむことになる。
【００２２】
図１の構成によれば、演算処理ステップを格段に削減でき、従来のような高精度のＡ／Ｄ変換器や高速処理を行うためのデジタル信号処理部は不要であり、高精度回路としてはＤ／Ａ変換器を用いるだけでよく、コストを大幅に削減できて安価に実現できる。
そして、ＤＵＴの全ピン系統に同一回路を用いて全ピン同時測定を行うので、テスト時間を大幅に短縮できる。
【００２３】
なお、図１の構成ではＤ／Ａ変換器７の入力データとして第１の電圧発生手段と電圧微小変化手段を一体化した形態例を説明したが、Ｄ／Ａ変換器７の出力電圧を別途に設ける直流電圧測定器で測定してもよいし、Ｄ／Ａ変換器７を動作させているクロックの数をカウントしてもよい。
このような構成によれば、Ｄ／Ａ変換器７の出力電圧精度条件を緩和できる。
【００２４】
また、電圧微小変化手段を第２の電圧発生手段であるＤ／Ａ変換器１０と一体化して、比較器９の基準電圧を上限値と下限値を含む範囲で所定極性方向に微小変化させるようにしてもよい。
この場合、第１の電圧発生手段であるＤ／Ａ変換器７の出力電圧は半導体装置の階調出力電圧に対応した期待値電圧そのものに固定する。
このように構成することにより、ピン間のばらつきの測定範囲（最大値と最小値）を変更したいときには比較器９の基準電圧を変更すればよく、電圧微小変化手段をＤ／Ａ変換器７と一体化する場合よりも自由度が広がる。
【００２５】
また、電圧微小変化手段として出力電圧を階段状に変化させるものを用いることにより、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出した時点における電圧微小変化手段の階段状のステップ数と電圧値から、ピン間の出力電圧の最大値と最小値を直ちに求めることができる。
【００２６】
また、電圧微小変化手段として出力電圧を無段階に変化させるものを用いてもよい。
この場合、変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出した時点における電圧微小変化手段の出力電圧と時間関係を測定する手段が必要になるが、出力電圧を階段状に変化させる場合のようにステップ数に制限されることはなく、高分解能の出力電圧と時間関係の測定が行える。
【００２７】
さらに、上記一連の説明ではＴＦＴ液晶を駆動するドライバのテスト装置に適用する例を示したが、各種の多段階の電圧を出力するように構成された多数の出力ピンを有する半導体集積回路のテスト装置にも適用できるものである。
【００２８】
【発明の効果】
以上説明したように、本発明によれば、液晶表示器などを駆動するために多数の出力ピンを有し多段階の電圧を出力するように構成された半導体集積回路の合否判定測定テストが、コスト高要因となるＡ／Ｄ変換器やデジタル信号処理部を用いることなく高速に行える半導体テスト装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態例を示すブロック図である。
【図２】ＤＵＴから出力される電圧波形例図である。
【図３】減算器に入力される期待電圧波形例図である。
【図４】図３の要部拡大波形図である。
【図５】従来の装置の一例を示すブロック図である。
【符号の説明】
６ 減算器
７，１０ Ｄ／Ａ変換器
８ 増幅器
９ 比較器
１１ デジタルコンパレータ
Claims (6)
- 複数の出力ピンを有し各ピンに多段階の階調電圧を切り換え出力するように構成された表示器駆動用半導体装置の出力電圧特性をテストする半導体テスト装置であって、
半導体装置の階調出力電圧に対応した期待値電圧を出力する第１の電圧発生手段と、
半導体装置の各ピン系統毎に設けられ、各ピンの出力電圧と第１の電圧発生手段の出力電圧との電圧差を検出する電圧差検出手段と、
電圧差検出手段の出力電圧に対応した基準電圧を出力する第２の電圧発生手段と、
半導体装置の各ピン系統毎に設けられ、各ピンの電圧差検出手段の出力と第２の電圧発生手段の基準電圧との大小関係を比較する比較手段と、
階調出力電圧の測定毎に比較手段の入力電圧のいずれかを上限値と下限値を含む範囲で所定極性方向に等価的に微小変化させる電圧微小変化手段と、
すべての比較手段の出力がＨまたはＬに変化したことを検出する変化検出手段とを具備し、
前記変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出したときの電圧微小変化手段の出力電圧に基づき、半導体装置の各階調出力電圧における最大値と最小値を求めることを特徴とする半導体テスト装置。 - 複数の出力ピンを有し各ピンに多段階の階調電圧を切り換え出力するように構成された表示器駆動用半導体装置の出力電圧特性をテストする半導体テスト装置であって、
半導体装置の階調出力電圧に対応した期待値電圧を出力する第１の電圧発生手段と、
半導体装置の各ピン系統毎に設けられ、各ピンの出力電圧と第１の電圧発生手段の出力電圧との電圧差を検出する電圧差検出手段と、
電圧差検出手段の出力電圧に対応した基準電圧を出力する第２の電圧発生手段と、
半導体装置の各ピン系統毎に設けられ、各ピンの電圧差検出手段の出力と第２ の電圧発生手段の基準電圧との大小関係を比較する比較手段と、
階調出力電圧の測定毎に比較手段の入力電圧のいずれかを上限値と下限値を含む範囲で微小変化させる電圧微小変化手段と、
すべての比較手段の出力がＨまたはＬに変化したことを検出する変化検出手段とを具備し、
前記変化検出手段がすべての比較手段の出力がＨまたはＬに変化したことを検出したときの電圧微小変化手段の出力電圧に基づき、半導体装置の各階調出力電圧における最大値と最小値を求めることを特徴とする半導体テスト装置。 - 第１の電圧発生手段と電圧微小変化手段を一体化したことを特徴とする請求項１または２の半導体テスト装置。
- 第２の電圧発生手段と電圧微小変化手段を一体化したことを特徴とする請求項１または２の半導体テスト装置。
- 電圧微小変化手段として出力電圧を階段状に変化させるものを用いることを特徴とする請求項１または２の半導体テスト装置。
- 電圧微小変化手段として出力電圧を無段階に変化させるものを用いることを特徴とする請求項１または２の半導体テスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18856599A JP3554767B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体テスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18856599A JP3554767B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体テスト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001013218A JP2001013218A (ja) | 2001-01-19 |
| JP3554767B2 true JP3554767B2 (ja) | 2004-08-18 |
Family
ID=16225923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18856599A Expired - Fee Related JP3554767B2 (ja) | 1999-07-02 | 1999-07-02 | 半導体テスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3554767B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4776094B2 (ja) * | 2001-05-30 | 2011-09-21 | 株式会社アドバンテスト | 半導体試験装置 |
| KR100708329B1 (ko) * | 2004-10-14 | 2007-04-17 | 요코가와 덴키 가부시키가이샤 | Ｉｃ 테스터 |
| JP2010256175A (ja) | 2009-04-24 | 2010-11-11 | Sharp Corp | 半導体集積回路装置の、検査装置および検査方法 |
-
1999
- 1999-07-02 JP JP18856599A patent/JP3554767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001013218A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3617621B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| JP3558964B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| KR101045036B1 (ko) | Ｉｃ 테스터 | |
| US20070126618A1 (en) | Display device drive device, display device, and drive device or display device check method | |
| US20060244743A1 (en) | Display Device Driving Apparatus, Display Device, and Method for Testing Driving Apparatus or Display Device | |
| JP3554767B2 (ja) | 半導体テスト装置 | |
| JPH0645941A (ja) | 検査装置 | |
| WO2006120853A1 (ja) | 試験装置、試験方法、および半導体デバイス | |
| KR100708329B1 (ko) | Ｉｃ 테스터 | |
| WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
| JP2002250754A (ja) | 半導体テスト装置 | |
| JP4023085B2 (ja) | Ｉｃテスタ | |
| KR100827736B1 (ko) | Ｉｃ 테스터 | |
| EP1699039A1 (en) | Display device drive device, display device, and drive device or display device check method | |
| JP3874164B2 (ja) | Ｉｃテスタ | |
| JP2000165244A (ja) | 半導体集積回路装置 | |
| JP2007147469A (ja) | Ｉｃテスタ | |
| JP2636932B2 (ja) | 集積回路検査装置 | |
| JPH06213970A (ja) | Ｉｃテスト装置 | |
| JP2002257904A (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
| JP5003955B2 (ja) | Ｉｃテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040411 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |