JPH0645941A - 検査装置 - Google Patents
検査装置Info
- Publication number
- JPH0645941A JPH0645941A JP4198192A JP19819292A JPH0645941A JP H0645941 A JPH0645941 A JP H0645941A JP 4198192 A JP4198192 A JP 4198192A JP 19819292 A JP19819292 A JP 19819292A JP H0645941 A JPH0645941 A JP H0645941A
- Authority
- JP
- Japan
- Prior art keywords
- time
- output
- converter
- validity
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 パルス幅変調方式ＤＡ変換器の良否判定にお
ける検査コストを低減し、安定した測定を行うことがで
きるようにする。 【構成】 検査装置１は、パルス幅変調方式ＤＡ変換器
５の立ち上がり時間または立ち下がり時間を測定する第
１の時間測定装置２と、パルス幅変調方式ＤＡ変換器５
にデジタル信号が入力した時点を基準とし出力信号が出
力されるまでの変換遅延時間を測定する第２の時間測定
装置３と、第１の時間測定装置２および第２の時間測定
装置３の測定結果からＤＡ変換器５の良否を判定する良
否判定装置４とで構成され、良否判定装置４において正
常な出力波形における測定時間との差をとってこの差の
大小によってＤＡ変換器の良否を判定する。
ける検査コストを低減し、安定した測定を行うことがで
きるようにする。 【構成】 検査装置１は、パルス幅変調方式ＤＡ変換器
５の立ち上がり時間または立ち下がり時間を測定する第
１の時間測定装置２と、パルス幅変調方式ＤＡ変換器５
にデジタル信号が入力した時点を基準とし出力信号が出
力されるまでの変換遅延時間を測定する第２の時間測定
装置３と、第１の時間測定装置２および第２の時間測定
装置３の測定結果からＤＡ変換器５の良否を判定する良
否判定装置４とで構成され、良否判定装置４において正
常な出力波形における測定時間との差をとってこの差の
大小によってＤＡ変換器の良否を判定する。
Description
【０００１】
【産業上の利用分野】この発明はパルス幅変調方式によ
るＤＡ変換器の良否判定を行なう検査装置に関するもの
である。
るＤＡ変換器の良否判定を行なう検査装置に関するもの
である。
【０００２】
【従来の技術】従来、パルス幅変調方式ＤＡ変換器の検
査装置には、全高調波歪率や信号雑音比などのアナログ
特性を測定して良否を行う装置がある。図５は、従来の
検査装置１０を用いて検査を行う場合のシステム構成を
示す図ブロックで、同図において、５はパルス幅変調方
式ＤＡ変換器、８，９は切り換えスイッチ、７は汎用デ
ジタルテスター、１４はローパスフィルター等の周辺ア
ナログ回路、６はクロック発生装置である。検査装置１
０はＡＤ変換装置１１、デジタル信号処理装置１２、良
否判定装置１３で構成されている。
査装置には、全高調波歪率や信号雑音比などのアナログ
特性を測定して良否を行う装置がある。図５は、従来の
検査装置１０を用いて検査を行う場合のシステム構成を
示す図ブロックで、同図において、５はパルス幅変調方
式ＤＡ変換器、８，９は切り換えスイッチ、７は汎用デ
ジタルテスター、１４はローパスフィルター等の周辺ア
ナログ回路、６はクロック発生装置である。検査装置１
０はＡＤ変換装置１１、デジタル信号処理装置１２、良
否判定装置１３で構成されている。
【０００３】図６は、パルス幅変調方式ＤＡ変換器５に
おけるパルス幅変調回路２０の入出力端子を示す図で、
２１はクロック入力端子、２２はデジタル信号入力端
子、２３は出力端子である。上記システム構成における
良否判定について説明する。パルス幅変調回路２０は、
クロック発生装置６のクロックがクロック入力端子２１
に入力することによって駆動され、デジタル信号入力端
子２２から入力されたデジタル信号をデジタル値に対応
するパルス幅に変調して出力端子２３に出力する。この
出力信号は、切り換えスウィッチ８により汎用デジタル
テスター７に取り込まれＤＣ特性評価および期待値判定
等が行われ、デジタル的な良否判定が行われる。
おけるパルス幅変調回路２０の入出力端子を示す図で、
２１はクロック入力端子、２２はデジタル信号入力端
子、２３は出力端子である。上記システム構成における
良否判定について説明する。パルス幅変調回路２０は、
クロック発生装置６のクロックがクロック入力端子２１
に入力することによって駆動され、デジタル信号入力端
子２２から入力されたデジタル信号をデジタル値に対応
するパルス幅に変調して出力端子２３に出力する。この
出力信号は、切り換えスウィッチ８により汎用デジタル
テスター７に取り込まれＤＣ特性評価および期待値判定
等が行われ、デジタル的な良否判定が行われる。
【０００４】また、この出力信号は、切り換えスウィッ
チ９により周辺アナログ回路１４によって積分すること
によりアナログ信号に変換され、ＡＤ変換装置１１に取
り込まれてデジタル信号として出力される。この出力信
号をデジタル信号処理装置１２に取り込み、演算を行う
ことによって全高調波歪率や信号雑音比等のアナログ特
性を求め、その結果に基づき良否判定装置１３によって
良否判定が行われる。
チ９により周辺アナログ回路１４によって積分すること
によりアナログ信号に変換され、ＡＤ変換装置１１に取
り込まれてデジタル信号として出力される。この出力信
号をデジタル信号処理装置１２に取り込み、演算を行う
ことによって全高調波歪率や信号雑音比等のアナログ特
性を求め、その結果に基づき良否判定装置１３によって
良否判定が行われる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の検査装置では、高精度の測定結果を得るために高価
なＡＤ変換装置１７が必要であることや、各種アナログ
特性を算出するのに時間がかかり検査コストが増大する
とともに、アナログ信号への変換を行うために安定した
測定を行うことが困難であるという問題点があった。
来の検査装置では、高精度の測定結果を得るために高価
なＡＤ変換装置１７が必要であることや、各種アナログ
特性を算出するのに時間がかかり検査コストが増大する
とともに、アナログ信号への変換を行うために安定した
測定を行うことが困難であるという問題点があった。
【０００６】したがって、この発明の目的は、検査コス
トを低減し、安定した測定を行うことができる検査装置
を提供することである。
トを低減し、安定した測定を行うことができる検査装置
を提供することである。
【０００７】
【課題を解決するための手段】この発明の検査装置は、
上記課題を解決するために、パルス幅変調方式ＤＡ変換
器から出力される出力信号の立ち上がり時間または立ち
下がり時間を測定する第１の時間測定手段と、ＤＡ変換
器にデジタル信号が入力した時点を基準時間として出力
信号が出力されるまでの変換遅延時間を測定する第２の
時間測定手段と、第１および第２の時間測定手段の測定
結果からＤＡ変換器の良否を判定する良否判定手段とを
備えている。
上記課題を解決するために、パルス幅変調方式ＤＡ変換
器から出力される出力信号の立ち上がり時間または立ち
下がり時間を測定する第１の時間測定手段と、ＤＡ変換
器にデジタル信号が入力した時点を基準時間として出力
信号が出力されるまでの変換遅延時間を測定する第２の
時間測定手段と、第１および第２の時間測定手段の測定
結果からＤＡ変換器の良否を判定する良否判定手段とを
備えている。
【０００８】
【作用】この発明の構成によれば、第１および第２の時
間測定手段によってパルス幅変調方式ＤＡ変換器から出
力される出力信号の立ち上がり時間または立ち下がり時
間と変換遅延時間とが測定される。判定手段ではこれら
の測定時間と正常な出力波形における測定時間との差を
とってこの差の大小によってＤＡ変換器の良否が判定さ
れる。このように時間測定手段を用いて良否判定を行う
ので、ＡＤ変換装置やデジタル信号処理装置を用いる場
合と比較して安価であり、測定に時間がかからないた
め、検査コストを低減できる。また、デジタル信号のみ
を扱うため、より安定な検査を行うことができる。
間測定手段によってパルス幅変調方式ＤＡ変換器から出
力される出力信号の立ち上がり時間または立ち下がり時
間と変換遅延時間とが測定される。判定手段ではこれら
の測定時間と正常な出力波形における測定時間との差を
とってこの差の大小によってＤＡ変換器の良否が判定さ
れる。このように時間測定手段を用いて良否判定を行う
ので、ＡＤ変換装置やデジタル信号処理装置を用いる場
合と比較して安価であり、測定に時間がかからないた
め、検査コストを低減できる。また、デジタル信号のみ
を扱うため、より安定な検査を行うことができる。
【０００９】
【実施例】以下、この発明の実施例を図面を参照しなが
ら説明する。図１は、この発明の実施例である検査装置
１を用いて検査を行う場合のシステム構成を示すブロッ
ク図で、同図において、従来例を示す図５と同符号は同
じものを示す。実施例にかかる検査装置１は、図２に示
すように、パルス幅変調方式ＤＡ変換器５の立ち上がり
時間または立ち下がり時間を測定する第１の時間測定装
置２と、ＤＡ変換器５にデジタル信号が入力した時点を
基準とし出力信号が出力されるまでの変換遅延時間を測
定する第２の時間測定装置３と、第１の時間測定装置２
および第２の時間測定装置３の測定結果からＤＡ変換器
５の良否を判定する良否判定装置４とで構成されてい
る。
ら説明する。図１は、この発明の実施例である検査装置
１を用いて検査を行う場合のシステム構成を示すブロッ
ク図で、同図において、従来例を示す図５と同符号は同
じものを示す。実施例にかかる検査装置１は、図２に示
すように、パルス幅変調方式ＤＡ変換器５の立ち上がり
時間または立ち下がり時間を測定する第１の時間測定装
置２と、ＤＡ変換器５にデジタル信号が入力した時点を
基準とし出力信号が出力されるまでの変換遅延時間を測
定する第２の時間測定装置３と、第１の時間測定装置２
および第２の時間測定装置３の測定結果からＤＡ変換器
５の良否を判定する良否判定装置４とで構成されてい
る。
【００１０】以上のように構成された検査システムの動
作を説明する。まず、従来例と同様に、クロック発生装
置６のクロックによりパルス幅変調方式ＤＡ変換器５の
パルス幅変調回路２０を駆動し、パルス幅変調回路２０
の出力端子２３から出力される出力信号をスウィッチ８
により汎用デジタルテスター７に取り込み、ＤＣ特性評
価および期待値判定等を行い、デジタル的な良否判定を
行う。ここまでは従来例と同様である。
作を説明する。まず、従来例と同様に、クロック発生装
置６のクロックによりパルス幅変調方式ＤＡ変換器５の
パルス幅変調回路２０を駆動し、パルス幅変調回路２０
の出力端子２３から出力される出力信号をスウィッチ８
により汎用デジタルテスター７に取り込み、ＤＣ特性評
価および期待値判定等を行い、デジタル的な良否判定を
行う。ここまでは従来例と同様である。
【００１１】次に、パルス幅変調回路２０の出力端子２
３の出力信号をスウィッチ９により実施例の検査装置１
に取り込みアナログ的な良否判定を行う。まず、パルス
幅変調回路２０の出力端子２３からの出力信号を、第１
の時間測定装置２に取り込み、出力信号の立ち上がり時
間時間を測定する。この測定と同時に、第２の時間測定
装置３にクロック発生装置６によって発生させたクロッ
クを基準時間信号として取り込み、パルス幅変調回路２
０の出力端子２３の出力信号が出力されるまでの基準時
間からの遅延時間を測定する。良否判定装置４では、こ
れら測定された立ち上がり時間時間および変換遅延時間
と正常な出力波形における測定時間との差をとってこの
差の大小によってＤＡ変換器５の良否が判定される。
３の出力信号をスウィッチ９により実施例の検査装置１
に取り込みアナログ的な良否判定を行う。まず、パルス
幅変調回路２０の出力端子２３からの出力信号を、第１
の時間測定装置２に取り込み、出力信号の立ち上がり時
間時間を測定する。この測定と同時に、第２の時間測定
装置３にクロック発生装置６によって発生させたクロッ
クを基準時間信号として取り込み、パルス幅変調回路２
０の出力端子２３の出力信号が出力されるまでの基準時
間からの遅延時間を測定する。良否判定装置４では、こ
れら測定された立ち上がり時間時間および変換遅延時間
と正常な出力波形における測定時間との差をとってこの
差の大小によってＤＡ変換器５の良否が判定される。
【００１２】図３は、パルス幅変調回路２０の出力端子
２３から出力される出力信号の、正常出力波形と異常出
力波形を示す比較図である。図３において、２４は正常
出力波形、２５は異常出力波形、Ｔ1 は正常出力波形２
４の立ち上がり時間、Ｔ2 は異常出力波形２５の立ち上
がり時間を示す。パルス幅変調方式ＤＡ変換器５は、通
常のパルス幅変調回路の出力端子を有しており、その出
力信号の立ち上がり時間に通常より長いものがふくまれ
ている場合にはアナログ特性が劣化する。このことか
ら、正常出力波形２４の立ち上がり時間Ｔ1 と異常出力
波形２５の立ち上がり時間Ｔ2 との差から良否判定装置
３によって良否判定が行われる。
２３から出力される出力信号の、正常出力波形と異常出
力波形を示す比較図である。図３において、２４は正常
出力波形、２５は異常出力波形、Ｔ1 は正常出力波形２
４の立ち上がり時間、Ｔ2 は異常出力波形２５の立ち上
がり時間を示す。パルス幅変調方式ＤＡ変換器５は、通
常のパルス幅変調回路の出力端子を有しており、その出
力信号の立ち上がり時間に通常より長いものがふくまれ
ている場合にはアナログ特性が劣化する。このことか
ら、正常出力波形２４の立ち上がり時間Ｔ1 と異常出力
波形２５の立ち上がり時間Ｔ2 との差から良否判定装置
３によって良否判定が行われる。
【００１３】また、図４（ａ）（ｂ）は複数のパルス幅
変調回路の出力端子の出力信号について、正常出力波形
と異常出力波形を示す比較図である。２６、２７は正常
出力波形を示し、２本の出力信号の基準時間からの遅延
時間は、ほぼ同等である。一方、３０、３１の異常出力
波形の場合は、２本の出力信号の基準時間からの遅延時
間には差がある。この差によって、パルス幅変調方式Ｄ
Ａ変換器のアナログ特性が劣化することから、良否判定
装置４によって良否判定が行われる。
変調回路の出力端子の出力信号について、正常出力波形
と異常出力波形を示す比較図である。２６、２７は正常
出力波形を示し、２本の出力信号の基準時間からの遅延
時間は、ほぼ同等である。一方、３０、３１の異常出力
波形の場合は、２本の出力信号の基準時間からの遅延時
間には差がある。この差によって、パルス幅変調方式Ｄ
Ａ変換器のアナログ特性が劣化することから、良否判定
装置４によって良否判定が行われる。
【００１４】このように上記した実施例装置では、時間
測定手段を用いて良否判定を行うので、従来のようにＡ
Ｄ変換装置やデジタル信号処理装置を用いる場合と比較
して安価であり、測定に時間がかからないため、検査コ
ストを低減することができる。また、デジタル信号のみ
を扱うため、より安定な検査を行うことができる。上記
実施例における良否の判定は、出力信号の立ち上がりを
捉えて行ったが、出力信号の立ち下がりについても全く
同様に行うことができる。
測定手段を用いて良否判定を行うので、従来のようにＡ
Ｄ変換装置やデジタル信号処理装置を用いる場合と比較
して安価であり、測定に時間がかからないため、検査コ
ストを低減することができる。また、デジタル信号のみ
を扱うため、より安定な検査を行うことができる。上記
実施例における良否の判定は、出力信号の立ち上がりを
捉えて行ったが、出力信号の立ち下がりについても全く
同様に行うことができる。
【００１５】
【発明の効果】この発明の検査装置は、時間測定手段を
用い、パルス幅変調方式ＤＡ変換器から出力される出力
信号の立ち上がり時間または立ち下がり時間と変換遅延
時間とを測定してＤＡ変換器の良否を判定するようにし
ているので、ＡＤ変換装置やデジタル信号処理装置を用
いる場合と比較して安価であり、測定に時間がかからな
いため、検査コストの低減を図ることができる。また、
デジタル信号のみを扱うので、より安定した検査を行う
ことができる。
用い、パルス幅変調方式ＤＡ変換器から出力される出力
信号の立ち上がり時間または立ち下がり時間と変換遅延
時間とを測定してＤＡ変換器の良否を判定するようにし
ているので、ＡＤ変換装置やデジタル信号処理装置を用
いる場合と比較して安価であり、測定に時間がかからな
いため、検査コストの低減を図ることができる。また、
デジタル信号のみを扱うので、より安定した検査を行う
ことができる。
【図１】この発明の実施例である検査装置を用いて検査
を行う場合のシステム構成を示すブロック図である。
を行う場合のシステム構成を示すブロック図である。
【図２】実施例である検査装置の構成を示すブロック図
である。
である。
【図３】パルス幅変調回路の出力信号の正常出力波形と
異常出力波形を示す比較図である。
異常出力波形を示す比較図である。
【図４】複数のパルス幅変調回路の出力信号について正
常出力波形と異常出力波形を示す比較図である。
常出力波形と異常出力波形を示す比較図である。
【図５】従来例の検査装置を用いて検査を行う場合のシ
ステム構成を示すブロック図である。
ステム構成を示すブロック図である。
【図６】パルス幅変調回路の構成を示す図である。
１ 検査装置 ２ 第１の時間測定装置 ３ 第２の時間測定装置 ４ 良否判定装置 ５ パルス幅変調方式ＤＡ変換器 ６ クロック発生装置 ７ 汎用ディジタルテスター ８，９ 切り換えスイッチ
Claims (1)
- 【請求項１】 パルス幅変調方式ＤＡ変換器から出力さ
れる出力信号の立ち上がり時間または立ち下がり時間を
測定する第１の時間測定手段と、前記ＤＡ変換器にデジ
タル信号が入力した時点を基準時間として出力信号が出
力されるまでの変換遅延時間を測定する第２の時間測定
手段と、前記第１および第２の時間測定手段の測定結果
と正常な出力波形における測定時間との差をとって前記
ＤＡ変換器の良否を判定する判定手段を備えた検査装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198192A JPH0645941A (ja) | 1992-07-24 | 1992-07-24 | 検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198192A JPH0645941A (ja) | 1992-07-24 | 1992-07-24 | 検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645941A true JPH0645941A (ja) | 1994-02-18 |
Family
ID=16387006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4198192A Pending JPH0645941A (ja) | 1992-07-24 | 1992-07-24 | 検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645941A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10231768B2 (en) | 2003-05-30 | 2019-03-19 | DePuy Synthes Products, Inc. | Methods for implanting bone plates |
| US10335211B2 (en) | 2004-01-26 | 2019-07-02 | DePuy Synthes Products, Inc. | Highly-versatile variable-angle bone plate system |
| US10342586B2 (en) | 2003-08-26 | 2019-07-09 | DePuy Synthes Products, Inc. | Bone plate |
| US10624686B2 (en) | 2016-09-08 | 2020-04-21 | DePuy Synthes Products, Inc. | Variable angel bone plate |
| US10772665B2 (en) | 2018-03-29 | 2020-09-15 | DePuy Synthes Products, Inc. | Locking structures for affixing bone anchors to a bone plate, and related systems and methods |
| US10820930B2 (en) | 2016-09-08 | 2020-11-03 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US10905476B2 (en) | 2016-09-08 | 2021-02-02 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US10925651B2 (en) | 2018-12-21 | 2021-02-23 | DePuy Synthes Products, Inc. | Implant having locking holes with collection cavity for shavings |
| CN112824983A (zh) * | 2019-11-20 | 2021-05-21 | 圣邦微电子（北京）股份有限公司 | 时间测量电路、时间测量芯片及时间测量装置 |
| US11013541B2 (en) | 2018-04-30 | 2021-05-25 | DePuy Synthes Products, Inc. | Threaded locking structures for affixing bone anchors to a bone plate, and related systems and methods |
| US11026727B2 (en) | 2018-03-20 | 2021-06-08 | DePuy Synthes Products, Inc. | Bone plate with form-fitting variable-angle locking hole |
| US11259851B2 (en) | 2003-08-26 | 2022-03-01 | DePuy Synthes Products, Inc. | Bone plate |
| US11291484B2 (en) | 2004-01-26 | 2022-04-05 | DePuy Synthes Products, Inc. | Highly-versatile variable-angle bone plate system |
-
1992
- 1992-07-24 JP JP4198192A patent/JPH0645941A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10231768B2 (en) | 2003-05-30 | 2019-03-19 | DePuy Synthes Products, Inc. | Methods for implanting bone plates |
| US10342586B2 (en) | 2003-08-26 | 2019-07-09 | DePuy Synthes Products, Inc. | Bone plate |
| US11259851B2 (en) | 2003-08-26 | 2022-03-01 | DePuy Synthes Products, Inc. | Bone plate |
| US10335211B2 (en) | 2004-01-26 | 2019-07-02 | DePuy Synthes Products, Inc. | Highly-versatile variable-angle bone plate system |
| US11291484B2 (en) | 2004-01-26 | 2022-04-05 | DePuy Synthes Products, Inc. | Highly-versatile variable-angle bone plate system |
| US10905476B2 (en) | 2016-09-08 | 2021-02-02 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US10820930B2 (en) | 2016-09-08 | 2020-11-03 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US10624686B2 (en) | 2016-09-08 | 2020-04-21 | DePuy Synthes Products, Inc. | Variable angel bone plate |
| US11529176B2 (en) | 2016-09-08 | 2022-12-20 | DePuy Synthes Products, Inc. | Variable angle bone plate |
| US11026727B2 (en) | 2018-03-20 | 2021-06-08 | DePuy Synthes Products, Inc. | Bone plate with form-fitting variable-angle locking hole |
| US10772665B2 (en) | 2018-03-29 | 2020-09-15 | DePuy Synthes Products, Inc. | Locking structures for affixing bone anchors to a bone plate, and related systems and methods |
| US11013541B2 (en) | 2018-04-30 | 2021-05-25 | DePuy Synthes Products, Inc. | Threaded locking structures for affixing bone anchors to a bone plate, and related systems and methods |
| US10925651B2 (en) | 2018-12-21 | 2021-02-23 | DePuy Synthes Products, Inc. | Implant having locking holes with collection cavity for shavings |
| CN112824983A (zh) * | 2019-11-20 | 2021-05-21 | 圣邦微电子（北京）股份有限公司 | 时间测量电路、时间测量芯片及时间测量装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645941A (ja) | 検査装置 | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| AU601626B2 (en) | Digital protective relay | |
| US7526701B2 (en) | Method and apparatus for measuring group delay of a device under test | |
| EP0431560A2 (en) | AC evaluation equipment for an IC tester | |
| JP3139803B2 (ja) | インパルス応答測定装置 | |
| JP3554767B2 (ja) | 半導体テスト装置 | |
| JP2003066120A (ja) | 検査装置および検査方法 | |
| JP2000055953A (ja) | 回路素子の測定装置 | |
| JPH07260855A (ja) | 雑音計測方法と装置およびこれを用いる雑音低減方法 | |
| JPH0915266A (ja) | 測定装置 | |
| JPH0127375B2 (ja) | ||
| JP2592012Y2 (ja) | ネットワークアナライザの出力切換回路 | |
| JP3708261B2 (ja) | 映像判定装置 | |
| JPS60173482A (ja) | 異常波形検査装置 | |
| JPH1127149A (ja) | Ｐｗｍ方式ｄ／ａコンバータの検査方法 | |
| JP2000147072A (ja) | デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 | |
| JP2001099898A (ja) | Ａ／ｄおよびｄ／ａコンバータのテスト回路 | |
| JP2882413B2 (ja) | 平均値の高速良否判定装置 | |
| JPH06249921A (ja) | ミックスドシグナルｉｃテスタ | |
| JPH0572262A (ja) | 半導体デバイスの検査方法 | |
| JPH04299269A (ja) | 広帯域実効値測定装置 | |
| JPH06258402A (ja) | テスト回路内蔵集積回路 | |
| JP2000019229A (ja) | ミックスドシグナルｉｃ試験装置 | |
| JPH0555086U (ja) | Ｌｓｉテスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |