JP2000147072A - デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 - Google Patents
デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法Info
- Publication number
- JP2000147072A JP2000147072A JP10313421A JP31342198A JP2000147072A JP 2000147072 A JP2000147072 A JP 2000147072A JP 10313421 A JP10313421 A JP 10313421A JP 31342198 A JP31342198 A JP 31342198A JP 2000147072 A JP2000147072 A JP 2000147072A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- signal
- mixed
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 テストにかかるコストと時間を低減する。
【解決手段】 デジタル信号出力とアナログ信号出力と
を行うデジタル・アナログ混在ＩＣの検査装置におい
て、入力端子に入力される信号と基準値とを比較する比
較手段２４と、比較手段による比較結果に基づいて信号
の良否判定を行う判定手段２５とを備え、デジタル・ア
ナログ混在ＩＣ１からのデジタル信号出力は比較手段の
入力端子に直接入力し、デジタル・アナログ混在ＩＣか
らのアナログ信号出力は相関二重サンプリング手段２を
介して比較手段の入力端子に入力してなる。
を行うデジタル・アナログ混在ＩＣの検査装置におい
て、入力端子に入力される信号と基準値とを比較する比
較手段２４と、比較手段による比較結果に基づいて信号
の良否判定を行う判定手段２５とを備え、デジタル・ア
ナログ混在ＩＣ１からのデジタル信号出力は比較手段の
入力端子に直接入力し、デジタル・アナログ混在ＩＣか
らのアナログ信号出力は相関二重サンプリング手段２を
介して比較手段の入力端子に入力してなる。
Description
【０００１】
【発明の属する技術分野】本発明はデジタル・アナログ
混在ＩＣの検査装置およびその検査方法に関する。
混在ＩＣの検査装置およびその検査方法に関する。
【０００２】
【従来の技術】ＩＣ部品の検査を行うためには、被検査
部品（ＤＵＴ）に対して所定の信号を入力し、その際に
ＤＵＴより出力される信号を期待値と比較する。特にデ
ジタル／アナログ混在ＩＣの場合には、デジタル・コン
パレータによるデジタル出力検査とＡ／Ｄコンバータに
よるアナログ出力検査の両方を行うことが求められる。
これを実現するために従来は、デジタルＩＣテスターと
アナログＩＣテスターの二つの装置で検査を行うか、あ
るいは大規模なデジタル／アナログ混在ＩＣテスターを
使用して検査を行っていた。
部品（ＤＵＴ）に対して所定の信号を入力し、その際に
ＤＵＴより出力される信号を期待値と比較する。特にデ
ジタル／アナログ混在ＩＣの場合には、デジタル・コン
パレータによるデジタル出力検査とＡ／Ｄコンバータに
よるアナログ出力検査の両方を行うことが求められる。
これを実現するために従来は、デジタルＩＣテスターと
アナログＩＣテスターの二つの装置で検査を行うか、あ
るいは大規模なデジタル／アナログ混在ＩＣテスターを
使用して検査を行っていた。
【０００３】図３は、従来より行われているデジタル／
アナログ混在ＩＣテスター１０１による検査装置の概略
的構成図を示している。デジタル信号発生装置２６によ
り被検査ＩＣ１に検査用のデジタル信号６を入力し、そ
の際に出力されるアナログ信号７をＡ／Ｄコンバータ２
１によって数値化した後にキャプチャーメモリ２２に蓄
える。その後、演算用プロセッサ２３がキャプチャーメ
モリ２２に蓄えられたデータの演算を行うことによっ
て、被検査ＩＣ１のアナログ出力特性の評価に必要なパ
ラメータを算出し、良否判定を行う。さらに、被検査Ｉ
Ｃ１のデジタル出力信号８についても、コンパレータ２
４によって‘０’または‘１’にデジタル化した後に、
デジタル信号判定装置２５によって良品として期待され
る値と比較を行い、良否判定を行う。
アナログ混在ＩＣテスター１０１による検査装置の概略
的構成図を示している。デジタル信号発生装置２６によ
り被検査ＩＣ１に検査用のデジタル信号６を入力し、そ
の際に出力されるアナログ信号７をＡ／Ｄコンバータ２
１によって数値化した後にキャプチャーメモリ２２に蓄
える。その後、演算用プロセッサ２３がキャプチャーメ
モリ２２に蓄えられたデータの演算を行うことによっ
て、被検査ＩＣ１のアナログ出力特性の評価に必要なパ
ラメータを算出し、良否判定を行う。さらに、被検査Ｉ
Ｃ１のデジタル出力信号８についても、コンパレータ２
４によって‘０’または‘１’にデジタル化した後に、
デジタル信号判定装置２５によって良品として期待され
る値と比較を行い、良否判定を行う。
【０００４】この様に従来の技術では、デジタル出力、
アナログ出力それぞれ別々のユニットを使用して検査す
ることによって、デジログ／アナログ混在ＩＣの検査を
実現している。
アナログ出力それぞれ別々のユニットを使用して検査す
ることによって、デジログ／アナログ混在ＩＣの検査を
実現している。
【０００５】
【発明が解決しようとする課題】上記従来例は、数多い
種類のデジタル／アナログ混在ＩＣ部品の検査に適用が
可能である。しかしながら、アナログ出力ポート内蔵の
マイコンＩＣやグラフィックコントローラＩＣ等にみら
れる様に、デジタル信号端子がその大部分を占める中に
少数のアナログ信号端子を組み込んだＩＣが近年増加し
ており、その様なＩＣを検査するにあたっては、以下の
様な課題があった。
種類のデジタル／アナログ混在ＩＣ部品の検査に適用が
可能である。しかしながら、アナログ出力ポート内蔵の
マイコンＩＣやグラフィックコントローラＩＣ等にみら
れる様に、デジタル信号端子がその大部分を占める中に
少数のアナログ信号端子を組み込んだＩＣが近年増加し
ており、その様なＩＣを検査するにあたっては、以下の
様な課題があった。
【０００６】（１） 検査装置として、アナログ出力検
査のためにキャプチャー・メモリや演算用プロセッサを
備えた大規模なデジタル／アナログ混在ＩＣテスターを
使用する必要があるため、検査に要するコストが高くな
ってしまう。
査のためにキャプチャー・メモリや演算用プロセッサを
備えた大規模なデジタル／アナログ混在ＩＣテスターを
使用する必要があるため、検査に要するコストが高くな
ってしまう。
【０００７】（２） アナログ出力信号の良否判定を行
う際に、プロセッサによる演算を行う必要があるため、
検査にかかる時間が長くなってしまう。
う際に、プロセッサによる演算を行う必要があるため、
検査にかかる時間が長くなってしまう。
【０００８】本発明の目的は、デジタル入出力端子及び
アナログ出力端子を備えたＩＣ部品に対して、アナログ
測定ユニットを使用しない一般的なデジタルＩＣテスタ
ーによるテストを実現することによって、テストにかか
るコストと時間を低減することにある。
アナログ出力端子を備えたＩＣ部品に対して、アナログ
測定ユニットを使用しない一般的なデジタルＩＣテスタ
ーによるテストを実現することによって、テストにかか
るコストと時間を低減することにある。
【０００９】
【課題を解決するための手段】本発明のデジタル・アナ
ログ混在ＩＣの検査装置は、デジタル信号出力とアナロ
グ信号出力とを行うデジタル・アナログ混在ＩＣの検査
装置において、入力端子に入力される信号と基準値とを
比較する比較手段と、該比較手段による比較結果に基づ
いて該信号の良否判定を行う判定手段とを備え、デジタ
ル・アナログ混在ＩＣからのデジタル信号出力は前記比
較手段の入力端子に直接入力し、該デジタル・アナログ
混在ＩＣからのアナログ信号出力は相関二重サンプリン
グ手段を介して前記比較手段の入力端子に入力してなる
ことを特徴とする。
ログ混在ＩＣの検査装置は、デジタル信号出力とアナロ
グ信号出力とを行うデジタル・アナログ混在ＩＣの検査
装置において、入力端子に入力される信号と基準値とを
比較する比較手段と、該比較手段による比較結果に基づ
いて該信号の良否判定を行う判定手段とを備え、デジタ
ル・アナログ混在ＩＣからのデジタル信号出力は前記比
較手段の入力端子に直接入力し、該デジタル・アナログ
混在ＩＣからのアナログ信号出力は相関二重サンプリン
グ手段を介して前記比較手段の入力端子に入力してなる
ことを特徴とする。
【００１０】本発明のデジタル・アナログ混在ＩＣの検
査方法は、デジタル信号出力とアナログ信号出力とを行
うデジタル・アナログ混在ＩＣの検査方法において、前
記デジタル・アナログ混在ＩＣからのアナログ信号出力
の変化前と変化後との間の変化値を検出し、この変化値
と基準値を比較し、この比較結果に基づいてアナログ信
号の良否判定を行うことを特徴とする。
査方法は、デジタル信号出力とアナログ信号出力とを行
うデジタル・アナログ混在ＩＣの検査方法において、前
記デジタル・アナログ混在ＩＣからのアナログ信号出力
の変化前と変化後との間の変化値を検出し、この変化値
と基準値を比較し、この比較結果に基づいてアナログ信
号の良否判定を行うことを特徴とする。
【００１１】上記本発明は、デジタル信号出力／アナロ
グ信号出力を併せ持った被検査ＩＣのアナログ信号出力
を相関二重サンプリング手段に入力し、比較手段で、相
関二重サンプリング手段からの出力と基準値とを比較す
ることで、種々の入力信号に対応して被検査ＩＣのアナ
ログ信号出力より出力される電圧値の変化幅が、基準値
以内の値であるかどうかを検査することを可能とし、Ｉ
Ｃ部品の良否判定を行うものである。
グ信号出力を併せ持った被検査ＩＣのアナログ信号出力
を相関二重サンプリング手段に入力し、比較手段で、相
関二重サンプリング手段からの出力と基準値とを比較す
ることで、種々の入力信号に対応して被検査ＩＣのアナ
ログ信号出力より出力される電圧値の変化幅が、基準値
以内の値であるかどうかを検査することを可能とし、Ｉ
Ｃ部品の良否判定を行うものである。
【００１２】本発明ではデジタル信号出力の検査を行う
比較手段、判定手段を用いてアナログ信号出力の検査を
行うことができるので、キャプチャー・メモリ、演算用
プロセッサ等が不要となって、装置の構成が簡易化さ
れ、検査にかかる時間も短縮される。
比較手段、判定手段を用いてアナログ信号出力の検査を
行うことができるので、キャプチャー・メモリ、演算用
プロセッサ等が不要となって、装置の構成が簡易化さ
れ、検査にかかる時間も短縮される。
【００１３】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。
詳細に説明する。
【００１４】図１は、本発明によるデジタル／アナログ
混在ＩＣの検査装置を示す概略的構成図である。なお、
図３の構成部材と同一構成部材については同一符号を付
する。
混在ＩＣの検査装置を示す概略的構成図である。なお、
図３の構成部材と同一構成部材については同一符号を付
する。
【００１５】被検査ＩＣ１としては、例えばＤＡＣ内蔵
型グラフィックコントローラＩＣの様に、デジタル入力
信号に応じて段階的に変化する電圧値のアナログ信号を
出力する端子を内蔵したデジタル／アナログ混在ＩＣを
想定する。この被測定ＩＣ１の良否を判定するために
は、様々に変化するデジタル入力信号６に対応して、デ
ジタル出力信号８が期待値通りであることを確認すると
共に、アナログ出力信号７の電圧変化値が規定の精度内
であることも確認することが求められる。
型グラフィックコントローラＩＣの様に、デジタル入力
信号に応じて段階的に変化する電圧値のアナログ信号を
出力する端子を内蔵したデジタル／アナログ混在ＩＣを
想定する。この被測定ＩＣ１の良否を判定するために
は、様々に変化するデジタル入力信号６に対応して、デ
ジタル出力信号８が期待値通りであることを確認すると
共に、アナログ出力信号７の電圧変化値が規定の精度内
であることも確認することが求められる。
【００１６】しかしながら、一般的なデジタルＩＣテス
ター１００では、被検査ＩＣ１の出力信号をコンパレー
タ２４によって‘１’または‘０’に２値化した上で期
待値（基準値）との判定を行うため、そのままではアナ
ログ出力信号７の電圧変化値を測定することができな
い。
ター１００では、被検査ＩＣ１の出力信号をコンパレー
タ２４によって‘１’または‘０’に２値化した上で期
待値（基準値）との判定を行うため、そのままではアナ
ログ出力信号７の電圧変化値を測定することができな
い。
【００１７】そこで本発明では、アナログ出力信号７と
コンパレータ２４との間に相関二重サンプラ２を挿入
し、デジタル入力信号６に同期したサンプリングクロッ
ク信号９によってサンプリングを行うことにより、入力
信号６の変化に対応したアナログ出力信号７の電圧変化
値をリアルタイムでコンパレータ２４により比較するこ
とを可能とした。コンパレータ２４によって‘０’また
は‘１’にデジタル化した後に、デジタル信号判定装置
２５によって良品として期待される値と比較を行い、良
否判定を行う。
コンパレータ２４との間に相関二重サンプラ２を挿入
し、デジタル入力信号６に同期したサンプリングクロッ
ク信号９によってサンプリングを行うことにより、入力
信号６の変化に対応したアナログ出力信号７の電圧変化
値をリアルタイムでコンパレータ２４により比較するこ
とを可能とした。コンパレータ２４によって‘０’また
は‘１’にデジタル化した後に、デジタル信号判定装置
２５によって良品として期待される値と比較を行い、良
否判定を行う。
【００１８】図２は上記システムによってＤ／Ａコンバ
ータの微分直線性精度をテストするための波形例を示す
波形図である。デジタル信号６は、Ｎ，Ｎ＋１，Ｎ＋
２，…の順に、アナログ出力信号７に段階的に高くなる
電圧を発生させる信号であり、この各段階でのアナログ
出力信号７の変化幅ΔＶｎ（ΔＶ1，ΔＶ2，ΔＶ3，Δ
Ｖ4，ΔＶ5，ΔＶ6，・・・）が常に規定範囲内の値に
収まっていることを確認することが、この検査の目的で
ある。そこで、アナログ出力信号７を相関二重サンプラ
で処理することにより、ＧＮＤレベルを基準とした電圧
値に変換する。相関二重サンプラとしては、特開平７−
１０７３９１号公報等に記載されているものを用いるこ
とができる。その構成及び機能は、図４、図５に示す通
り、サンプリングクロック９Ａの立ち上がり時とサンプ
リングクロック９Ｂの立ち上がり時の入力信号７の変化
値を、ＧＮＤレベルを基準として出力するものである。
したがって、図２に示す通り、被検査ＩＣのアナログ出
力（相関二重サンプラへの入力）信号７の変化時の直前
にサンプリングクロック信号９Ａの立ち上がりを、また
変化時の直後に９Ｂの立ち上がりを同期させることによ
り、相関二重サンプラの出力信号１０にアナログ信号７
の変化値ΔＶｎを発生させることが可能となり、これを
デジタルＩＣテスター１００の持つコンパレータ２４に
て規格値と比較することにより、被測定ＩＣのアナログ
出力信号７の電圧変化値の精度を検査することが可能と
なる。
ータの微分直線性精度をテストするための波形例を示す
波形図である。デジタル信号６は、Ｎ，Ｎ＋１，Ｎ＋
２，…の順に、アナログ出力信号７に段階的に高くなる
電圧を発生させる信号であり、この各段階でのアナログ
出力信号７の変化幅ΔＶｎ（ΔＶ1，ΔＶ2，ΔＶ3，Δ
Ｖ4，ΔＶ5，ΔＶ6，・・・）が常に規定範囲内の値に
収まっていることを確認することが、この検査の目的で
ある。そこで、アナログ出力信号７を相関二重サンプラ
で処理することにより、ＧＮＤレベルを基準とした電圧
値に変換する。相関二重サンプラとしては、特開平７−
１０７３９１号公報等に記載されているものを用いるこ
とができる。その構成及び機能は、図４、図５に示す通
り、サンプリングクロック９Ａの立ち上がり時とサンプ
リングクロック９Ｂの立ち上がり時の入力信号７の変化
値を、ＧＮＤレベルを基準として出力するものである。
したがって、図２に示す通り、被検査ＩＣのアナログ出
力（相関二重サンプラへの入力）信号７の変化時の直前
にサンプリングクロック信号９Ａの立ち上がりを、また
変化時の直後に９Ｂの立ち上がりを同期させることによ
り、相関二重サンプラの出力信号１０にアナログ信号７
の変化値ΔＶｎを発生させることが可能となり、これを
デジタルＩＣテスター１００の持つコンパレータ２４に
て規格値と比較することにより、被測定ＩＣのアナログ
出力信号７の電圧変化値の精度を検査することが可能と
なる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
デジタル／アナログ混在ＩＣの検査を行う際に、デジタ
ル出力端子のみならずアナログ出力端子の検査について
も、デジタルＩＣテスターのコンパレータ等の比較手段
を使用して行うことが可能となり、テストに要する時間
とコストを削減することができる。
デジタル／アナログ混在ＩＣの検査を行う際に、デジタ
ル出力端子のみならずアナログ出力端子の検査について
も、デジタルＩＣテスターのコンパレータ等の比較手段
を使用して行うことが可能となり、テストに要する時間
とコストを削減することができる。
【図１】本発明によるデジタル／アナログ混在ＩＣの検
査装置例を示す図である。
査装置例を示す図である。
【図２】本発明によるデジタル／アナログ混在ＩＣ検査
時の波形例を示す図である。
時の波形例を示す図である。
【図３】従来のデジタル／アナログ混在ＩＣの検査装置
例を示す図である。
例を示す図である。
【図４】相関二重サンプラの構成を示す図である。
【図５】相関二重サンプラの機能動作を示す図である。
１ 被検査ＩＣ ２ 相関二重サンプラ ６ 被検査ＩＣへのデジタル入力信号 ７ 被検査ＩＣの発生するアナログ信号 ８ 被検査ＩＣの発生するデジタル信号 ９Ａ，９Ｂ 相関二重サンプルのためのクロック信号 １０ 相関二重サンプラの出力信号 ２１ ＩＣテスターのＡ／Ｄコンバータ ２２ ＩＣテスターのキャプチャー・メモリ ２３ ＩＣテスターの演算・判定用プロセッサ ２４ ＩＣテスターのコンパレータ ２５ ＩＣテスターのデジタル信号判定装置 ２６ ＩＣテスターのデジタル信号発生装置 １００ デジタルＩＣテスター １０１ デジタル／アナログ混在ＩＣテスター
Claims (3)
- 【請求項１】 デジタル信号出力とアナログ信号出力と
を行うデジタル・アナログ混在ＩＣの検査装置におい
て、 入力端子に入力される信号と基準値とを比較する比較手
段と、該比較手段による比較結果に基づいて該信号の良
否判定を行う判定手段とを備え、 デジタル・アナログ混在ＩＣからのデジタル信号出力は
前記比較手段の入力端子に直接入力し、該デジタル・ア
ナログ混在ＩＣからのアナログ信号出力は相関二重サン
プリング手段を介して前記比較手段の入力端子に入力し
てなることを特徴とするデジタル・アナログ混在ＩＣの
検査装置。 - 【請求項２】 前記相関二重サンプリング手段は、前記
アナログ信号出力の変化前と変化後との間の変化値を出
力することを特徴とする請求項１に記載のデジタル・ア
ナログ混在ＩＣの検査装置。 - 【請求項３】 デジタル信号出力とアナログ信号出力と
を行うデジタル・アナログ混在ＩＣの検査方法におい
て、 前記デジタル・アナログ混在ＩＣからのアナログ信号出
力の変化前と変化後との間の変化値を検出し、この変化
値と基準値を比較し、この比較結果に基づいてアナログ
信号の良否判定を行うことを特徴とするデジタル・アナ
ログ混在ＩＣの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10313421A JP2000147072A (ja) | 1998-11-04 | 1998-11-04 | デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10313421A JP2000147072A (ja) | 1998-11-04 | 1998-11-04 | デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000147072A true JP2000147072A (ja) | 2000-05-26 |
Family
ID=18041102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10313421A Pending JP2000147072A (ja) | 1998-11-04 | 1998-11-04 | デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000147072A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847223B2 (en) | 2003-02-14 | 2005-01-25 | Wintest Corporation | Method and device for inspection active matrix substrate |
-
1998
- 1998-11-04 JP JP10313421A patent/JP2000147072A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6847223B2 (en) | 2003-02-14 | 2005-01-25 | Wintest Corporation | Method and device for inspection active matrix substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246248B1 (en) | Tester for detecting an abnormal quiescent power supply current in a device under test | |
| US5483170A (en) | Integrated circuit fault testing implementing voltage supply rail pulsing and corresponding instantaneous current response analysis | |
| JP2000147072A (ja) | デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP2962283B2 (ja) | 集積回路の故障検出方法及び故障検出装置 | |
| US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
| JPH09312569A (ja) | Ｄａコンバータ試験装置及びこの装置を用いた半導体試験装置 | |
| US6445207B1 (en) | IC tester and IC test method | |
| JP2002196051A (ja) | 半導体装置の動作試験装置および動作試験方法 | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| JPH102935A (ja) | Ｉｃ試験装置 | |
| JP4924231B2 (ja) | 半導体試験装置 | |
| JPH10112651A (ja) | ディジタルテスタを用いたｄ／ａ変換器の検査方法 | |
| JP2003207550A (ja) | 半導体集積回路の試験方法及び装置 | |
| JPS62294984A (ja) | 半導体検査装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JPH06249921A (ja) | ミックスドシグナルｉｃテスタ | |
| JPH10104323A (ja) | Ｉｃ試験装置及び該装置におけるパターン測定方法 | |
| KR20010111599A (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JP2000321323A (ja) | 半導体集積回路の検査装置及び検査方法 | |
| JPH03191880A (ja) | 半導体試験方法 | |
| JPH06167547A (ja) | マルチチャンネルオーディオ用ｌｓｉテスタ |