JP2000321323A - 半導体集積回路の検査装置及び検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路の種類に拘わらず、半導体集
積回路の出力電圧値を検査する。 【解決手段】 所定のパターンの電圧信号を複数の入力
端子に出力する出力手段と、複数の出力端子の出力電圧
の電圧値を測定する測定手段と、前記出力電圧が前記電
圧信号の前記パターンに対応したものであるか否かを判
定する判定手段とを備える半導体集積回路の検査装置に
おいて、アナログ信号である前記出力電圧をディジタル
信号に変換する変換手段と、前記ディジタル信号の電圧
値及び該電圧値の出力頻度を検出する検出手段とを備
え、前記ディジタル信号にかかる前記出力電圧の電圧値
及び前記出力頻度から複数の前記出力端子の前記出力電
圧の前記電圧値を測定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
検査装置及び検査方法に関する。

【０００２】

【従来の技術】従来、半導体集積回路の電気特性を検査
する検査装置として、ディジタル用のＬＳＩテスタが用
いられている。ＬＳＩテスタ及びそれを用いて半導体集
積回路の出力電圧を検査する方法について説明する。

【０００３】図３は、ＬＳＩテスタの内部構成図であ
る。図３に示すように、ＬＳＩテスタは、テスタ本体２
４と、ピンカード部２５とを備えている。なお、図３で
は、ピンカード部２５を１つしか示していないが、実際
には、テスタ本体２４に複数の被検査ピンと接続する複
数枚のピンカード部が存在する。テスタ本体２４は、ピ
ンカード部２５の動作を制御するものであって、ピンカ
ード部２５の各々の部材に接続されている。

【０００４】ピンカード部２５は、被検査ピン１６と接
続されるように構成されている。また、ピンカード部２
５は、後述するように、接続された被検査ピン１６が出
力ピン、入力ピンのいずれであっても半導体集積回路の
検査ができるように構成されている。

【０００５】つづいて、ピンカード部２５の構成につい
て説明する。ピンカード部２５は、シーケンサパターン
・メモリ等２３と、ドライバ１８と、コンパレータ１９
と、負荷２０と、ＤＣ測定ユニット２２と、リレー１７
及び２１とを備えている。

【０００６】シーケンサパターン・メモリ等２３は、接
続される被検査ピン１６が入力ピンである場合に、Ｈレ
ベル／Ｌレベルのシーケンサパターンを出力し、また、
Ｈレベル／Ｌレベルのパターンを記憶しており、このパ
ターンと接続される被検査ピン１６が出力ピンである場
合に、被検査ピン１６から出力される電圧信号とを比較
する。

【０００７】ドライバ１８は、被検査ピン１６が入力ピ
ンの場合に、Ｈレベル／Ｌレベルのシーケンサパターン
に応じた電圧信号を、リレー１７を介して被検査ピン１
６に出力する。コンパレータ１９は、所定のしきい値を
記憶する図示しないメモリを備えており、被検査ピン１
６が出力ピンの場合に、被検査ピン１６から出力される
電圧信号を、リレー１７を介して入力してそれとしきい
値とを比較して、比較結果をシーケンサパターン・メモ
リ等２３に出力する。

【０００８】負荷２０は、たとえば電流源であって、被
検査ピン１６が出力ピンの場合に、被検査ピン１６から
出力される電圧信号を、コンパレータ１９に所望の電圧
レベルにするものである。ＤＣ測定ユニット２２は、被
検査ピン１６が出力ピンの場合に、被検査ピン１６から
出力される電圧信号を、リレー２１を介して入力し、電
圧信号の電圧レベルを測定する。

【０００９】つぎに、図３の動作を説明する。まず、被
検査ピン１６が入力ピンの場合には、テスタ本体２４か
らシーケンサパターン・メモリ等２３と、ドライバ１８
と、リレー１７とに制御信号が出力される。すなわち、
被検査ピン１６が入力ピンの場合には、テスタ本体２４
と、シーケンサパターン・メモリ等２３と、ドライバ１
８と、リレー１７とが作動する。

【００１０】シーケンサパターン・メモリ等２３は、制
御信号に従って所定のシーケンサパターンを出力する。
ドライバ１８は、制御信号に従って図示しないメモリに
記憶している電圧信号の電圧レベルが変更、設定され
る。なお、電圧レベルは、半導体集積回路に対応したも
のである。リレー１７は、制御信号に従ってショートさ
れる。

【００１１】シーケンサパターン・メモリ等２３は、制
御信号に従ってＨレベル／Ｌレベルのシーケンサパター
ンを出力する。シーケンサパターンは、ドライバ１８に
入力される。ドライバ１８は、Ｈレベル／Ｌレベルに対
応した電圧レベルの電圧を、リレー１７を介して被検査
ピン１６に出力する。被検査ピン１６が入力ピンの場合
には、上記のように動作する。

【００１２】被検査ピン１６が出力ピンの場合には、テ
スタ本体２４からリレー１７及び２１と、コンパレータ
１９と、負荷２０と、ＤＣ測定ユニット２２と、シーケ
ンサパターン・メモリ等２３とに制御信号が出力され
る。すなわち、被検査ピン１６が出力ピンの場合には、
テスタ本体２４と、リレー１７及び２１と、コンパレー
タ１９と、負荷２０と、ＤＣ測定ユニット２２と、シー
ケンサパターン・メモリ等２３とが作動する。

【００１３】リレー１７及び２１は、制御信号に従って
ショートされる。リレー１７は、半導体集積回路の動作
を検査する期間、制御信号によりショートされている
が、リレー２１は、半導体集積回路の動作を検査する期
間のうち、被検査ピン１６から出力される電圧信号の電
圧レベルを測定する場合にのみショートされる。

【００１４】コンパレータ１９は、制御信号に従って図
示しないメモリに記憶しているしきい値が、変更、設定
される。なお、しきい値は、半導体集積回路の種類に対
応したものである。負荷２０は、制御信号に従って電流
源の電流値が、変更、設定される。なお、電流値は、半
導体集積回路の種類に対応したものである。

【００１５】ＤＣユニット２２は、制御信号に従って入
力される被検査ピン１６の出力信号の電圧レベルを測定
する。この場合、図示しない入力ピンから入力される電
圧信号は、一定の電圧レベルに固定して、出力電圧の電
圧レベルを一定にする。測定した電圧レベルは、テスタ
本体９に出力され、検査規格をもとに電圧レベルから半
導体集積回路の動作が正常であるか否かについて検査さ
れる。

【００１６】シーケンサパターン・メモリ等２３は、制
御信号に従ってコンパレータ１９から出力される比較値
とメモリに記憶している所定のパターンとを比較する。
比較した結果は、テスタ本体９に出力され、検査規格を
もとにこの比較値から半導体集積回路の動作が正常であ
るか否かについて検査される。

【００１７】

【発明が解決しようとする課題】しかし、半導体集積回
路には、動作周波数の速いものや特定の状態で動作を停
止できないものがある。このような半導体集積回路の出
力電圧の電圧レベルを検査する場合にあっては、電圧レ
ベルの測定に必要な期間中、出力される電圧信号の電圧
レベルを一定にすることができない。そのため、従来の
技術は、このような半導体集積回路の出力電圧の電圧レ
ベルを、精度よく測定することができない。したがっ
て、半導体集積回路の動作が正常であるか否かについて
検査することが困難である。

【００１８】また、半導体集積回路から出力される電圧
信号にノイズが多い場合、電圧信号の立ち上がり、立ち
下がりがなまっている場合、リンギングを起こしている
場合などには、半導体集積回路から出力される電圧信号
を、精度よく測定することができず、半導体集積回路の
動作が正常であるか否かについて検査することが困難で
ある。

【００１９】そこで、本発明は、半導体集積回路の種類
に拘わらず、半導体集積回路の出力電圧値を精度よく検
査することを課題とする。

【００２０】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、所定のパターンの電圧信号を複数の入力
端子に出力する出力手段と、複数の出力端子の出力電圧
の電圧値を測定する測定手段と、前記出力電圧が前記電
圧信号の前記パターンに対応したものであるか否かを判
定する判定手段とを備える半導体集積回路の検査装置に
おいて、アナログ信号である前記出力電圧をディジタル
信号に変換する変換手段と、前記ディジタル信号の電圧
値及び該電圧値の出力頻度を検出する検出手段とを備
え、前記ディジタル信号にかかる前記出力電圧の電圧値
及び前記出力頻度から複数の前記出力端子の前記出力電
圧の前記電圧値を測定する。

【００２１】また、本発明は、所定のパターンの電圧信
号を複数の入力端子に出力し、複数の出力端子の出力電
圧の電圧値を測定し、前記出力電圧が前記電圧信号の前
記パターンに対応したものであるか否かを判定する半導
体集積回路の検査方法において、アナログ信号である前
記出力電圧をディジタル信号に変換し、前記ディジタル
信号にかかる前記出力電圧の電圧値及び該電圧値の出力
頻度を検出し、前記ディジタル信号の電圧値及び前記出
力頻度から複数の前記出力端子の前記出力電圧の前記電
圧値を測定する。

【００２２】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して説明する。

【００２３】図１は、ＬＳＩテスタの内部構成図であ
る。なお、ピンカード部１４の構成は、図３に示したも
のと同様である。装置部１５は、テスタ本体９に接続さ
れており、Ａ／Ｄコンバータ１１と、メモリ１２と、演
算器１３とを備えている。また、装置部１５は、リレー
１０を介してピンカード部１４と接続されており、被検
査ピン１から出力される電圧信号が入力される。

【００２４】被検査ピン１から電圧信号が出力される
と、それがシーケンサパターン・メモリ等８などによっ
て、半導体集積回路に入力されるシーケンサパターンに
対応した出力パターンであるか否かということが判別さ
れる。その後、被検査ピン１から出力される電圧信号の
電圧レベルを、ＤＣ測定ユニット７側で測定する期間
中、一定にできる場合には、ＤＣ測定ユニット７などに
よって被検査ピン１から出力される電圧信号の電圧レベ
ルを測定する。

【００２５】なお、電圧信号の電圧レベルの検出をした
後に、電圧信号の出力がシーケンサパターンに対応した
出力パターンであるか否かということの判別をしてもよ
い。

【００２６】一方、被検査ピン１から出力される電圧信
号の電圧レベルを、ＤＣ測定ユニット７側で測定する期
間中、一定にできない場合には、テスタ本体９からリレ
ー１０及び装置部１５に制御信号が出力される。リレー
１０は、制御信号に従ってショートされる。これによっ
て、被検査ピン１から出力される電圧信号は、リレー１
０を介して装置部１５に入力される。

【００２７】Ａ／Ｄコンバータ１１は、制御信号に従っ
て、装置部１５に入力された電圧信号をディジタル信号
に変換する。ディジタル信号は、メモリ１２に出力され
記憶される。記憶されたディジタル信号は、演算器１３
へ出力される。演算器１３は、後述するような演算によ
って、ディジタル信号を処理して、再度メモリ１２に出
力する。メモリ１２は、処理後のディジタル信号も記憶
する。

【００２８】また、処理後のディジタル信号は、演算器
１３からテスタ本体９にも出力される。テスタ本体９
は、検査規格をもとに半導体集積回路の動作が正常であ
るか否かについて検査する。

【００２９】つぎに、図１の動作について説明する。な
お、ピンカード部１４の動作は図３に示したものと同様
である。被検査ピン１が出力ピンであって、これから出
力される電圧信号の電圧レベルを、ＤＣ測定ユニット７
側で測定する期間中、一定にできない場合には、テスタ
本体９からリレー１０及び装置部１５の各々の部材に制
御信号が出力される。

【００３０】リレー１０は、制御信号に従ってショート
される。これによって、被検査ピン１から出力される電
圧信号は、リレー１０を介して装置部１５に入力され
る。装置部１５は、制御信号に従ってたとえば、Ａ／Ｄ
コンバータ１１に半導体集積回路から出力される電圧信
号を入力する。

【００３１】図２（ａ）は、被検査ピン１から出力され
る電圧信号の波形を示す図である。本実施形態では、図
２（ａ）に示すように、被検査ピン１がたとえば３相ブ
ラシレスモータドライバＩＣの速度ディスクリミネータ
出力ピンとして、モータの回転数が基準信号と同期して
いないため、３値信号となるものとする。Ｖ１、Ｖ２、
Ｖ３は、計測する電圧値を示している。

【００３２】Ａ／Ｄコンバータ１１は、テスタ本体９か
ら出力される制御信号に従って、図２（ａ）に示す電圧
信号の波形を、ディジタル信号に変換する。ディジタル
信号は、メモリ１２に出力され、それに記憶される。記
憶されたディジタル信号は、演算器１３へ出力される。

【００３３】図２（ｂ）は、出力電圧の電圧レベル及び
その出力頻度を示すヒストグラムである。演算器１３
は、被検査ピン１から出力される電圧信号の電圧レベル
及びその出力頻度を算出する。このようにして、ディジ
タル信号を処理して、再度メモリ１２に出力する。メモ
リ１２は、記憶されているディジタル信号の他に、処理
後のディジタル信号も記憶する。

【００３４】なお、メモリ１２にディジタル信号などを
記憶させることは、必ずしも必要であるのではなく、迅
速に半導体集積回路の検査を行うような場合には、Ａ／
Ｄコンバータ１１によって変換されたディジタル信号
を、メモリ１２をスルーして演算器１３に入力し、演算
器１３によって、上記処理を行うこともできる。

【００３５】また、図２（ｂ）から電圧レベルのピーク
値及びその数量、すなわち、Ｖ１、Ｖ２、Ｖ３というピ
ーク値及びピーク値がＶ１、Ｖ２、Ｖ３というように３
つ存在するということを検出する。検出結果は、演算器
１３からテスタ本体９に出力される。テスタ本体９は、
検査規格をもとに、この検出結果から半導体集積回路の
動作が正常であるか否かについて検査する。

【００３６】なお、たとえばＡ／Ｄコンバータ１１のサ
ンプリングレートを小さくして、Ａ／Ｄコンバータ１１
の精度を向上することによって、Ｄ／Ａコンバータを内
蔵したディジタルＬＳＩを検査対象とすることもでき
る。また、メモリ１２に記憶容量を増やすことにより、
半導体集積回路の出力電圧を長時間測定することができ
るため、テスタと同期のとりにくい出力電圧測定などに
有効である。

【００３７】

【発明の効果】以上説明したように、本発明は、アナロ
グ信号である半導体集積回路の出力電圧をディジタル信
号に変換し、前記ディジタル信号にかかる出力電圧の電
圧値及びそれの出力頻度を検出し、ディジタル信号にか
かる出力電圧の電圧値及び出力頻度から半導体集積回路
の出力電圧の電圧値を測定することによって、半導体集
積回路の検査をする。したがって、半導体集積回路の種
類に拘わらず、たとえば動作周波数が速い半導体集積回
路の出力電圧から、それの動作が正常であるか否かを検
査することができる。

【００３８】また、本発明によると、半導体集積回路か
ら出力される電圧信号にノイズが多い場合、電圧信号の
立ち上がり、立ち下がりがなまっている場合、リンギン
グを起こしている場合などであっても、ディジタル処理
した信号から半導体集積回路の出力電圧の電圧値を測定
するため、精度のよい測定結果によって半導体集積回路
の検査をすることができる。

【図面の簡単な説明】

【図１】本発明の実施形態に示した半導体集積回路の検
査装置の内部構成図である。

【図２】図１の被検査ピンの出力電圧の電圧値及び演算
器により処理した後の出力電圧等を示す図である。

【図３】従来技術の半導体集積回路の検査装置の内部構
成図である。

【符号の説明】

１、１６ 被検査ピン ２、６、１０、１７、２１ リレー ３、１８ ドライバ ４、１９ コンパレータ ５、２０ 負荷 ７、２２ ＤＣ測定ユニット ８、２３ シーケンサパターン・メモリ等 ９、２４ テスタ本体 １１ Ａ／Ｄコンバータ １２ メモリ １３ 演算器 １４、２５ ピンカード部

Claims (4)

【特許請求の範囲】
1. 【請求項１】 所定のパターンの電圧信号を複数の入力
   端子に出力する出力手段と、複数の出力端子の出力電圧
   の電圧値を測定する測定手段と、前記出力電圧が前記電
   圧信号の前記パターンに対応したものであるか否かを判
   定する判定手段とを備える半導体集積回路の検査装置に
   おいて、 アナログ信号である前記出力電圧をディジタル信号に変
   換する変換手段と、前記ディジタル信号の電圧値及び該
   電圧値の出力頻度を検出する検出手段とを備え、 前記ディジタル信号にかかる前記出力電圧の電圧値及び
   前記出力頻度から複数の前記出力端子の前記出力電圧の
   前記電圧値を測定することを特徴とする半導体集積回路
   の検査装置。
2. 【請求項２】 複数の前記出力端子の出力信号の周波数
   は、前記測定手段によって測定できる範囲外であること
   を特徴とする請求項１に記載の半導体集積回路の検査装
   置。
3. 【請求項３】 所定のパターンの電圧信号を複数の入力
   端子に出力し、複数の出力端子の出力電圧の電圧値を測
   定し、前記出力電圧が前記電圧信号の前記パターンに対
   応したものであるか否かを判定する半導体集積回路の検
   査方法において、 アナログ信号である前記出力電圧をディジタル信号に変
   換し、前記ディジタル信号にかかる前記出力電圧の電圧
   値及び該電圧値の出力頻度を検出し、前記ディジタル信
   号の電圧値及び前記出力頻度から複数の前記出力端子の
   前記出力電圧の前記電圧値を測定することを特徴とする
   半導体集積回路の検査方法。
4. 【請求項４】 複数の前記出力端子の出力信号の周波数
   は、前記測定手段によって測定できる範囲外であること
   を特徴とする請求項３に記載の半導体集積回路の検査方
   法。