JP4283157B2 - 半導体装置の試験方法 - Google Patents

Description

本発明は、集積回路としてのＤ／Ａコンバータあるいは他の機能部ともにＤ／Ａコンバータを搭載した混成集積回路に係り、詳しくはＤ／Ａコンバータ部分のアナログ信号出力特性の試験方法に関するものである。

ディジタル信号入力端子に入力されるディジタル信号をアナログ信号に変換するＤ／Ａコンバータ（あるいは混成集積回路のＤ／Ａコンバータ部）においては、Ｄ／Ａコンバータ部分のアナログ信号波形出力特性が検査される。出力検査には、リニアリティ検査やセットリングタイムの検査があり、この場合、一般には専用の検査装置（テスト装置）が用いられる（例えば、特許文献１参照。）。

Ｄ／Ａコンバータあるいは、Ｄ／Ａコンバータを有する半導体装置（以下では、これも含めてＤ／Ａコンバータと言うこととする）の検査では、周波数分析装置あるいはこれを含み構成されたテスト装置が用いられる。例えば、仕様上３０MHzで動作可能なＤ／Ａコンバータをテストする場合、実仕様動作である３０MHzで変換動作を行わせてアナログ出力の特性をテストする為には、６０MHz以上でサンプリングして高速アナライザにより解析が必要になる。ところで、量産品で安価なテスト装置（テスタ）は４０MHz以下程度の周波数分析装置が多く使用されているので、あまり高速な解析はできない。その為、高速動作をするＤ／Ａコンバータでは、実仕様動作でのテストの為だけに高価な高速アナライザ等を搭載した高価なテスト装置を用いる必要がある。なお、高速アナライザは、独立したものを外付けとする場合もある。

図５は、Ｄ／Ａコンバータ装置と従来のテスタ（テスト装置）の一例を示す概略構成図である。図示例では、テスタ７０からディジタルの正弦波信号とクロック信号とを、Ｄ／Ａコンバータ（部）を内蔵したＤ／Ａコンバータ装置（半導体装置等）２０に入力し、Ｄ／Ａコンバータ装置２０から出力されるアナログの正弦波信号の歪みをテスタ７０内のスペクトラムアナライザで測定するように構成されている。

図５において、Ｄ／Ａコンバータ装置２０は、ｎビットのディジタル入力信号Ｄｉｎとクロック入力ＣＬＫが入力され、ラッチ回路２１で入力信号Ｄｉｎがラッチされ、デコーダ２２でデコードされ、Ｄ／Ａコンバータ２３でアナログ信号に変換されて、アナログ出力信号Ｄｏｕｔとして、出力される。

このＤ／Ａコンバータ装置２０のテストには、適合するディジタル入力信号Ｄｉｎとクロック入力ＣＬＫを供給し、出力されるアナログ出力信号Ｄｏｕｔを評価するためのテスタ７０を用いている。テスタ７０は、クロック信号発生回路７１、正弦波パターン発生回路７２、Ａ／Ｄコンバータ７３、スペクトラムアナライザ７４、およびテスト用電源７５を有している。

クロック信号発生器７１は、発振器などにより構成され、テストクロックＣＬＫｔとしてシステムクロックと同じ周波数の高周波クロック信号を発生し、試験信号発生回路１１およびＡ／Ｄコンバータ２０に供給する。正弦波パターン発生回路７２は、図示はしないが、記憶部であるＲＯＭと制御部とを有している。

このＲＯＭには、種々の正弦波のテストパターンがｎビット（例、１０ビット）データで記憶されている。このＲＯＭには、周波数／レベル（振幅／精度）／ＤＣバイアスの組み合わせにより多数の正弦波のパターンがテストパターンとして記憶されている。制御部の制御の元に特定のテストパターンのデータ（列）がディジタル信号入力として、クロック信号ＣＬＫｔと共に、ディジタル信号入力端Ｄｉｎを介してＤ／Ａコンバータ２０に供給される。

図６は正弦波テストパターン例を示す。ここでは、１０ビットのディジタルデータでフルスケールの１０２３のレベルの正弦波を発生し、順次１ビット抜け、２ビット抜け、３ビット抜けのように、正弦波のパターンを変えている。このビット抜けの変化に応じて、出力されるアナログ信号の値が変化することを利用して、ＤＡＣのビット抜けをテストする。

Ａ／Ｄコンバータ７３、スペクトラムアナライザ７４、はいずれも、テスト用に入力されたディジタル信号に基づいて、Ｄ／Ａコンバータ装置２０からのアナログ出力（波形）を評価するための評価手段で、この評価結果に基づいて、Ｄ／Ａコンバータ装置１０の良、不良が判定される。Ｄ／Ａコンバータの動作クロックに合せて高速のサンプリングが要求される。

ところで、上述図５の場合を含め、高速なＤ／Ａコンバータの検査には、高価な高速アナライザを必要とするため、検査コストが高くなり、製品コストに反映され高コストとなってしまう。このため、高速デジタイザや高速スペクトルアナライザ等を用いずにＤ／Ａコンバータ等をテストするための技術が各種提案されている。

これらの技術の幾つかが、例えば〔特許文献２〕，〔特許文献３〕，〔特許文献４〕等に開示されている。然しながら、これらの技術は、いずれも被検査対象となる半導体装置にテストのためのなんらかの回路を組み込むようにしたものである。このため、製造の観点からは、コスト面、回路の複雑化、省スペース性などに難点がある。

特開２００２‐３４０９９２号公報 特開平０６‐１５２４１２号公報 特開平１１‐１７５３９号公報 特開２００１‐１４７２５６号公報

本発明は、上述したように、従来の検査において見られた問題点に鑑みてなされたもので、Ｄ／Ａコンバータまたはこれを半導体装置搭載のＤ／Ａコンバータ部の出力特性検査を、Ｄ／Ａコンバータ側に特別な付加回路を搭載することもなしに従来より低コストで行うことができるＤ／Ａコンバータ部の試験方法を新たに提供することを目的とする。

上記課題を解決するために、ディジタル信号入力端子に入力されるディジタル信号をアナログ信号に変換してアナログ信号出力端子から出力するＤ／ＡコンバータあるいはＤ／Ａコンバータを有する半導体装置の試験方法であって、被検査Ｄ／Ａコンバータのディジタル信号入力端子に規定の周波数で任意の２種類の異なるデジタルコードを交互に入力する過程と、前記被検査Ｄ／Ａコンバータのアナログ信号出力端子からの出力信号の周波数を計測する過程と、前記計測された周波数が前記規定の周波数の１／２である場合に当該被検査Ｄ／Ａコンバータを良品と判定する判定過程と、からなる半導体製造方法の試験方法としても良い。これにより、Ｄ／Ａコンバータの出力特性検査を低コストで行うことができる。

本発明方法は、ディジタル信号入力端子に入力されるディジタル信号をアナログ信号に変換してアナログ信号出力端子から出力するＤ／ＡコンバータあるいはＤ／Ａコンバータを有する半導体装置の試験方法であって、被検査Ｄ／Ａコンバータのディジタル信号入力端子に規定の周波数で任意の２種類の異なるデジタルコードを交互に入力する過程と、前記被検査Ｄ／Ａコンバータのアナログ信号出力端子からの出力信号の周波数を計測する過程と、前記計測された周波数が前記規定の周波数の１／２であり、且つ、アナログ信号出力端子からの出力信号の各極大電圧値が予め定めた第１の値以上であり、各極小電圧値が予め定めた第２の値以下である場合に、当該被検査Ｄ／Ａコンバータを良品と判定する判定過程と、からなることを特徴とする。これにより、Ｄ／Ａコンバータの出力特性検査を低コストで行うことができる。

これらの方法において、前記２種類の異なるデジタルコードを、被検査Ｄ／Ａコンバータの仕様入力範囲のそれぞれ最大値と最小値とすると好ましい。また、前記デジタルコードを入力する規定周波数を、被検査Ｄ／Ａコンバータの要求仕様の上限周波数とすると好ましい。これにより実使用に則して不良品を発見・排除できる。

本発明によればＤ／Ａコンバータあるいは集積回路搭載のＤ／Ａコンバータのアナログ信号波形出力特性のテストで、高価な高速アナライザ等を搭載したテスト装置を用いることなく、量産品で広く使用されている低速なテスト装置にてＤ／Ａコンバータのアナログ信号波形出力特性のテストを実施でき、また、被テスト装置に特別な付加回路を搭載する必要も無いので製造コストの削減が達成できる。

〔第１の実施の形態〕
以下、本発明の実施の形態を、図面を参照して説明する。なお、第１の実施の形態は参考例とする。図１は、本発明に係る試験方法を実行するためのテスト装置１０をＤ／Ａコンバータ２０とともに示した概略ブロック図である。

図１におけるＤ／Ａコンバータ装置２０は、先の図７において説明したのと全く同一の構成であるからその説明は省略する。このＤ／Ａコンバータ装置２０のテストには、接続されているテスト装置１０から適合するディジタル入力信号Ｄｉｎとクロック入力ＣＬＫを供給し、出力されるアナログ出力信号Ｄｏｕｔをテスト装置１０で評価する。

テスト装置１０は、任意のディジタル信号を任意の周波数で発生する試験信号発生回路１２、クロック信号発生回路１１、波形変形回路１３、周波数カウンタ１４、判定回路１５、および電源部１６を含み構成されている。試験信号発生回路１１およびクロック信号発生回路１２は、試験信号発生部１０ａを構成している。また、波形変形回路１３および周波数カウンタ１４と判定回路１５は判定部１０ｂを構成している。

クロック信号発生器１１は、発振器などにより構成され、テストクロックＣＬＫｔとして例えばシステムクロックと同じ周波数（クロック周期の逆数）の高周波クロック信号を発生し、試験信号発生回路１１およびＤ／Ａコンバータ２０に供給する。このクロック信号ＣＬＫｔは任意の周波数に可変になっている。

試験信号発生回路１２は、規定の周波数（ここでは、クロック発生回路１２からのクロック信号ＣＬＫｔの周波数）で任意の２種類のｎビットのデジタルコードをクロック信号毎に交互に発生してＤ／Ａコンバータ２０に入力する。すなわち、試験信号発生回路１２は、図示しない制御部の制御の元に特定の２つのデータがディジタル信号入力として選択され、クロック信号ＣＬＫｔに同期して交互に、ディジタル信号入力端子Ｄｉｎを介してＤ／Ａコンバータ２０に供給される。

判定部１０ｂは、Ｄ／Ａコンバータ２０のアナログ信号出力端子からの出力信号の周波数を計測する。判定部１０ｂでは、波形調整回路１３の出力の周波数を周波数カウンタ１４で測定し、判定回路１５が得られた測定周波数値が試験周波数の１／２である場合に当該被検査Ｄ／Ａコンバータを良品と判定するが、測定周波数値が試験周波数の１／２でなかったり、安定した測定結果が得られない場合には、当該Ｄ／Ａコンバータを不良と判定する。判定結果は、図示しない表示器を使って視認可能に表示したり制御用に外部に出力される。

本発明方法では、例えば図１の如き検査構成の下に行われ、被検査Ｄ／Ａコンバータのディジタル信号入力端子に規定の周波数で任意の２種類のデジタルコードを交互に連続的に入力し、対応してＤ／Ａコンバータから出力されるアナログ出力信号の周波数を計測し、前記アナログ出力信号の周波数が前記規定の周波数の１／２である場合に、当該被検査Ｄ／Ａコンバータを良品と判定する。
以下、本発明による検査手順を具体的に説明する。ここでは、集積回路のＤ／Ａコンバータ部の仕様として、例えば８ビット構成で動作周波数として３０MHzで動作し出力範囲が０Ｖ〜３．０ＶのＤ／Ａコンバータ部をテストする場合について説明する。
ディジタル信号発生部１０ａの試験信号発生器１２は、入力デジタルコードを最小値"0000_0000b"(00h)と最大値（フルスケール）"1111_1111b"(FFh)のデジタルコードを、３０MHz（入力周波数）のクロック信号に同期させて交互にＤ／Ａコンバータ２０へと入力する。これに対応してＤ／Ａコンバータ２０は、Ｄ／Ａ変換動作を行う。

この時のＤ／Ａコンバータ２０からのアナログ出力は、当該Ｄ／Ａコンバータが規格を満たしているものであれば、図２のタイミング図に示すように反転周期が動作クロック（入力周波数）３０MHzの１／２・Ｖｃｃ付近を中心にしたサイン波に近い方形波となる。すなわち、Ｄ／Ａコンバータ２０からのアナログ出力は、繰り返し周期（周波数）が、３０MHzの１／２である１５MHzのサイン波に近い方形波となる。この、アナログ出力は周波数カウンタ１４でカウントされて、周波数１５MHzとの測定結果が得られ、判定回路１５が良品と判定して良品の旨の検査結果が表示される。

これに対して、動作不良品や出力規格を極端に逸脱したものの場合には出力が得られない。すなわち、出力が一定のＤＣレベルに固定されるか、あるいは振幅が十分でなく周波数カウントミスを伴う等の理由で周波数測定結果が正確に１５MHzにはならない。従って周波数測定結果から、出力規格を満足しないＤ／Ａコンバータであることが容易に判別でき、判定回路１５は不良品である旨を表示等する。

上述したように、本実施の形態では、Ｄ／Ａコンバータのアナログ出力の周波数を計測し、約１５MHzであるか否かを確認することにより実仕様動作における出力特性の良否を判定する。すなわち、その出力信号周波数が約１５MHzの場合にのみ当該Ｄ／Ａコンバータが良品であると判定する。このように、Ｄ／Ａコンバータの出力を周波数測定することにより実仕様動作時の主特性としてのセトリングタイムのテストが実施できる。

Ｄ／Ａコンバータの特性としては実仕様動作周波数３０MHzで入力コードがフルスケールで振れた場合が、条件的に厳しく、出力特性の良否が周波数に顕著に反映される。従って、検査時設定条件として、実仕様動作周波数で入力コードがフルスケール範囲とするのが好ましい。しかしこのコードを任意に変える事も同じ技術範疇であり、Ｄ／Ａコンバータからの出力波形が一定以上の振幅を伴う動作となるようにすれば、特にコードに関しては特定する必要はない。また、Ｄ／Ａコンバータの規格上限動作周波数あるいはこれを更に上回る周波数の入力クロックで動作させて検査を行うようにしても良い。

なお、テスト装置１０は、図示した構成よりも簡易な構成とすることもでき、判定回路を省略し、周波数カウンタには周波数を表示する汎用のものを用いてその指示値を検査作業者が読み取り、被検査Ｄ／Ａコンバータの良否を判定するような態様も考えられる。周波数測定手段として、周波数カウンタ以外のものを用いることも勿論できる。スペクトルアナライザを用いるようにしても良い。要は、Ｄ／Ａコンバータ２０からの出力（波形）の周波数が計測できれば良い。

あるいは、市販品のテスト装置（テスタ）を用いることもできる。この種装置は、一般に上記したテスト装置１０と同等の機能を備えている。周波数的には、Ｄ／Ａコンバータの動作周波数の半分の周波数が処理できれば良い。従って、量産品の安価なテスト装置をここでいうテスト装置として用いることができる。

図１に示した検査システムにおいて実行される、本発明方法の第１実施の形態では、テスタ１０からＤ／Ａコンバータ装置２０に、クロック信号に同期して２種類のディジタル信号を交互に繰り返して入力し、Ｄ／Ａコンバータ装置から出力されるアナログ出力信号をテスタ１０に入力して、波形変形回路を介して周波数カウンタで前記アナログ出力信号の周波数を計測し、得られた周波数の値から検査対象のＤ／Ａコンバータの良否を判定する。高価なアナライザ等を搭載したテスト装置が不要であるため検査コストが低減され製品コストが下がる。

〔第２の実施の形態〕
次に、第２の本発明方法について実施形態により説明する。この第２実施形態では、Ｄ／Ａコンバータの出力特性をディジタル的に３０MHz間隔でコンパレートしてＨレベルとＬレベルが交互に出力されていることを確認することで良否を判定する。Ｄ／Ａコンバータ２０の出力をディジタル的に３０MHz間隔でコンパレートしてＨレベルとＬレベルが交互に出力されていることが確認できた場合に良品とする。Ｄ／Ａコンバータの実仕様動作時での主特性としてのセトリングタイムの検査が行える。

図３は、第２実施形態の試験方法を実行するためのテスト装置（テスタ）１０ＢをＤ／Ａコンバータ２０とともに示した概略ブロック図である。また、図４は実施の形態におけるＤ／Ａコンバータ出力の比較処理例を示したタイミング図である。なお、Ｄ／Ａコンバータ２０は前出のものと全く同じものである。

テスト装置１０Ｂは、図１と同じ試験信号発生部１０ａ（試験信号発生回路１１およびクロック信号発生回路１２）と、振幅判定回路１７からなる判定部１０ｃと、電源部１６を備えている。試験信号発生部１０ａと電源部１６については、図１に示したものと全く同じなのでこれらの説明は省略する。

判定部１０ｃでは、試験信号発生部１０ａから入力される規定信号に対応してＤ／Ａコンバータ２０から出力されるアナログ信号を、クロック信号に同期してディジタル的にコンパレートしてＨレベルとＬレベルが交互に出力されていることを確認することでＤ／Ａコンバータ２０の出力特性をテストする。すなわち、アナログ信号出力端子からの出力信号の各極大電圧値が予め定めた第１の値以上であり、各極小電圧値が予め定めた第２の値以下である場合に、当該被検査Ｄ／Ａコンバータを良品と判定する。

例えば、規定のＤ／Ａコンバータ２０は、"1111_1111b"(FFh)にて電圧３Vを出力し（以下、Ｌレベルと言う）、"0000_0000b"(00h)にて電圧０Vを出力する（以下、Ｈレベルと言う）ものとする。この場合、本実施の形態では、Ｌレベルに対応して予め定めた基準電圧を０．５Vとし、Ｈレベルに対応して予め定めた基準電圧を２．５Vとして、振幅判定回路１７でＤ／Ａコンバータ２０のアナログ出力をクロック信号に同期させて（好ましくは、クロック信号から僅かに遅延させたタイミングで）例えば３０MHz間隔にて交互にそれぞれのレベルの基準値としてＨレベルとＬレベルが交互に出力されていることが確認できた場合に良品とする。

既述したように、Ｄ／Ａコンバータの特性で実仕様動作３０MHzで入力コードがフルスケールで振れた場合が、条件的に厳しく不良品の判別も容易になる。しかしこの実施の形態においても、２つの入力コードを任意の適宜な値に設定する事も同じ手法であり、特にコードに関しては特定しないが、２つの入力コードに対応する出力値が十分に差があるように設定することが好ましい。

第２実施の形態の場合も、簡単な構成のテスト装置により、Ｄ／Ａコンバータの検査が行え、高価なアナライザ等を搭載したテスト装置が不要であるから検査コストが低減され製品コストが下がる。なお、市販品のテスト装置は一般に上記したテスト装置１０Ｂと同等の機能を備えているのでここでいうテスト装置として用いることができる。この場合も周波数的にはＤ／Ａコンバータの動作周波数の半分の周波数が処理できれば良いため、量産品の安価なテスト装置で足り、従来よりも低コスト化が図れる。

上述説明から判るように、第２の本発明では、被検査Ｄ／Ａコンバータ部のディジタル信号入力端子に規定の周波数で任意の２種類の異なるデジタルコードを交互に入力するようにし、計測された周波数が前記規定の周波数の１／２の周波数で、アナログ信号出力端子からの出力信号の各極大電圧値が予め定めた第１の値以上であり、各極小電圧値が予め定めた第２の値以下である場合に、当該当該被検査Ｄ／Ａコンバータを良品と判定する。

本発明の試験方法を実行するためのテスト装置をＤ／Ａコンバータとともに示した概略ブロック図である。 本発明に係る入力デジタルコードとＤ／Ａコンバータのアナログ信号波形出力の関係等を示すタイミング図である。 第２実施形態の試験方法を実行するためのテスト装置をＤ／Ａコンバータとともに示した概略ブロック図である。 Ｄ／Ａコンバータ出力の比較処理例を示したタイミング図である。 Ｄ／Ａコンバータ装置と従来のテスタ（テスト装置）の一例を示す概略構成図である。 図５のシステムでの正弦波テストパターンの一例を示す図である。

符号の説明

１０，１０Ｂ…テスト装置（テスタ）
１０ａ…試験信号発生部
１０ｂ，１０ｃ…判定部
１１…クロック信号発生回路
１２…試験信号発生回路
１３，１３Ｂ…波形変形回路
１４…周波数カウンタ
１５…判定回路
１６…電源部
１７…振幅判定回路
２０…Ｄ／Ａコンバータ
ＣＬＫ…クロック入力
Ｄｉｎ…ディジタル入力信号
Ｄｏｕｔ…アナログ出力信号

Claims (3)

1. ディジタル信号入力端子に入力されるディジタル信号をアナログ信号に変換してアナログ信号出力端子から出力するＤ／ＡコンバータあるいはＤ／Ａコンバータを有する半導体装置の試験方法であって、
   被検査Ｄ／Ａコンバータのディジタル信号入力端子に規定の周波数で任意の２種類の異なるデジタルコードを交互に入力する過程と、
   前記被検査Ｄ／Ａコンバータのアナログ信号出力端子からの出力信号の周波数を計測する過程と、
   前記計測された周波数が前記規定の周波数の１／２であり、且つ、アナログ信号出力端子からの出力信号の各極大電圧値が予め定めた第１の値以上であり、各極小電圧値が予め定めた第２の値以下である場合に、当該被検査Ｄ／Ａコンバータを良品と判定する判定過程と、からなることを特徴とする半導体装置の試験方法。
2. 前記２種類の異なるデジタルコードを、被検査Ｄ／Ａコンバータの仕様入力範囲のそれぞれ最大値と最小値とした、請求項１に記載の半導体装置の試験方法。
3. 前記デジタルコードを入力する規定周波数を、被検査Ｄ／Ａコンバータの要求仕様の上限周波数とした、請求項１または２に記載の半導体装置の試験方法。

Images