JP2003066120A - 検査装置および検査方法 - Google Patents
検査装置および検査方法Info
- Publication number
- JP2003066120A JP2003066120A JP2001253857A JP2001253857A JP2003066120A JP 2003066120 A JP2003066120 A JP 2003066120A JP 2001253857 A JP2001253857 A JP 2001253857A JP 2001253857 A JP2001253857 A JP 2001253857A JP 2003066120 A JP2003066120 A JP 2003066120A
- Authority
- JP
- Japan
- Prior art keywords
- data
- inspection
- waveform data
- reference range
- sample point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 コスト削減に寄与できる検査装置および検査
方法を実現する。 【解決手段】 ＬＳＩ１に内蔵されるローパスフィルタ
ＬＰＦから出力されるアナログ正弦波信号をＡ／Ｄ変換
し、これにて得られる１周期分以上の正弦波データを内
部メモリに格納する。デジタルテスタ３のプログラム処
理に基づき、内部メモリに格納した１周期分以上の正弦
波データ（測定値）と、この正弦波データから得た振幅
レベル、位相および中点電位を元にして算出した理想正
弦波データ（理論値）との差分を各サンプルポイント毎
に求め、各サンプルポイント毎の差分が全て基準範囲内
に収まっていれば良品と判定し、一つでも基準範囲外で
あれば不良品と判定するので、効率的な測定検査が実現
して検査工数を短縮化でき、これによりコスト削減に寄
与し得る。
方法を実現する。 【解決手段】 ＬＳＩ１に内蔵されるローパスフィルタ
ＬＰＦから出力されるアナログ正弦波信号をＡ／Ｄ変換
し、これにて得られる１周期分以上の正弦波データを内
部メモリに格納する。デジタルテスタ３のプログラム処
理に基づき、内部メモリに格納した１周期分以上の正弦
波データ（測定値）と、この正弦波データから得た振幅
レベル、位相および中点電位を元にして算出した理想正
弦波データ（理論値）との差分を各サンプルポイント毎
に求め、各サンプルポイント毎の差分が全て基準範囲内
に収まっていれば良品と判定し、一つでも基準範囲外で
あれば不良品と判定するので、効率的な測定検査が実現
して検査工数を短縮化でき、これによりコスト削減に寄
与し得る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩに搭載され
るローパスフィルタの測定検査に用いて好適な検査装置
および検査方法に関する。
るローパスフィルタの測定検査に用いて好適な検査装置
および検査方法に関する。
【０００２】
【従来の技術】アナログ周波数信号を出力する回路要素
を備えたＬＳＩでは、その周波数や信号レベルをアナロ
グテスタで測定するが一般的である。また、近年では、
例えば特開平１０−２８２１９２号公報に開示されてい
るように、アナログ周波数信号をそのまま出力せずに、
その周波数に対応した矩形波信号に変換してから外部出
力する回路をＬＳＩ内部に設け、これによりデジタルテ
スタ等を用いて簡単に測定し得るようにした技術も知ら
れている。
を備えたＬＳＩでは、その周波数や信号レベルをアナロ
グテスタで測定するが一般的である。また、近年では、
例えば特開平１０−２８２１９２号公報に開示されてい
るように、アナログ周波数信号をそのまま出力せずに、
その周波数に対応した矩形波信号に変換してから外部出
力する回路をＬＳＩ内部に設け、これによりデジタルテ
スタ等を用いて簡単に測定し得るようにした技術も知ら
れている。
【０００３】
【発明が解決しようとする課題】ところで、従来、ＬＳ
Ｉに内蔵されたローパスフィルタを測定検査する場合に
は、ローパスフィルタから出力される信号を、アナログ
テスタを用いて信号測定し、その結果に基づき良否を判
断する場合が多い。しかしながら、アナログテスタを用
いた測定検査では、ＬＳＩのデジタル回路要素について
良否を判定するには不十分な場合があるので、デジタル
回路要素の測定検査にはデジタルテスタを使用する。こ
の為、測定検査にはアナログテスタとデジタルテスタと
を使い分ける必要が生じ、これ故、効率的な測定検査を
行えず、検査工数が増加してコストアップを招く要因に
なっている。そこで本発明は、このような事情に鑑みて
なされたもので、コスト削減に寄与できる検査装置およ
び検査方法を提供することを目的としている。
Ｉに内蔵されたローパスフィルタを測定検査する場合に
は、ローパスフィルタから出力される信号を、アナログ
テスタを用いて信号測定し、その結果に基づき良否を判
断する場合が多い。しかしながら、アナログテスタを用
いた測定検査では、ＬＳＩのデジタル回路要素について
良否を判定するには不十分な場合があるので、デジタル
回路要素の測定検査にはデジタルテスタを使用する。こ
の為、測定検査にはアナログテスタとデジタルテスタと
を使い分ける必要が生じ、これ故、効率的な測定検査を
行えず、検査工数が増加してコストアップを招く要因に
なっている。そこで本発明は、このような事情に鑑みて
なされたもので、コスト削減に寄与できる検査装置およ
び検査方法を提供することを目的としている。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、集積回路に内蔵される
フィルタ手段から出力されるアナログ波形信号をＡ／Ｄ
変換し、これにより得られる所定サンプル分の波形デー
タを記憶手段に格納するデータ取得手段と、このデータ
取得手段によって記憶手段に格納された所定サンプル分
の波形データと、この波形データから得た振幅レベル、
位相および中点電位を元にして算出した理想波形データ
との差分を各サンプルポイント毎に求め、各サンプルポ
イント毎の差分が全て基準範囲内に収まっていれば良品
と判定し、一つでも基準範囲外であれば不良品と判定す
る良否判定手段とを具備することを特徴とする。
め、請求項１に記載の発明では、集積回路に内蔵される
フィルタ手段から出力されるアナログ波形信号をＡ／Ｄ
変換し、これにより得られる所定サンプル分の波形デー
タを記憶手段に格納するデータ取得手段と、このデータ
取得手段によって記憶手段に格納された所定サンプル分
の波形データと、この波形データから得た振幅レベル、
位相および中点電位を元にして算出した理想波形データ
との差分を各サンプルポイント毎に求め、各サンプルポ
イント毎の差分が全て基準範囲内に収まっていれば良品
と判定し、一つでも基準範囲外であれば不良品と判定す
る良否判定手段とを具備することを特徴とする。
【０００５】請求項２に記載の発明では、集積回路に内
蔵されるフィルタ手段から出力されるアナログ波形信号
をＡ／Ｄ変換し、これにより得られる所定サンプル分の
波形データを記憶手段に格納するデータ取得過程と、こ
のデータ取得過程にて記憶手段に格納された所定サンプ
ル分の波形データと、この波形データから得た振幅レベ
ル、位相および中点電位を元にして算出した理想波形デ
ータとの差分を各サンプルポイント毎に求め、各サンプ
ルポイント毎の差分が全て基準範囲内に収まっていれば
良品と判定し、一つでも基準範囲外であれば不良品と判
定する良否判定過程とを具備することを特徴とする。
蔵されるフィルタ手段から出力されるアナログ波形信号
をＡ／Ｄ変換し、これにより得られる所定サンプル分の
波形データを記憶手段に格納するデータ取得過程と、こ
のデータ取得過程にて記憶手段に格納された所定サンプ
ル分の波形データと、この波形データから得た振幅レベ
ル、位相および中点電位を元にして算出した理想波形デ
ータとの差分を各サンプルポイント毎に求め、各サンプ
ルポイント毎の差分が全て基準範囲内に収まっていれば
良品と判定し、一つでも基準範囲外であれば不良品と判
定する良否判定過程とを具備することを特徴とする。
【０００６】本発明では、集積回路に内蔵されるフィル
タ手段から出力されるアナログ波形信号をＡ／Ｄ変換し
て得た所定サンプル分の波形データを記憶手段に格納し
ておき、この所定サンプル分の波形データと、当該波形
データから得た振幅レベル、位相および中点電位を元に
して算出した理想波形データとの差分を各サンプルポイ
ント毎に求め、各サンプルポイント毎の差分が全て基準
範囲内に収まっていれば良品と判定し、一つでも基準範
囲外であれば不良品と判定するので、効率的な測定検査
が実現して検査工数を短縮化でき、これによりコスト削
減に寄与し得る。
タ手段から出力されるアナログ波形信号をＡ／Ｄ変換し
て得た所定サンプル分の波形データを記憶手段に格納し
ておき、この所定サンプル分の波形データと、当該波形
データから得た振幅レベル、位相および中点電位を元に
して算出した理想波形データとの差分を各サンプルポイ
ント毎に求め、各サンプルポイント毎の差分が全て基準
範囲内に収まっていれば良品と判定し、一つでも基準範
囲外であれば不良品と判定するので、効率的な測定検査
が実現して検査工数を短縮化でき、これによりコスト削
減に寄与し得る。
【０００７】
【発明の実施の形態】以下、図面を参照して実施の一形
態について説明する。この実施の形態では、ＬＳＩに内
蔵されるローパスフィルタの測定検査について述べる。 （１）構成 図１は、本実施の形態による検査装置の構成を示すブロ
ック図である。この図において、１は測定対象のＬＳＩ
であり、内部にローパスフィルタＬＰＦを備える。この
ＬＳＩ１は、端子変換ボード２に接続されている。端子
変換ボード２はＬＳＩ１と後述するデジタルテスタ３と
のインタフェースを確立する役割を果している。
態について説明する。この実施の形態では、ＬＳＩに内
蔵されるローパスフィルタの測定検査について述べる。 （１）構成 図１は、本実施の形態による検査装置の構成を示すブロ
ック図である。この図において、１は測定対象のＬＳＩ
であり、内部にローパスフィルタＬＰＦを備える。この
ＬＳＩ１は、端子変換ボード２に接続されている。端子
変換ボード２はＬＳＩ１と後述するデジタルテスタ３と
のインタフェースを確立する役割を果している。
【０００８】デジタルテスタ３は、検査プログラム３ａ
に従って制御用デジタルデータを発生し、これを端子変
換ボード２を介してＬＳＩ１に入力させる。また、デジ
タルテスタ３では、制御用デジタルデータに応じてＬＳ
Ｉ１内部のローパスフィルタＬＰＦが出力するアナログ
信号をＡ／Ｄ変換器３ｂにてデジタル信号形式に変換し
て内部メモリ（不図示）に取込み、それを検査プログラ
ム３ａに従って演算処理（後述する）を施し、その結果
に基づきローパスフィルタＬＰＦの良否を判定する。
に従って制御用デジタルデータを発生し、これを端子変
換ボード２を介してＬＳＩ１に入力させる。また、デジ
タルテスタ３では、制御用デジタルデータに応じてＬＳ
Ｉ１内部のローパスフィルタＬＰＦが出力するアナログ
信号をＡ／Ｄ変換器３ｂにてデジタル信号形式に変換し
て内部メモリ（不図示）に取込み、それを検査プログラ
ム３ａに従って演算処理（後述する）を施し、その結果
に基づきローパスフィルタＬＰＦの良否を判定する。
【０００９】（２）動作
次に、図２を参照して上記構成による検査装置の動作に
ついて説明する。測定検査が開始されると、ステップＳ
１に処理を進め、ＬＳＩ１に内蔵されたローパスフィル
タＬＰＦから基本周波数ｆの正弦波信号を出力させるた
めの、制御用デジタルデータを発生し、これを端子変換
ボード２を介してＬＳＩ１に入力する。すると、ＬＳＩ
１のローパスフィルタＬＰＦが基本周波数ｆのアナログ
正弦波信号を出力する（ステップＳ２）。
ついて説明する。測定検査が開始されると、ステップＳ
１に処理を進め、ＬＳＩ１に内蔵されたローパスフィル
タＬＰＦから基本周波数ｆの正弦波信号を出力させるた
めの、制御用デジタルデータを発生し、これを端子変換
ボード２を介してＬＳＩ１に入力する。すると、ＬＳＩ
１のローパスフィルタＬＰＦが基本周波数ｆのアナログ
正弦波信号を出力する（ステップＳ２）。
【００１０】続いて、ステップＳ３では、デジタルテス
タ３において、Ａ／Ｄ変換器３ｂがローパスフィルタＬ
ＰＦから出力されるアナログ正弦波信号を所定のサンプ
リング周波数でＡ／Ｄ変換し、これにより得られる１周
期分以上の正弦波データを内部メモリに格納する。次い
で、ステップＳ４に進むと、内部メモリに格納した１周
期分以上の正弦波データに基づき、基本周波数ｆにおけ
る振幅レベル、位相および中点電位を算出する。そし
て、算出した振幅レベル、位相および中点電位を元に、
理想正弦波データを算出する。
タ３において、Ａ／Ｄ変換器３ｂがローパスフィルタＬ
ＰＦから出力されるアナログ正弦波信号を所定のサンプ
リング周波数でＡ／Ｄ変換し、これにより得られる１周
期分以上の正弦波データを内部メモリに格納する。次い
で、ステップＳ４に進むと、内部メモリに格納した１周
期分以上の正弦波データに基づき、基本周波数ｆにおけ
る振幅レベル、位相および中点電位を算出する。そし
て、算出した振幅レベル、位相および中点電位を元に、
理想正弦波データを算出する。
【００１１】次に、ステップＳ５では、内部メモリに格
納されている正弦波データ（測定値）と、算出された理
想正弦波データ（理論値）との差分を各サンプルポイン
ト毎に求め、続くステップＳ６では、各サンプルポイン
ト毎に求めた理論値と測定値との差分が予め定められた
基準範囲内に収まっているか否かを判断する。そして、
各サンプルポイント毎の差分が全て基準範囲内に収まっ
ていれば、判断結果が「ＹＥＳ」となり、ステップＳ７
に進み、良品と判定する。一方、各サンプルポイント毎
の差分の内、一つでも基準範囲外であれば、判断結果は
「ＮＯ」となり、ステップＳ８に進み、不良品と判定す
る。
納されている正弦波データ（測定値）と、算出された理
想正弦波データ（理論値）との差分を各サンプルポイン
ト毎に求め、続くステップＳ６では、各サンプルポイン
ト毎に求めた理論値と測定値との差分が予め定められた
基準範囲内に収まっているか否かを判断する。そして、
各サンプルポイント毎の差分が全て基準範囲内に収まっ
ていれば、判断結果が「ＹＥＳ」となり、ステップＳ７
に進み、良品と判定する。一方、各サンプルポイント毎
の差分の内、一つでも基準範囲外であれば、判断結果は
「ＮＯ」となり、ステップＳ８に進み、不良品と判定す
る。
【００１２】このように、本実施の形態によれば、デジ
タルテスタ３にＡ／Ｄ変換器３ｂを設けておき、ＬＳＩ
１に内蔵されるローパスフィルタＬＰＦから出力される
アナログ正弦波信号をＡ／Ｄ変換し、これにより得られ
る１周期分以上の正弦波データを内部メモリに格納す
る。そして、デジタルテスタ３のプログラム処理に基づ
き、内部メモリに格納した１周期分以上の正弦波データ
（測定値）と、この正弦波データから得た振幅レベル、
位相および中点電位を元にして算出した理想正弦波デー
タ（理論値）との差分を各サンプルポイント毎に求め、
各サンプルポイント毎の差分が全て基準範囲内に収まっ
ていれば良品と判定し、一つでも基準範囲外であれば不
良品と判定するので、効率的な測定検査が実現して検査
工数を短縮化でき、これによりコスト削減に寄与し得る
ようになっている。
タルテスタ３にＡ／Ｄ変換器３ｂを設けておき、ＬＳＩ
１に内蔵されるローパスフィルタＬＰＦから出力される
アナログ正弦波信号をＡ／Ｄ変換し、これにより得られ
る１周期分以上の正弦波データを内部メモリに格納す
る。そして、デジタルテスタ３のプログラム処理に基づ
き、内部メモリに格納した１周期分以上の正弦波データ
（測定値）と、この正弦波データから得た振幅レベル、
位相および中点電位を元にして算出した理想正弦波デー
タ（理論値）との差分を各サンプルポイント毎に求め、
各サンプルポイント毎の差分が全て基準範囲内に収まっ
ていれば良品と判定し、一つでも基準範囲外であれば不
良品と判定するので、効率的な測定検査が実現して検査
工数を短縮化でき、これによりコスト削減に寄与し得る
ようになっている。
【００１３】
【発明の効果】請求項１，２に記載の発明によれば、集
積回路に内蔵されるフィルタ手段から出力されるアナロ
グ波形信号をＡ／Ｄ変換して得た所定サンプル分の波形
データを記憶手段に格納しておき、この所定サンプル分
の波形データと、当該波形データから得た振幅レベル、
位相および中点電位を元にして算出した理想波形データ
との差分を各サンプルポイント毎に求め、各サンプルポ
イント毎の差分が全て基準範囲内に収まっていれば良品
と判定し、一つでも基準範囲外であれば不良品と判定す
るので、効率的な測定検査が実現して検査工数を短縮化
でき、これによりコスト削減に寄与することができる。
積回路に内蔵されるフィルタ手段から出力されるアナロ
グ波形信号をＡ／Ｄ変換して得た所定サンプル分の波形
データを記憶手段に格納しておき、この所定サンプル分
の波形データと、当該波形データから得た振幅レベル、
位相および中点電位を元にして算出した理想波形データ
との差分を各サンプルポイント毎に求め、各サンプルポ
イント毎の差分が全て基準範囲内に収まっていれば良品
と判定し、一つでも基準範囲外であれば不良品と判定す
るので、効率的な測定検査が実現して検査工数を短縮化
でき、これによりコスト削減に寄与することができる。
【図１】実施の一形態による検査装置の構成を示すブロ
ック図である。
ック図である。
【図２】検査装置の動作を説明するためのフローチャー
トである。
トである。
１…ＬＳＩ、２…端子変換ボード、３…デジタルテス
タ、３ａ…検査プログラム、３ｂ…Ａ／Ｄ変換器。
タ、３ａ…検査プログラム、３ｂ…Ａ／Ｄ変換器。
Claims (2)
- 【請求項１】 集積回路に内蔵されるフィルタ手段から
出力されるアナログ波形信号をＡ／Ｄ変換し、これによ
り得られる所定サンプル分の波形データを記憶手段に格
納するデータ取得手段と、 このデータ取得手段によって記憶手段に格納された所定
サンプル分の波形データと、この波形データから得た振
幅レベル、位相および中点電位を元にして算出した理想
波形データとの差分を各サンプルポイント毎に求め、各
サンプルポイント毎の差分が全て基準範囲内に収まって
いれば良品と判定し、一つでも基準範囲外であれば不良
品と判定する良否判定手段とを具備することを特徴とす
る検査装置。 - 【請求項２】 集積回路に内蔵されるフィルタ手段から
出力されるアナログ波形信号をＡ／Ｄ変換し、これによ
り得られる所定サンプル分の波形データを記憶手段に格
納するデータ取得過程と、 このデータ取得過程にて記憶手段に格納された所定サン
プル分の波形データと、この波形データから得た振幅レ
ベル、位相および中点電位を元にして算出した理想波形
データとの差分を各サンプルポイント毎に求め、各サン
プルポイント毎の差分が全て基準範囲内に収まっていれ
ば良品と判定し、一つでも基準範囲外であれば不良品と
判定する良否判定過程とを具備することを特徴とする検
査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001253857A JP2003066120A (ja) | 2001-08-24 | 2001-08-24 | 検査装置および検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001253857A JP2003066120A (ja) | 2001-08-24 | 2001-08-24 | 検査装置および検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003066120A true JP2003066120A (ja) | 2003-03-05 |
Family
ID=19082114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001253857A Pending JP2003066120A (ja) | 2001-08-24 | 2001-08-24 | 検査装置および検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003066120A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1688752A1 (en) * | 2005-02-02 | 2006-08-09 | Agilent Technologies, Inc. | Apparatus and method for using mems filters to test electronic circuits |
| JP2010005727A (ja) * | 2008-06-26 | 2010-01-14 | Sanmei Electric Co Ltd | 演算処理システム |
-
2001
- 2001-08-24 JP JP2001253857A patent/JP2003066120A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1688752A1 (en) * | 2005-02-02 | 2006-08-09 | Agilent Technologies, Inc. | Apparatus and method for using mems filters to test electronic circuits |
| JP2010005727A (ja) * | 2008-06-26 | 2010-01-14 | Sanmei Electric Co Ltd | 演算処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645941A (ja) | 検査装置 | |
| JP2003066120A (ja) | 検査装置および検査方法 | |
| JP3311464B2 (ja) | 信号測定装置 | |
| JP2001141767A (ja) | ジッタ測定回路とそれを用いたｉｃテスタ | |
| CN211453929U (zh) | 一种参数检测电路 | |
| JP2002055128A (ja) | 交流信号測定器 | |
| JPH1010163A (ja) | 実効値電圧測定装置 | |
| JP2000284008A (ja) | 周波数測定方法及び周波数測定装置 | |
| JP2000209767A (ja) | デジタル形保護制御装置のアナログ入力部監視装置 | |
| JP4192638B2 (ja) | 電子制御装置の機能検査方法および機能検査装置 | |
| US7032150B2 (en) | Method and apparatus for measuring group delay of a device under test | |
| JP4283157B2 (ja) | 半導体装置の試験方法 | |
| JP2009002758A (ja) | インピーダンス測定装置 | |
| JP3376972B2 (ja) | 信号検査方法 | |
| JP2004088515A (ja) | Ａｄｃの検査方法及び検査装置 | |
| JP4062006B2 (ja) | フィルタ回路の検査装置 | |
| JPH11202032A (ja) | 基板検査方法、およびこの方法を使用した基板検査装置 | |
| JP3621519B2 (ja) | デバイスの良否判定方法 | |
| JP2959174B2 (ja) | 集積回路 | |
| JP3374087B2 (ja) | 半導体集積回路の試験方法 | |
| CN110824410A (zh) | 一种参数检测电路及方法 | |
| JPH10104323A (ja) | Ｉｃ試験装置及び該装置におけるパターン測定方法 | |
| JPH1068762A (ja) | Ａ／ｄコンバータを内蔵した半導体回路装置 | |
| JP2000147072A (ja) | デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 | |
| JP2003207550A (ja) | 半導体集積回路の試験方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050407 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050407 |