JPH10104323A - Ｉｃ試験装置及び該装置におけるパターン測定方法 - Google Patents

Abstract

(57)【要約】 【課題】 専用のハードウェアを設けることなくＲＯＭ
等のパターンの良否を判定でき、しかも、判定に際して
被測定試料の出力電圧値が得られるＩＣ試験装置及び該
装置におけるパターン測定方法を提供する。 【解決手段】 入力信号発生部１５は、入力パターン格
納部１３に記憶された入力パターンから入力信号を生成
して被測定試料１に印加する。被測定試料１からは入力
信号に呼応した出力信号が内蔵のＲＯＭから出力され
る。電圧測定部１８は入力信号発生部１５からの電圧測
定指示に従って、既定のサンプリングタイミングで出力
電圧１９を測定する。制御プロセッサ１７は出力電圧１
９を所定の基準電圧に基づいてテキスト形式の出力パタ
ーン２０へ変換し、これを期待パターン格納部１４に記
憶されたテキスト形式の期待パターンと比較して、ＲＯ
Ｍパターンの良否の判定結果である測定結果Ａを出力
し、また、出力電圧１９の値を測定結果Ｂとして出力す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＲＯＭ（リードオ
ンリーメモリ）などの被測定試料のパターンの良否判定
を行うＩＣ（集積回路）試験装置及び該装置におけるパ
ターン測定方法に関するものである。

【０００２】

【従来の技術】図５は、ＲＯＭ等のパターンの良否を判
定する従来のＩＣ試験装置の構成を示している。この図
において、被測定試料１はＩＣ試験装置の測定対象であ
って例えばＲＯＭで構成される。被測定試料１に対して
或る一定の入力信号を与えると、この入力信号に呼応し
た出力信号が被測定試料１から出力される。

【０００３】テストパターン格納部２はＩＣ試験装置に
与えられる所定のテストパターンを格納しており、ＲＯ
Ｍパターンの良否判定の用に供される。より詳細に言え
ば、テストパターン格納部２は、被測定試料１に与える
べき入力パターン３と、入力パターン３に呼応して被測
定試料１から出力されるべき期待パターン４を含んでい
る。

【０００４】このテストパターンとしては、例えば図６
に示す形式のものが用いられる。同図において、左端に
示す「アドレス」は時系列を表わしており、入力パター
ン３及び期待パターン４はこのアドレスの昇順に被測定
試料１へ与えられる。つまり、アドレスが０→１→２
→... と進むことによって、各アドレスに対応する入力
パターン３に応じた信号波が被測定試料１へ順次入力さ
れる。

【０００５】また、入力パターン３及び期待パターン４
にあっては、これらパターンの横方向の並びが被測定試
料１の入出力ピンの並びに対応している。つまり、図中
の左から右に向かって、入力パターン３が第１のピン，
第２のピン，... 第１０のピンの各入力ピンに対応する
と共に、期待パターン４が第１１のピン，第１２のピ
ン，... ，第２０のピンの各出力ピンに対応する。

【０００６】ここで、被測定試料１に与えられる入力信
号は、各ピンに対する入力パターンが「１」の場合に被
測定試料１の規格を満足する電圧レベル及び振幅を持つ
方形波となる。また、被測定試料１から出力される出力
信号は、所定の基準電圧との比較によって”Ｈ”レベ
ル”（ハイレベル）或いはＬ”レベル（ローレベル）の
何れかに判定される。これらレベルに対応した期待値
が、図中の期待パターン４を構成する「Ｈ」或いは
「Ｌ」である。

【０００７】すなわち、ハイレベルの期待値とは、入力
信号の応答である出力信号が、サンプリングした時点で
基準電圧以上の場合に「良」と判定され、そうでない場
合に「否」と判定されるものである。これに対し、ロー
レベルの期待値とは、サンプリングした時点で出力信号
が基準電圧よりも低い場合に「良」と判定され、そうで
ない場合に「否」と判定されるものである。

【０００８】以上のことをアドレス（図６参照）が
「０」の場合で説明すれば、第１のピンには「１」の入
力信号波が印加され、第２〜第１０のピンには何れも
「０」の入力信号波が印加されることになる。また、第
１１のピンにはハイレベルの期待値が設定されており、
第１２〜第２０のピンには何れもローレベルの期待値が
設定されていることになる。

【０００９】一方、入力信号発生部５は、図６に示され
るようなテキスト形式の入力パターン３を信号波に変換
して、これをアドレスの昇順に被測定試料１に与える。
また、出力信号判定部６は、予め設定されたサンプリン
グタイミングで被測定試料１が出力する信号波を基準電
圧に基づいて判定（つまり、ハイレベル／ローレベルを
判定）し、この判定結果をテキスト形式へ変換したのち
に期待パターン４との比較を行う。制御プロセッサ７は
出力信号判定部６が生成した比較結果を「測定結果Ａ」
として出力する。

【００１０】なお、電圧測定部８は被測定試料１の内部
におけるアナログ系の測定を行う回路であって、例え
ば、特定のピンに所定の電圧を印加したときの電流値を
計測する。これに対し、上述した入力信号発生部５及び
出力信号判定部６はデジタル系の測定を行うための回路
である。この電圧測定部８は従来のＩＣ試験装置ではＲ
ＯＭパターンの測定には関与しておらず、後述するよう
に本発明においてだけＲＯＭパターンの測定のために用
いられる。

【００１１】次に、上記構成によるＩＣ試験装置の動作
を概説する。まず、入力信号発生部５がテキスト形式の
入力パターン３から入力信号を生成し、これを被測定試
料１の入力ピンへ印加する。これにより、被測定試料１
は出力ピンを介して内蔵ＲＯＭの出力を出力信号判定部
６へ送出する。すると、出力信号判定部６は被測定試料
１からの出力信号をテキスト形式に変換し、これを期待
パターン４と比較してＲＯＭパターンの良否判定を行
う。この判定結果は制御プロセッサ７に通知され、制御
プロセッサ７は各アドレスの出力ピンに関する良否判定
の結果（図中の測定結果Ａ）を出力する。

【００１２】

【発明が解決しようとする課題】以上のように、従来の
ＩＣ試験装置ではＲＯＭパターンの良否を判定するのに
出力信号判定部６を用いていた。ところが、この出力信
号判定部６は上述した機能を全てハードウェアで実現し
た専用の回路であるため、必然的に大がかりなものとな
り、ＩＣ試験装置の大型化や製造コスト増などの問題を
惹起していた。

【００１３】また、上述したＩＣ試験装置の測定結果と
しては、被測定試料１の出力パターンと期待パターン４
の良否判定が各アドレスについて得られるだけであっ
た。つまり、従来は被測定試料１が出力する実際の出力
電圧値を参照することができず、例えば判定結果として
「否」が出力された場合に、基準電圧値に対する出力電
圧値の度合いを見るなどすることはできなかった。

【００１４】本発明は上記の点に鑑みてなされたもので
あり、その目的は、大がかりな専用のハードウェアを必
要とせずにＲＯＭ等のパターンの良否を判定でき、しか
も、判定に際して被測定試料の出力電圧値が得られるＩ
Ｃ試験装置及び該装置におけるパターン測定方法を提供
することにある。

【００１５】

【課題を解決するための手段】以上の課題を解決するた
めに、請求項１記載の発明は、電圧の測定を行う電圧測
定部を有し、ＲＯＭ等の被測定試料のパターンの良否を
判定するＩＣ試験装置におけるパターン測定方法におい
て、測定条件となる入力パターンに応じた入力信号を前
記被測定試料に印加し、前記電圧測定部に電圧測定を指
示して、前記入力信号に対する応答として前記被測定試
料が発生する出力信号電圧を測定し、測定された前記出
力信号電圧を予め決められた基準電圧と比較して出力パ
ターンを作成し、前記出力パターンを予め決められた期
待パターンと比較して前記出力信号電圧の良否の判定結
果を生成することを特徴としている。また、請求項２記
載の発明は、請求項１記載の発明において、前記出力信
号電圧が前記電圧測定部により測定されたのちに、前記
出力信号電圧の値を前記被測定試料の出力ピン毎に出力
することを特徴としている。

【００１６】また、請求項３記載の発明は、電圧の測定
を行う電圧測定手段を有し、ＲＯＭ等の被測定試料のパ
ターンの良否を判定するＩＣ試験装置において、測定条
件となる入力パターンに応じた入力信号を前記被測定試
料に印加する測定信号発生手段と、前記入力信号に対す
る応答として前記被測定試料が発生する出力信号電圧の
測定を、前記電圧測定手段に指示する測定指示手段と、
前記電圧測定手段が前記測定指示手段の指示に従って測
定した前記出力信号電圧を、予め決められた基準電圧と
比較して出力パターンを作成すると共に、該出力パター
ンと予め決められた期待パターンとの比較により前記出
力信号電圧の良否を判定する判定手段とを具備すること
を特徴としている。また、請求項４記載の発明は、請求
項３記載の発明において、前記電圧測定手段により測定
された前記出力信号電圧の値を前記被測定試料の出力ピ
ン毎に出力する電圧値出力手段を有することを特徴とし
ている。

【００１７】

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態について説明する。図１は同実施形態によるＩ
Ｃ試験装置の構成を示すブロック図である。この図にお
いて、図５と同じ機能を有する構成要素については同一
の符号を付してあり、ここではその説明を省略する。

【００１８】入力パターン格納部１３は被測定試料１に
与える入力パターンを記憶している。ここで、図２は入
力パターン格納部１３に記憶された情報の形式を示して
いる。同図から分かるように、従来と同様の「１」或い
は「０」で記述された入力パターンに加え、入力信号発
生部１５（後述）に対して電圧測定を指示するための
「％ＬＣＤ＿ＭＥＡＳ」命令が含まれている。

【００１９】期待パターン格納部１４は被測定試料１か
ら得られる出力信号の期待値を記憶している。図３は期
待パターン格納部１４に記憶された情報の形式を示して
おり、同図から明らかなように、従来の期待パターン４
と同様の形式である。入力信号発生部１５の構成は上述
した入力信号発生部５とほぼ同じであって、入力パター
ン格納部１３から読み出される命令を解読して、「％Ｌ
ＣＤ＿ＭＥＡＳ」命令であることが認識された場合には
電圧測定部１８（後述）に対して電圧測定指示を送出す
る点が異なる。

【００２０】制御プロセッサ１７の機能の詳細について
は、後述する動作説明に譲ることとする。電圧測定部１
８の構成は上述した電圧測定部８とほぼ同じであって、
入力信号発生部１５から送出される電圧測定指示に従っ
て被測定試料１の出力電圧を測定し、測定された電圧値
を出力電圧１９として制御プロセッサ１７へ送出する点
が異なる。出力パターン２０は、出力電圧１９を基準電
圧と比較した結果をテキスト形式に変換したパターンで
あって、従来のＩＣ試験装置において出力信号判定部６
が期待パターン４との比較に用いていたものと同じパタ
ーンである。

【００２１】次に、上記構成によるＩＣ試験装置の動作
を説明する。ここで、図４は制御プロセッサ１７の詳細
な動作を説明したフローチャートである。まず、入力信
号発生部１５は入力パターン格納部１３から入力パター
ンを取得し、テキスト形式で記述されている入力パター
ンを信号波へ変換したのち、これを入力信号として被測
定試料１の入力ピンに印加する。これにより、被測定試
料１は、入力信号に呼応した内蔵ＲＯＭの出力信号を出
力ピンを介して電圧測定部１８へ送出する。

【００２２】このとき、入力信号発生部１５は電圧測定
部１８に対して電圧測定指示を通知する。そのため、電
圧測定部１８は予め設定されたサンプリングタイミング
で被測定試料１から出力される信号波の電圧を測定し
て、これを制御プロセッサ１７へ送出する。制御プロセ
ッサ１７は、測定された電圧値を出力電圧１９として取
り込んで内部メモリ（図示省略）へ待避する。

【００２３】次に、ステップＳ１において、制御プロセ
ッサ１７は被測定試料１の出力ピンに対応した出力電圧
１９の値を内部メモリの待避エリアから取り出す。次い
で、ステップＳ２において、制御プロセッサ１７は出力
ピンの或るピンに対して測定された出力電圧１９と基準
電圧とを比較し、測定電圧の値が基準電圧の値以上であ
る場合は、ステップＳ３において測定電圧の値を「Ｈ」
の出力パターン２０に変換して内部メモリに待避する。
これに対し、測定電圧の値が基準電圧よりも低い場合、
制御プロセッサ１７はステップＳ４において測定電圧の
値を「Ｌ」の出力パターン２０に変換して内部メモリに
待避する。

【００２４】次に、ステップＳ５において、制御プロセ
ッサ１７は被測定試料１の全ての出力ピンに対して出力
パターン２０の変換処理を実施したかどうかを判定す
る。未だ処理していない出力ピンが存在する場合は、順
次、対象とする出力ピンを変えてステップＳ２〜ステッ
プＳ４の変換処理を繰り返し行う。次に、ステップＳ６
において、制御プロセッサ１７は変換された出力パター
ン２０を全てのアドレスについて内部メモリから取り出
すと共に、期待パターン格納部１４から期待パターンを
全てのアドレスについて読み込む。

【００２５】次いで、ステップＳ７において、制御プロ
セッサ１７は各アドレスの各ピンについて、出力パター
ン２０が期待パターンと一致するかどうかの比較を行
う。この比較の結果、双方のパターンが一致した場合に
は、制御プロセッサ１７はステップＳ８において出力パ
ターン２０を「良」と判定し、パターンが不一致であれ
ば制御プロセッサ１７はステップＳ９において出力パタ
ーン２０を「否」と判定する。そして、制御プロセッサ
１７はこれら一連の処理を全てのアドレスの全出力ピン
に対して実施する。

【００２６】次いで、制御プロセッサ１７は、全てのア
ドレスの全出力ピンに関する出力パターン２０の良否の
判定結果を示す測定結果Ａを出力する。これにより、ど
のアドレスの何れのピンが「否」と判定されたかを認識
できる。加えて、制御プロセッサ１７は内部メモリに待
避されている被測定試料１の出力電圧値を測定結果Ｂと
して出力する。これにより、不良ピンの解析などをさら
に詳細に実施できる。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
電圧の測定を行う電圧測定部を有するＩＣ測定装置にお
いて、被測定試料に印加した入力信号に対する応答であ
る出力信号電圧を既存の電圧測定部を用いて測定するよ
うにしたので、従来のように大がかりな専用の回路を構
成しなくとも、出力信号電圧に基づいてＲＯＭ等の被測
定試料の良否を判定でき、ＩＣ試験装置の小型化及び製
造コストの低減を図ることが可能となるという効果が得
られる。

【００２８】また、請求項２又は４記載の発明によれ
ば、被測定試料が出力した出力信号電圧値を出力ピン毎
に出力するようにしたので、ＲＯＭなどの被測定試料の
不良を定量的に解析することが可能となるという効果が
得られる。

【図面の簡単な説明】

【図１】 本発明の一実施形態によるＩＣ試験装置の構
成を示すブロック図である。

【図２】 同装置の入力パターン格納部１３に格納され
た情報の形式を示す説明図である。

【図３】 同装置の期待パターン格納部１４に格納され
た情報の形式を示す説明図である。

【図４】 同装置の制御プロセッサ１７の動作を説明す
るフローチャートである。

【図５】 従来の技術によるＩＣ試験装置の構成を示す
ブロック図である。

【図６】 同装置で用いられるテストパターンの形式を
示す説明図である。

【符号の説明】

１ 被測定試料 １３ 入力パターン格納部 １４ 期待パターン格納部 １５ 入力信号発生部 １７ 制御プロセッサ １８ 電圧測定部 １９ 出力電圧 ２０ 出力パターン Ａ，Ｂ 測定結果

Claims (4)

【特許請求の範囲】
1. 【請求項１】 電圧の測定を行う電圧測定部を有し、Ｒ
   ＯＭ等の被測定試料のパターンの良否を判定するＩＣ試
   験装置におけるパターン測定方法において、 測定条件となる入力パターンに応じた入力信号を前記被
   測定試料に印加し、 前記電圧測定部に電圧測定を指示して、前記入力信号に
   対する応答として前記被測定試料が発生する出力信号電
   圧を測定し、 測定された前記出力信号電圧を予め決められた基準電圧
   と比較して出力パターンを作成し、 前記出力パターンを予め決められた期待パターンと比較
   して前記出力信号電圧の良否の判定結果を生成すること
   を特徴とするＩＣ試験装置におけるパターン測定方法。
2. 【請求項２】 前記出力信号電圧が前記電圧測定部によ
   り測定されたのちに、前記出力信号電圧の値を前記被測
   定試料の出力ピン毎に出力することを特徴とする請求項
   １記載のＩＣ試験装置におけるパターン測定方法。
3. 【請求項３】 電圧の測定を行う電圧測定手段を有し、
   ＲＯＭ等の被測定試料のパターンの良否を判定するＩＣ
   試験装置において、 測定条件となる入力パターンに応じた入力信号を前記被
   測定試料に印加する測定信号発生手段と、 前記入力信号に対する応答として前記被測定試料が発生
   する出力信号電圧の測定を、前記電圧測定手段に指示す
   る測定指示手段と、 前記電圧測定手段が前記測定指示手段の指示に従って測
   定した前記出力信号電圧を、予め決められた基準電圧と
   比較して出力パターンを作成すると共に、該出力パター
   ンと予め決められた期待パターンとの比較により前記出
   力信号電圧の良否を判定する判定手段とを具備すること
   を特徴とするＩＣ試験装置。
4. 【請求項４】 前記電圧測定手段により測定された前記
   出力信号電圧の値を前記被測定試料の出力ピン毎に出力
   する電圧値出力手段を有することを特徴とする請求項３
   記載のＩＣ試験装置。