JP2000221242A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JP2000221242A JP2000221242A JP11023168A JP2316899A JP2000221242A JP 2000221242 A JP2000221242 A JP 2000221242A JP 11023168 A JP11023168 A JP 11023168A JP 2316899 A JP2316899 A JP 2316899A JP 2000221242 A JP2000221242 A JP 2000221242A
- Authority
- JP
- Japan
- Prior art keywords
- under test
- device under
- output
- circuit
- fail
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 74
- 238000005259 measurement Methods 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
装置の測定回路ブロックの端子数より多い場合であって
も、被測定デバイスの同時試験数の減少を最小限に抑え
ることができる半導体試験装置を提供する。 【解決手段】 複数の被測定デバイス3に対して、複数
の測定回路ブロックが設けられ、複数の被測定デバイス
3を同時に試験できる半導体試験装置において、前記複
数の測定回路ブロックの出力を全て入力し、各被測定デ
バイス3の判定結果を演算する演算回路6を設けた。
Description
関し、特に被測定デバイスのPASS/FAIL判定に
関する。
における、被測定デバイスのPASS/FAILを判定
する回路のブロック図である。ドライバ1の出力端子お
よびコンパレータ2の入力端子は、被測定デバイス3の
端子に接続されており、被測定デバイス3に試験信号を
与えるとき、ドライバ1が入力信号を被測定デバイス3
に送り、被測定デバイス3から被試験信号を取り出すと
き、被測定デバイス3の出力がコンパレータ2に入力さ
れる。このコンパレータ2の出力は、PASS/FAI
L判定回路4に入力され、このPASS/FAIL判定
回路4の出力は、ORまたはAND回路5に入力され
る。さらに、ORまたはAND回路5は、FAIL出力
を出力する。
S/FAIL判定回路4は、被測定デバイス3の端子数
だけ設けられている。ORまたはAND回路5には、被
測定デバイス3の端子数だけ設けられたPASS/FA
IL判定回路4の出力が入力される。
定デバイス3毎に設けられていて、各被測定デバイス3
毎に独立している。
成による半導体試験装置によって被測定デバイス3の試
験を行うと、次のような問題がある。すなわち、被測定
デバイス3の入出力端子が、測定回路ブロックの端子よ
り1端子でも多くなってしまうと、測定ができなくなっ
てしまう。
していない測定回路ブロック(図3においては、DUT
nに対応する測定回路ブロック)があれば、これを使用
して測定が可能になるはずであるが、1個の被測定デバ
イス3に対し、2個の測定回路ブロックを使用すること
になるので、被測定デバイス3の同時試験数を1/2に
減らす必要がある。
されたもので、被測定デバイスの入出力端子数が、半導
体試験装置の測定回路ブロックの端子数より多い場合で
あっても、被測定デバイスの同時試験数の減少を最小限
に抑えることができる半導体試験装置を提供するもので
ある。
は、複数の被測定デバイスに対して、複数の測定回路ブ
ロックが設けられ、複数の被測定デバイスを同時に試験
できる半導体試験装置において、前記複数の測定回路ブ
ロックの出力を全て入力し、各被測定デバイスの判定結
果を演算する演算回路を有することを特徴とする半導体
試験装置である。
は、前記複数の測定回路ブロックの出力を被測定デバイ
ス毎に分類した後に、ORまたはANDをとることを特
徴とする請求項1に記載の半導体試験装置である。
ロックは、前記被測定デバイスの出力を基準値と比較す
るコンパレータと、このコンパレータによる比較結果に
基づいて、前記被測定デバイスの出力のPASS/FA
ILを判定するPASS/FAIL判定回路とを有する
ことを特徴とする請求項1または2に記載の半導体試験
装置である。
1に示すブロック図を参照して説明する。被測定デバイ
ス3の一つの端子に、入力信号が入力されるドライバ1
の出力端子、およびコンパレータ2の入力端子が一つづ
つ接続されている。このコンパレータ2の出力は、PA
SS/FAIL判定回路4に入力され、このPASS/
FAIL判定回路4の出力は、DUT EDIT回路6
に入力されている。
2、PASS/FAIL判定回路4が複数集まって、測
定回路ブロックを形成している。測定回路ブロックは、
本来、一つの被測定デバイス3に対応するものであり、
ドライバ1、コンパレータ2、PASS/FAIL判定
回路4が一組となって、被測定デバイス3の一つの端子
に対応している。
の端子より、被測定デバイス3の端子の方が一つ多いの
で、この余った端子は、使用していない測定回路ブロッ
ク(DUT(n)に対応する測定回路ブロック)に接続
されている。また、全ての被測定デバイス3の余り端
子、すなわちDUT(1)、DUT(2)、…、DUT
(n−1)の余り端子は、使用していない測定回路ブロ
ック(DUT(n)に対応する測定回路ブロック)に接
続されている。
イス3に対応するFAIL出力、すなわちDUT(1)
FAIL出力、DUT(2)FAIL出力、…、DUT
(n−1)FAIL出力を出力している。
定デバイス3に試験信号を与えるとき、入力信号が、ド
ライバ1を経由して被測定デバイス3の入力端子に入力
される。被測定デバイス3から被試験信号を取り出すと
き、この被測定デバイス3の出力端子から出力される出
力信号は、コンパレータ2において基準値と比較され、
比較結果がPASS/FAIL判定回路4に送られる。
このPASS/FAIL判定回路4は、前記比較結果か
ら、被測定デバイス3の出力信号が正常なものであるか
否かを判定する。
DUT EDIT回路6に送られ、ここで必要に応じ
て、複数の判定結果(PASS/FAIL情報)のOR
またはANDがとられる。そして、DUT EDIT回
路6からは、一つの被測定デバイス3の判定結果である
FAIL出力、例えばDUT(1)FAIL出力が出力
される。
らの出力は、DUT(n)に対応する測定回路ブロック
に入力されるが、この入力がコンパレータを介して入力
されるPASS/FAIL判定回路の出力も、前記DU
T EDIT回路6に入力される。そして、このDUT
EDIT回路6内で、前記複数の判定結果(PASS
/FAIL情報)と共にORまたはANDがとられ、一
つの被測定デバイス3の判定結果が演算される。
来技術のように、各測定回路ブロック毎に一つづつ設け
られているのではなく、全ての測定回路ブロックに対し
て一つだけ設けられている。従って、異なる測定回路ブ
ロックからの出力を合成して、一つの被測定デバイス3
の判定結果を演算するといったフレキシブルな対応が可
能となっている。
定回路ブロックからの複数の出力を一つづつ個別に扱う
ことができる。従って、DUT(n)に対応する測定回
路ブロックからの複数の出力が、異なる被測定デバイス
3からの出力の集合であっても、これらを各被測定デバ
イス3毎に分類することができる。そして、分類された
出力を、各被測定デバイス3のほとんどの出力が入力さ
れる測定回路ブロックからの出力と合成し、各被測定デ
バイス3の判定結果を演算することができる。なお、D
UT EDIT回路6は、ハードウェアによって構成し
てもよく、また、ソフトウェアで制御されるコンピュー
タ等によって構成してもよい。
端子数が、半導体試験装置の測定回路ブロックの端子数
より多い場合であっても、被測定デバイスの同時試験数
が1/2に減少することがなく、同時試験数の減少を最
小限に抑えることができる。
の構成を示すブロック図。
図。
る被測定デバイスのうち、被測定デバイスDUTn
(n:自然数)が存在しない状態を示すブロック図。
IL判定回路 5 ORまたはAND回路 6 DUT EDI
T回路(演算回路)
Claims (3)
- 【請求項1】 複数の被測定デバイスに対して、複数の
測定回路ブロックが設けられ、複数の被測定デバイスを
同時に試験できる半導体試験装置において、 前記複数の測定回路ブロックの出力を全て入力し、各被
測定デバイスの判定結果を演算する演算回路を有するこ
とを特徴とする半導体試験装置。 - 【請求項2】 前記演算回路は、前記複数の測定回路ブ
ロックの出力を被測定デバイス毎に分類した後に、OR
またはANDをとることを特徴とする請求項1に記載の
半導体試験装置。 - 【請求項3】 前記測定回路ブロックは、 前記被測定デバイスの出力を基準値と比較するコンパレ
ータと、 このコンパレータによる比較結果に基づいて、前記被測
定デバイスの出力のPASS/FAILを判定するPA
SS/FAIL判定回路とを有することを特徴とする請
求項1または2に記載の半導体試験装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02316899A JP3918344B2 (ja) | 1999-01-29 | 1999-01-29 | 半導体試験装置 |
US09/489,246 US6255844B1 (en) | 1999-01-29 | 2000-01-21 | Semiconductor testing apparatus |
KR1020000003662A KR20000053622A (ko) | 1999-01-29 | 2000-01-26 | 반도체 시험 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02316899A JP3918344B2 (ja) | 1999-01-29 | 1999-01-29 | 半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000221242A true JP2000221242A (ja) | 2000-08-11 |
JP3918344B2 JP3918344B2 (ja) | 2007-05-23 |
Family
ID=12103104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02316899A Expired - Fee Related JP3918344B2 (ja) | 1999-01-29 | 1999-01-29 | 半導体試験装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6255844B1 (ja) |
JP (1) | JP3918344B2 (ja) |
KR (1) | KR20000053622A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008298458A (ja) * | 2007-05-29 | 2008-12-11 | Yokogawa Electric Corp | 半導体試験装置 |
JP2010071863A (ja) * | 2008-09-19 | 2010-04-02 | Yokogawa Electric Corp | Icテスタ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6477095B2 (en) * | 2000-12-28 | 2002-11-05 | Infineon Technologies Richmond, Lp | Method for reading semiconductor die information in a parallel test and burn-in system |
KR100487946B1 (ko) * | 2002-08-29 | 2005-05-06 | 삼성전자주식회사 | 반도체 테스트 시스템 및 이 시스템의 테스트 방법 |
EP1649299B1 (en) * | 2003-07-23 | 2009-02-25 | Intellitech Corporation | System and method for optimized test and configuration throughput of electronic circuits |
US7768278B2 (en) * | 2007-02-14 | 2010-08-03 | Verigy (Singapore) Pte. Ltd. | High impedance, high parallelism, high temperature memory test system architecture |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4928278A (en) * | 1987-08-10 | 1990-05-22 | Nippon Telegraph And Telephone Corporation | IC test system |
US5579251A (en) * | 1992-03-31 | 1996-11-26 | Advantest Corporation | IC tester |
US5390129A (en) * | 1992-07-06 | 1995-02-14 | Motay Electronics, Inc. | Universal burn-in driver system and method therefor |
US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
-
1999
- 1999-01-29 JP JP02316899A patent/JP3918344B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-21 US US09/489,246 patent/US6255844B1/en not_active Expired - Fee Related
- 2000-01-26 KR KR1020000003662A patent/KR20000053622A/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008298458A (ja) * | 2007-05-29 | 2008-12-11 | Yokogawa Electric Corp | 半導体試験装置 |
JP2010071863A (ja) * | 2008-09-19 | 2010-04-02 | Yokogawa Electric Corp | Icテスタ |
Also Published As
Publication number | Publication date |
---|---|
KR20000053622A (ko) | 2000-08-25 |
JP3918344B2 (ja) | 2007-05-23 |
US6255844B1 (en) | 2001-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006023233A (ja) | 半導体試験装置および半導体試験方法 | |
JP2000221242A (ja) | 半導体試験装置 | |
JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
JPH07174822A (ja) | 半導体集積回路装置 | |
JPH11211793A (ja) | Ic試験装置 | |
JPS645461B2 (ja) | ||
JP3353288B2 (ja) | Lsi試験装置 | |
JPH0252446A (ja) | 集積回路の試験装置 | |
JP3372488B2 (ja) | 半導体cmos集積回路の試験装置 | |
JP2996989B2 (ja) | Icテスターのピン電流測定回路及びその基板 | |
JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
JPH1090360A (ja) | Lsi端子のショート/オープン検査装置 | |
JPH0772215A (ja) | 集積回路試験装置のテストステーション制御回路 | |
JPH05196699A (ja) | 半導体集積回路 | |
JPH06186292A (ja) | Lsi検査装置 | |
JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
JP2003084045A (ja) | 半導体集積回路の試験装置および方法 | |
JP2001330652A (ja) | 半導体装置 | |
US20030233606A1 (en) | Test facilitation circuit | |
JPH04270978A (ja) | Icテスタ | |
JPH102935A (ja) | Ic試験装置 | |
JP2005069970A (ja) | Icテスタ | |
JP2000009807A (ja) | 半導体デバイス試験装置および半導体デバイス試験装置における試験方法 | |
JPH05107310A (ja) | 電子回路測定装置 | |
JPH04355383A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070205 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |