JP2010071863A - Ｉｃテスタ - Google Patents

Abstract

【課題】少なくともフェイルデータとマスクデータからなる複数組のデータ転送が効率的に行えるＩＣテスタを実現することを目的にする。
【解決手段】本発明は、被試験対象に試験パターンを与え、被試験対象の出力と期待値とを比較し、試験を行うＩＣテスタに改良を加えたものである。本装置は、少なくとも比較結果であるフェイルデータ、比較をマスクするマスクデータからなる複数組のデータを圧縮する圧縮部と、この圧縮部からの圧縮データを解凍する解凍部とを備えたことを特徴とする装置である。
【選択図】図１

Description

本発明は、被試験対象を試験するＩＣテスタに関し、少なくともフェイルデータとマスクデータからなる複数組のデータ転送が効率的に行えるＩＣテスタに関するものである。

ＩＣテスタは、被試験対象（以下ＤＵＴ）、例えば、ＩＣ，ＬＳＩ等に試験パターンを与え、ＤＵＴの出力と期待値とを比較し、ＤＵＴの良否の判定を行うものである。このような装置は、下記特許文献１等に記載されている。

特開２００３−１９６９９９号公報

ＩＣテスタのコンパレータは、ＤＵＴの出力と期待値とを比較した結果により、フェイルデータを作成する。また、コンパレータは、マスクデータによりＤＵＴの出力と比較しないマスク状態となる。そして、フェイルデータとマスクデータとの組をＩＣチップ間やプリント基板間で送信して、各種処理を行っている。

フェイルデータとマスクデータとの組は、図５のように示され、フェイルデータの「あり」、「なし」、マスクデータの「あり」、「なし」の２ビットで示すことができる。そして、ＤＵＴごとの組の場合、図６に示されるように、ＤＵＴの数が増加すると、ビット幅も大きくなる。

しかし、図５のように、フェイルデータとマスクデータとの組を４つの状態で示したが、フェイルデータが「あり」で、マスクデータが「あり」の状態はＩＣテスタではあり得ない。そのため、データ転送に無駄が存在する。

ＩＣテスタは、各種回路が高集積化して搭載され、ＩＣチップ間やプリント基板間の信号経路数が多数であり、信号経路の確保や配置が大変であった。また、シリアル転送を行うとしても、転送時間がかかってしまい、試験時間に影響してしまうという問題点があった。

そこで、本発明の目的は、少なくともフェイルデータとマスクデータからなる複数組のデータ転送が効率的に行えるＩＣテスタを実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
被試験対象に試験パターンを与え、被試験対象の出力と期待値とを比較し、試験を行うＩＣテスタにおいて、
少なくとも比較結果であるフェイルデータ、比較をマスクするマスクデータからなる複数組のデータを圧縮する圧縮部と、
この圧縮部からの圧縮データを解凍する解凍部と
を備えたことを特徴とするＩＣテスタ。
請求項２記載の発明は、請求項１記載の発明であって、
前記圧縮部と前記解凍部をそれぞれ別のＩＣチップまたは別のプリント基板に搭載したことを特徴とするものである。
請求項３記載の発明は、
複数の被試験対象に試験パターンを与え、複数の被試験対象の出力と期待値とを比較し、同時に試験を行うＩＣテスタにおいて、
前記被試験対象ごとの少なくとも比較結果であるフェイルデータ、比較をマスクするマスクデータからなる複数組のデータを圧縮する判定部と、
この圧縮部からの圧縮データを格納、または、解凍して格納するフェイルメモリと
を備えたことを特徴とするものである。
請求項４記載の発明は、
複数の被試験対象を同時に試験するＩＣテスタにおいて、
前記複数の被試験対象に対して、試験パターンを与え、複数の被試験対象の出力と期待値とを比較し、被試験対象ごとの少なくとも比較結果であるフェイルデータ、比較をマスクするマスクデータからなる複数の前記被試験対象の組のデータを圧縮し、出力する複数のＰＥカードと、
これらのＰＥカードからの圧縮データを解凍し、被試験対象ごとに集約するフェイル制御カードと
を備えたことを特徴とするものである。

本発明によれば、以下のような効果がある。
請求項１，２によれば、圧縮部が、フェイルデータ、マスクデータの複数組のデータを圧縮して、転送し、解凍部で解凍するので、転送するビット数が少なくなり、データ転送が効率よく行える。

請求項３によれば、判定部が、フェイルデータ、マスクデータの複数組のデータを圧縮して、フェイルメモリへ転送するので、データ転送が効率よく行える。また、フェイルメモリが圧縮されたデータを格納すれば、メモリ容量を減らすことができる。

請求項４によれば、ＰＥカードが、フェイルデータ、マスクデータの複数組のデータを圧縮して、フェイル制御カードに転送するので、データ転送が効率よく行える。

以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。

図１において、複数のＤＵＴ１は、例えば、ＩＣ，ＬＳＩ等である。複数のＰＥＩＣ２はＩＣチップで、ドライバ、コンパレータ等からなるピンエレクトロニクス回路を有し、ＤＵＴ１に試験パターンを与え、ＤＵＴ１の出力と期待値とを比較し、比較結果であるフェイルデータ、比較をマスクするマスクデータを出力する。判定ＩＣ３はＩＣチップで、複数のＰＥＩＣ２からフェイルデータ、マスクデータを入力し、ＤＵＴ１ごとの良否の判定を行い、ＤＵＴごとのフェイルデータ、マスクデータの複数組のデータを圧縮して出力する。そして、判定ＩＣ３は、判定部３１、エンコーダ３２を有する。判定部３１は、複数のＰＥＩＣ２からのフェイルデータ、マスクデータを入力し、ＤＵＴ１ごとの良否判定を行う。エンコーダ３２は圧縮部で、判定部３１からＤＵＴ１ごとのフェイルデータ、マスクデータの複数組のデータを入力し、圧縮する。ＦＭＩＣ４はＩＣチップで、デコーダ４１、フェイルメモリ４２を有し、判定部ＩＣ３の圧縮データを受け取り、解凍して格納する。デコーダ４１は解凍部で、エンコーダ３２からの圧縮データを受け取り、解凍する。フェイルメモリ４２は、デコーダ４１で解凍されたフェイルデータ、マスクデータを格納する。

このような装置の動作を以下に説明する。ＰＥＩＣ２がＤＵＴ１に試験パターンを与え、ＤＵＴ１の出力と期待値と比較し、比較結果を示すフェイルデータを判定ＩＣ３に出力する。また、ＰＥＩＣ２は、通常、ＩＣテスタのピンごとにドライバ、コンパレータの組で構成され、同時にドライバ、コンパレータが動作することがないので、コンパレータに対して、マスクデータを与え、比較が行われないようになっている。このマスクデータを、ＰＥＩＣ２は判定ＩＣ３に出力する。そして、判定部３１は、複数のＰＥＩＣ２のフェイルデータ、マスクデータを入力し、ＤＵＴ１ごとの判定を行い、フェイルデータ、マスクデータの組を作成する。複数組、例えば、３組を、エンコーダ３２は、図２に示されるように、フェイルデータの「あり」かつマスクデータの「あり」、つまり、フェイルデータ、マスクデータの順で２ビットで示される「１１」のデータを除くことで圧縮して、ＦＭＩＣ４のデコーダ４１に圧縮データとして送る。デコーダ４１は、圧縮データを解凍して、フェイルメモリ４２に格納する。

このように、エンコーダ３２が、フェイルデータ、マスクデータの複数組を、フェイルデータの「あり」かつマスクデータの「あり」を除くことで圧縮して、転送し、デコーダ４１で解凍するので、転送するビット数が少なくなり、データ転送が効率よく行える。

複数のＤＵＴの場合、フェイルデータ、マスクデータの組の状態数は、フェイルデータの「あり」かつマスクデータの「あり」を除いた３^{（ＤＵＴ数）}で示すことができる。例えば、ＤＵＴ数が４つの場合の状態数は、３^４＝８１となる。この値を２進数で表すと７ビット（２^６＜８１≦２^７）となり、７ビットで、フェイルデータとマスクデータの組を表すことができる。そして、図３に示されるように、ＤＵＴ数が３以上の場合、フェイルデータの「あり」かつマスクデータの「あり」を除く圧縮によりビット数を減らすことができる。

次に、他の実施例を図４に示し説明する。図４において、複数のＤＵＴ５は、例えば、ＩＣ，ＬＳＩ等である。複数のＰＥカード６はプリント基板で、ピンエレクトロニクス回路等を有し、２．５個のＤＵＴ５に対して、試験パターンを与え、２．５個のＤＵＴ５の出力と期待値とを比較し、ＤＵＴ５ごとの少なくとも比較結果であるフェイルデータ、比較をマスクするマスクデータからなる３組のデータを圧縮し、出力する。また、ＰＥカード６は、エンコーダ６１を有する。エンコーダ６１は圧縮部で、２．５個のＤＵＴ５ごと、つまり、３個のＤＵＴ５ごとのフェイルデータ、マスクデータの３組のデータを圧縮して出力する。フェイル制御カード７はプリント基板で、複数のＰＥカード６からの圧縮データを解凍し、ＤＵＴ５ごとに集約し、ＤＵＴ５ごとのパターンマッチを行い、結果をＰＥカード６に送信する。フェイル制御カード７は、デコーダ７１、マッチ検出部７２を有する。デコーダ７１は解凍部で、エンコーダ６１からの圧縮データを解凍する。マッチ検出部７２は、デコーダ７１が解凍したデータをＤＵＴ５ごとに集約し、パターンマッチを検出し、検出結果をＰＥカード６に送信する。

このような装置の動作を以下に説明する。ＰＥカード６のそれぞれが、２．５個のＤＵＴ５に試験パターンを与え、２．５個のＤＵＴ５の出力と期待値とを図示しないコンパレータが比較、または、コンパレータがマスクデータにより比較を行わない。そして、ＰＥカード６のそれぞれが、ＤＵＴ５ごとのフェイルデータ、マスクデータの３組を作成し、この３組のデータを、エンコーダ６１が、フェイルデータの「あり」かつマスクデータの「あり」を除くことで圧縮して、フェイル制御カード７のデコーダ７１に出力する。デコーダ７１が、圧縮されたデータを解凍する。そして、マッチ検出部７２が、ＤＵＴ５ごとに、フェイルデータ、マスクデータを集約し、パターンマッチを行い、ＰＥカード６に送信する。このパターンマッチ結果により、ＰＥカード６がＤＵＴ５に対する試験を行う。

なお、本発明はこれに限定されるものではなく、ＤＵＴごとのフェイルデータ、マスクデータの複数組のデータの圧縮を示したが、ＤＵＴのピンごとのフェイルデータ、マスクデータの複数組のデータを圧縮する構成でもよい。

また、デコーダ４１が圧縮されたデータを解凍して、フェイルメモリ４２に格納する構成を示したが、圧縮されたデータを直接フェイルメモリ４２に格納する構成でもよい。このようにすれば、フェイルメモリ４２のメモリ容量を減らすことができる。

また、フェイルデータとマスクデータの複数組のデータを圧縮する例を示したが、他のデータ、例えば、回路の状態等を示すステータスデータを付加して、圧縮してもよい。

また、ＰＥカード６が２．５個のＤＵＴ５に接続する構成を示したが、ＤＵＴ５の個数に限定されるものではない。

そして、フェイル制御カード７がマッチ検出部７２を有する構成を示したが、マッチ検出部をＰＥカード６に設ける構成でもよい。この場合、ＤＵＴごとに集約したフェイルデータ、マスクデータをＰＥカード６に送信する構成となる。

本発明の一実施例を示した構成図である。 図１に示す装置のエンコーダ３２の動作を説明する図である。 図１に示す装置のエンコーダ３２の動作を説明する図である。 本発明の他の実施例を示した構成図である。 フェイルデータ、マスクデータの組を説明する図である。 ＤＵＴ数とフェイルデータ、マスクデータの組のデータ数との関係を示す図である。

符号の説明

１，５ ＤＵＴ
３ 判定ＩＣ
３２，６１ エンコーダ
４ ＦＭＩＣ
４１，７１ デコーダ
４２ フェイルメモリ
６ ＰＥカード
７ フェイル制御カード

Claims (4)

1. 被試験対象に試験パターンを与え、被試験対象の出力と期待値とを比較し、試験を行うＩＣテスタにおいて、
   少なくとも比較結果であるフェイルデータ、比較をマスクするマスクデータからなる複数組のデータを圧縮する圧縮部と、
   この圧縮部からの圧縮データを解凍する解凍部と
   を備えたことを特徴とするＩＣテスタ。
2. 前記圧縮部と前記解凍部をそれぞれ別のＩＣチップまたは別のプリント基板に搭載したことを特徴とする請求項１記載のＩＣテスタ。
3. 複数の被試験対象に試験パターンを与え、複数の被試験対象の出力と期待値とを比較し、同時に試験を行うＩＣテスタにおいて、
   前記被試験対象ごとの少なくとも比較結果であるフェイルデータ、比較をマスクするマスクデータからなる複数組のデータを圧縮する判定部と、
   この圧縮部からの圧縮データを格納、または、解凍して格納するフェイルメモリと
   を備えたことを特徴とするＩＣテスタ。
4. 複数の被試験対象を同時に試験するＩＣテスタにおいて、
   前記複数の被試験対象に対して、試験パターンを与え、複数の被試験対象の出力と期待値とを比較し、被試験対象ごとの少なくとも比較結果であるフェイルデータ、比較をマスクするマスクデータからなる複数の前記被試験対象の組のデータを圧縮し、出力する複数のＰＥカードと、
   これらのＰＥカードからの圧縮データを解凍し、被試験対象ごとに集約するフェイル制御カードと
   を備えたことを特徴とするＩＣテスタ。

Images