JPH01100474A - 回路基板検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プリント配線板等に実装された電子部品や
それらを含む回路の良否を検査する回路基板検査装置に
係り、特に、ロジック信号を用いてその良否を検査する
回路基板検査装置に関するものである。

〔従　来　例〕

回路基板（以下、［テスト基板）と言う。）の検査には
、従来、直流又は交流の電圧、電流信号が試験項目によ
って適宜使い分けされており、ロジック特性などの検査
には例えばパルス状の信号が試験用として用いられてい
る。

この試験用信号の入出力は、例えば第５図に示されるよ
うにテスト基板のコネクタ部を介して行ねれる場合と、
第６図に示されるように、テスト基板の所定回路パター
ンを介して行われる場合がある。

〔発明が解決しようとする問題点〕

上記第５図の場合には、信号の入出力間に含まれる素子
や回路が多いので、試験用信号がパルス信号であると否
とにかかわらず、不良と判定されたときどの箇所が不具
合なのかわかりにくい。

第６図の場合には試験が比較的小範囲に区切って行われ
るので、不具合箇所がわかりやすい。しかしながら素子
によっては、本来の動作極性と異なる逆極性の試験用パ
ルスにて損傷を受けることがある。したがって、単に１
，０のパルス信号を加えて試験を行うと、良品基板が不
良と誤判定されることがある。

この発明は上記の点に鑑みなされたもので、その目的は
、テスト基板の各回路に応じてディジタル的に設定され
たロジック信号を加え１部品の損傷等による誤判定が無
く、安全で高精度の回路基板検査装置を提供することに
ある。

〔問題点を解決するための手段〕

この発明の実施例が示されている第１図を参照すると、
上記の問題点を解決するため下記（イ）ないしく二）の
手段を備えている。

（イ）　所定のロジック信号のパターンデータを有する
ロジックデータメモリ１゜ （ロ）　上記（イ）のデータにて所定の試験用ロジック
信号を発するパターン発生回路２゜ （ハ）　良品と確認されている基板３ｓに上記（ロ）の
ロジック信号を与え、その応答信号のパターンデータを
基準データとして保持する基準パターンメモリ８．。

（ニ）　試験用テスト基板に上記（ロ）のパターン発生
回路２から所定のロジック信号を加え、その応答信号の
パターンデータを上記（ハ）の基準データと比較して良
否判定を行うデータ検出手段７゜〔作　　　用〕 上記の構成により、良品基板３Ｂから得られる正規の応
答パターンデータと、テスト基板３から得られる応答パ
ターンデータとの差違を、データ検出手段７によりディ
ジタル的に検出することができる。

〔実　施　例〕

上記第１図によると、この回路基板検査装置は、例えば
上記ロジックデータメモリ１及びパターン発生回路２と
、このパターン発生回路２から上記良品基板３ｓ又はテ
スト基板３に加えられたロジック信号の応答信号を測定
箇所に応じて選択的に取り込むマルチプレクサ４が設け
られている。このマルチプレクサ４の後段には、例えば
その取り込んだ応答信号を量子化するサンプリング回路
５が設けられ、量子化された応答信号のデータはスイッ
チＳを介してテストパターンメモリ６に入力されるよう
になっている。

この実施例においては、上記パターン発生回路２が送出
するロジック信号は、例えばまず良品と確認されている
回路基板３ｓに与えられ、その量子化データは、スイッ
チＳの接点（Ａ）側を介して上記テストパターンメモリ
６に入力されるようになっている。この入力データは例
えば上記データ検出手段７により読み出され、上記基準
パターンメモリ８へ転送されたのち基準データとして保
持されるようになっている。

この準備動作が終わると、上記良品基板３ｓはテスト基
板３に置き換えられ、パターン発生回路２から上記同様
にロジックパターン信号が加えらるにの場合、その応答
信号はデータ検出の仕方により例えば上記スイッチＳの
接点〔Ａ〕、もしくはゲーｌ〜素子１０から接点（Ｂ）
側を介してテストパターンメモリ６に入力される。

上記スイッチＳが接点ＣＡｌ側にセットされた場合には
、データ検出手段７は例えばテストパターンメモリ６に
入力されたデータと、基準パターンメモリ８に保持され
ている基準データとをそれぞれ読み出して各ビットの一
致、不一致を比較し、テストパターンメモリ６のデータ
が基準パターンメモリ８のデータとすべて一致している
ことを検出すると、上記テスト基板は良と判定し、デー
タの不二致を検出すると不良と判定するようになってい
る。

上記スイッチＳが接点（Ｂ）側にセットされた場合には
、例えばサンプリング回路５の入出力間がコントローラ
１１からの制御にて直通にされ、マルチプレクサ４に取
り込まれたテスト基板３の応答信号は量子化されないで
ゲート素子１０の一方の入力端へ加えられるようになっ
ている。また、基準パターンメモリ８に保持されている
基準データは、例えばコントローラ１１からの制御によ
りパターン発生回路９においてロジック信号に変換され
、上記ゲート素子１０の他方の入力端に加えられるよう
になっている。

したがって１、加えられた２つのロジック信号はこのゲ
ート素子１０において比較され、両信号のパターンが一
致していると例えば論理０の出力がテストパターンメモ
リ６の各番地に入力され、不一致があれば論理１の出力
がその番地に入力される。

上記データ検出手段７は、テストパターンメモリ６の入
力データを読み出し、各番地ともすべて論理Ｏであれば
良品で、論理１が検出されれば不良品と判定する。この
実施例においては、上記〔Ａ〕。

（Ｂ）いずれの場合でも、不良の判定は例えば連続２回
のデータにて行い、誤判定が生じないようにされている
。

この実施例においては、上記ゲート素子１０にエクスク
ル−シブＯＲ回路を用いた場合が示されているが、他の
ゲート素子でもよい。例えばエクスクル−シブＮＯＲ回
路の場合には、上記と反対にすべての比較出力が論理１
であれば良と判定し。

論理０が検出されれば不良と判定する。

なお、第２図には、良品と確認されている回路基板の基
準データの入力の仕方が一例として流れ線図で示されて
いる。また、第３図と第４図には。

それぞれスイッチＳが（Ａ）側に設定された場合とＣＢ
）側に設定された場合における良否判定の一例が流れ線
図で示されている。

〔効　　　果〕

以上、詳細に説明したように、この発明による回路基板
検査装置は、例えばあらかじめ良品と確認されている回
路基板にパターン発生回路から所定のロジック信号を与
え、その応答信号のパターンデータを基準データとして
保持する基準パターンメモリを備えている。また、被検
査回路基板に上記パターン発生回路から所定のロジック
信号を加え、そのとき得られる応答信号のパターンデー
タを上記基準データと比較してその一致、不一致を検出
し、もしくは、上記基準データを変換して得られるロジ
ック信号と上記被検査回路基板からの応答ロジック信号
とをゲート素子でなる一致回路に加え、その論理出力の
１又はＯを検出することにより上記被検査回路基板の良
否を判定するデータ検出手段とを備えている。

したがってこの発明によれば、基板に装着された電子部
品が逆極性の試験用パルスなどで損傷するようなことは
無くなり、安全で、かつ、高精度の回路基板検査装置を
実現することができる。

【図面の簡単な説明】

第１図はこの発明による回路基板検査装置の要部構成の
一例を示すブロック線図、第２図は良品基板の基準デー
タ入力をマイクロコンピュータにて制御する場合の一例
を示すフローチャート、第３図及び第４図は被検査回路
基板の良否判定をマイクロコンピュータにて制御する場
合の一例を示すフローチャート、第５図と第６図は従来
装置の測定例を示す説明図である。 図中、１はロジックデータメモリ、２はパターン発生回
路、３ｓは良品回路基板、３は被検査回路基板、７はデ
ータ検出手段、８は基準パターンメモリ、１０はゲート
素子である。

Claims (1)

1. 【特許請求の範囲】 電子部品が装置された回路基板に試験用信号を加え、そ
   の応答信号を測定して上記基板の良否を判定する回路基
   板検査装置において、 所定のロジック信号のパターンデータを有するロジック
   データメモリ、及び該メモリのデータを変換して試験用
   のロジック信号を発するパターン発生回路と、 あらかじめ確認された良品回路基板に上記パターン発生
   回路から試験用ロジック信号を加え、その応答信号のパ
   ターンデータを基準データとして保持する基準パターン
   メモリと、 被検査回路基板に上記パターン発生回路から試験用ロジ
   ック信号を加えて得られる応答信号のパターンデータを
   上記基準パターンメモリの基準データと比較してその一
   致不一致を検出し、もしくは上記基準データを変換して
   得られるロジック信号と上記被検査回路基板の応答ロジ
   ック信号とをゲート素子でなる一致回路に加え、その１
   又は０の論理出力を検出することにより上記被検査回路
   基板の良否を判定するデータ検出手段とを備えているこ
   とを特徴とする回路基板検査装置。