JPH11242069A - 回路動作検査装置 - Google Patents
回路動作検査装置Info
- Publication number
- JPH11242069A JPH11242069A JP10044935A JP4493598A JPH11242069A JP H11242069 A JPH11242069 A JP H11242069A JP 10044935 A JP10044935 A JP 10044935A JP 4493598 A JP4493598 A JP 4493598A JP H11242069 A JPH11242069 A JP H11242069A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input terminal
- switch
- output
- inspection apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 標準製品を用いることなく被測定回路の回路
動作を検査する。 【解決手段】 被測定回路２００の互いに隣接する２つ
のポート２０１、２０２の信号を入力する第１及び第２
の入力端子１、２と、第１の入力端子１に与えられる信
号と第２の入力端子２に与えられる信号との排他的倫理
和を演算するＸ−ＯＲ回路とを具備し、Ｘ−ＯＲ回路の
出力を被測定回路２００の検査結果に用いる構成であ
り、Ｘ−ＯＲ回路が第１の入力端子１に与えられる信号
と第２の入力端子２に与えられる信号との排他的倫理和
を演算する開始時期及び演算期間を設定するサンプリン
グ回路を具備し、Ｘ−ＯＲ回路の出力を保持するラッチ
回路を具備する。
動作を検査する。 【解決手段】 被測定回路２００の互いに隣接する２つ
のポート２０１、２０２の信号を入力する第１及び第２
の入力端子１、２と、第１の入力端子１に与えられる信
号と第２の入力端子２に与えられる信号との排他的倫理
和を演算するＸ−ＯＲ回路とを具備し、Ｘ−ＯＲ回路の
出力を被測定回路２００の検査結果に用いる構成であ
り、Ｘ−ＯＲ回路が第１の入力端子１に与えられる信号
と第２の入力端子２に与えられる信号との排他的倫理和
を演算する開始時期及び演算期間を設定するサンプリン
グ回路を具備し、Ｘ−ＯＲ回路の出力を保持するラッチ
回路を具備する。
Description
【０００１】
【発明の属する技術分野】本発明は回路動作検査装置に
関する。
関する。
【０００２】
【従来の技術】デジタル信号が多い回路基板では、半田
付け等の不良個所の発見が困難であり、それに伴って修
理も困難である。
付け等の不良個所の発見が困難であり、それに伴って修
理も困難である。
【０００３】不良個所の発見やデータの合否判定をロジ
ックアナライザーを用いて行うことは可能ではあるが、
ロジックアナライザーは高価である上、作業性が良いと
は言い難い。
ックアナライザーを用いて行うことは可能ではあるが、
ロジックアナライザーは高価である上、作業性が良いと
は言い難い。
【０００４】特開昭６１−４０５７５号公報には、予め
何らかの方法で良品と判定した標準製品を用いて、この
標準製品の出力信号と測定対象製品の出力信号とをデジ
タル比較器で比較することにより、測定対象製品の回路
動作試験を行う装置が開示されている。しかし、標準製
品を用意する必要があるため、作業性は良くない。
何らかの方法で良品と判定した標準製品を用いて、この
標準製品の出力信号と測定対象製品の出力信号とをデジ
タル比較器で比較することにより、測定対象製品の回路
動作試験を行う装置が開示されている。しかし、標準製
品を用意する必要があるため、作業性は良くない。
【０００５】
【発明が解決しようとする課題】従って、本発明の課題
は、標準製品を用いることなく被測定回路の回路動作を
検査することが可能な装置を提供することである。
は、標準製品を用いることなく被測定回路の回路動作を
検査することが可能な装置を提供することである。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、請求項１に係る発明の回路動作検査装置は、被測定
回路の互いに隣接する２つのポートの信号を入力する第
１及び第２の入力端子と、第１の入力端子に与えられる
信号と第２の入力端子に与えられる信号との排他的論理
和を演算するＸ−ＯＲ回路とを具備し、Ｘ−ＯＲ回路の
出力を被測定回路の検査結果に用いる構成であることを
特徴とするものである。
め、請求項１に係る発明の回路動作検査装置は、被測定
回路の互いに隣接する２つのポートの信号を入力する第
１及び第２の入力端子と、第１の入力端子に与えられる
信号と第２の入力端子に与えられる信号との排他的論理
和を演算するＸ−ＯＲ回路とを具備し、Ｘ−ＯＲ回路の
出力を被測定回路の検査結果に用いる構成であることを
特徴とするものである。
【０００７】請求項２に係る発明の回路動作検査装置
は、請求項１に係る発明において、前記Ｘ−ＯＲ回路が
第１の入力端子に与えられる前記信号と第２の入力端子
に与えられる前記信号との排他的論理和を演算する開始
時期及び演算期間を設定するサンプリング回路を具備す
ることを特徴とする。
は、請求項１に係る発明において、前記Ｘ−ＯＲ回路が
第１の入力端子に与えられる前記信号と第２の入力端子
に与えられる前記信号との排他的論理和を演算する開始
時期及び演算期間を設定するサンプリング回路を具備す
ることを特徴とする。
【０００８】請求項３に係る発明の回路動作検査装置
は、請求項１に係る発明において、前記Ｘ−ＯＲ回路の
出力を保持するラッチ回路を具備することを特徴とす
る。
は、請求項１に係る発明において、前記Ｘ−ＯＲ回路の
出力を保持するラッチ回路を具備することを特徴とす
る。
【０００９】請求項４に係る発明の回路動作検査装置
は、請求項１に係る発明において、前記Ｘ−ＯＲ回路の
１の入力端と前記第１の入力端子との間に、第１のスイ
ッチと、この第１のスイッチにより選択的に前記第１の
入力端子とＸ−ＯＲ回路の前記１の入力端との間に接続
されるバッファ回路及びインバータ回路とを具備するこ
とを特徴とする。
は、請求項１に係る発明において、前記Ｘ−ＯＲ回路の
１の入力端と前記第１の入力端子との間に、第１のスイ
ッチと、この第１のスイッチにより選択的に前記第１の
入力端子とＸ−ＯＲ回路の前記１の入力端との間に接続
されるバッファ回路及びインバータ回路とを具備するこ
とを特徴とする。
【００１０】請求項５に係る発明の回路動作検査装置
は、請求項４に係る発明において、更に、前記Ｘ−ＯＲ
回路の他の入力端と前記第２の入力端子との間に、第２
のスイッチと、この第２のスイッチにより選択的に前記
第２の入力端子とＸ−ＯＲ回路の前記他の入力端との間
に接続されるバッファ回路及びインバータ回路とを具備
することを特徴とする。
は、請求項４に係る発明において、更に、前記Ｘ−ＯＲ
回路の他の入力端と前記第２の入力端子との間に、第２
のスイッチと、この第２のスイッチにより選択的に前記
第２の入力端子とＸ−ＯＲ回路の前記他の入力端との間
に接続されるバッファ回路及びインバータ回路とを具備
することを特徴とする。
【００１１】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施の形態に係る回路動作検査装置を説明する。
実施の形態に係る回路動作検査装置を説明する。
【００１２】図１は回路動作検査装置の構成例を示し、
回路動作検査検査１００は、第１の入力端子１と、第２
の入力端子２と、同期／非同期検出回路３と、第１のス
イッチ４と、第２のスイッチ７と、各２つのバッファ回
路５、８及びインバータ回路６、９を備えている。
回路動作検査検査１００は、第１の入力端子１と、第２
の入力端子２と、同期／非同期検出回路３と、第１のス
イッチ４と、第２のスイッチ７と、各２つのバッファ回
路５、８及びインバータ回路６、９を備えている。
【００１３】同期／非同期検出回路３は図４に示すよう
に、Ｘ−ＯＲ回路３ａと、ラッチ回路３ｂと、サンプリ
ング回路３ｃと、２つのＯＲ（論理和）回路３ｄ及び３
ｅとを備えている。
に、Ｘ−ＯＲ回路３ａと、ラッチ回路３ｂと、サンプリ
ング回路３ｃと、２つのＯＲ（論理和）回路３ｄ及び３
ｅとを備えている。
【００１４】第１及び第２の入力端子１、２はそれぞれ
ＩＣ等の被検査基板（被測定回路）２００の互いに隣接
する２つのポート２０１、２０２の信号を回路動作検査
検査１００に入力するものである。
ＩＣ等の被検査基板（被測定回路）２００の互いに隣接
する２つのポート２０１、２０２の信号を回路動作検査
検査１００に入力するものである。
【００１５】第１及び第２各入力端子１、２の先端部１
ａ、２ａは、各ポート２０１、２０２との接続を容易に
行えるようにするために、プローブとしてある。
ａ、２ａは、各ポート２０１、２０２との接続を容易に
行えるようにするために、プローブとしてある。
【００１６】第１のスイッチ４、バッファ回路５、イン
バータ回路６及びＯＲ回路３ｄは、第１のスイッチ４に
よりバッファ回路５とインバータ回路６を選択的に第１
の入力端子１とＸ−ＯＲ回路３ａの１の入力端との間に
接続するように、第１の入力端子１とＸ−ＯＲ回路３ａ
の１の入力端との間に設けてある。
バータ回路６及びＯＲ回路３ｄは、第１のスイッチ４に
よりバッファ回路５とインバータ回路６を選択的に第１
の入力端子１とＸ−ＯＲ回路３ａの１の入力端との間に
接続するように、第１の入力端子１とＸ−ＯＲ回路３ａ
の１の入力端との間に設けてある。
【００１７】同様に、第２のスイッチ７、バッファ回路
８、インバータ回路９及びＯＲ回路３ｅも、第２のスイ
ッチ７により選択的にバッファ回路８とインバータ回路
９を第２の入力端子２とＸ−ＯＲ回路３ａの他の入力端
との間に接続するように、第２の入力端子２とＸ−ＯＲ
回路３ａの他の入力端との間に設けてある。
８、インバータ回路９及びＯＲ回路３ｅも、第２のスイ
ッチ７により選択的にバッファ回路８とインバータ回路
９を第２の入力端子２とＸ−ＯＲ回路３ａの他の入力端
との間に接続するように、第２の入力端子２とＸ−ＯＲ
回路３ａの他の入力端との間に設けてある。
【００１８】Ｘ−ＯＲ回路３ａは、第１の入力端子１に
与えられる信号と第２の入力端子２に与えられる信号と
の排他的論理和を演算するものであり、その演算結果を
第１の出力端子１１に与える。
与えられる信号と第２の入力端子２に与えられる信号と
の排他的論理和を演算するものであり、その演算結果を
第１の出力端子１１に与える。
【００１９】ラッチ回路３ｂはＸ−ＯＲ回路３ａの排他
的論理和の演算結果を一時的に保持し、その出力を第２
の出力端子１２に与える。
的論理和の演算結果を一時的に保持し、その出力を第２
の出力端子１２に与える。
【００２０】サンプリング回路３ｃは、入力端子１０に
与えられるスタート信号に基づき、Ｘ−ＯＲ回路３ａが
排他的論理和を演算する開始時期及び演算期間を設定す
るものである。スタート信号は手動により、あるいは、
回路動作検査装置１００の上位のコンピュータ等から与
えられる。また、Ｘ−ＯＲ回路３ａの演算開始時期及び
演算期間をディップスイッチ等により、可変に設定でき
るようにしてある。
与えられるスタート信号に基づき、Ｘ−ＯＲ回路３ａが
排他的論理和を演算する開始時期及び演算期間を設定す
るものである。スタート信号は手動により、あるいは、
回路動作検査装置１００の上位のコンピュータ等から与
えられる。また、Ｘ−ＯＲ回路３ａの演算開始時期及び
演算期間をディップスイッチ等により、可変に設定でき
るようにしてある。
【００２１】本例のサンプリング回路３ｃは、第１の入
力端子１に与えられる信号と第２の入力端子２に与えら
れる信号とを、設定した演算開始時期から設定した演算
期間の間（以下、サンプリング期間と呼ぶ）、クロック
信号に同期してＸ−ＯＲ回路３ａに与えるものとしてい
る。
力端子１に与えられる信号と第２の入力端子２に与えら
れる信号とを、設定した演算開始時期から設定した演算
期間の間（以下、サンプリング期間と呼ぶ）、クロック
信号に同期してＸ−ＯＲ回路３ａに与えるものとしてい
る。
【００２２】更に、同期／非同期検出回路３には外部ク
ロック回路３ｆ、スイッチ３ｇ及びスイッチ３ｈを設け
てあり、スイッチ３ｇにより被検査基板２００の内部ク
ロック２０３と、クロック回路３ｆからの外部クロック
を選択してサンプリング回路３ｃに与えることができ、
また、スイッチ３ｈによりサンプリング回路３ｃが第１
の入力端子１に与えられる信号と第２の入力端子２に与
えられる信号（データ）を立ち上がりタイミングで取り
込むか、あるいは、立ち下がりタイミングで取り込むか
を切り替えることができるようにしてある。
ロック回路３ｆ、スイッチ３ｇ及びスイッチ３ｈを設け
てあり、スイッチ３ｇにより被検査基板２００の内部ク
ロック２０３と、クロック回路３ｆからの外部クロック
を選択してサンプリング回路３ｃに与えることができ、
また、スイッチ３ｈによりサンプリング回路３ｃが第１
の入力端子１に与えられる信号と第２の入力端子２に与
えられる信号（データ）を立ち上がりタイミングで取り
込むか、あるいは、立ち下がりタイミングで取り込むか
を切り替えることができるようにしてある。
【００２３】次に、図１及び図２を参照して、本例の回
路動作検査装置１００の動作を使用例とともに説明す
る。一例として、ＩＣ等の隣接する２つのポート２０１
と２０２がショートしているか否かを検査する場合につ
いて説明する。
路動作検査装置１００の動作を使用例とともに説明す
る。一例として、ＩＣ等の隣接する２つのポート２０１
と２０２がショートしているか否かを検査する場合につ
いて説明する。
【００２４】第１及び第２の入力端子１、２の各プロー
ブ１ａ、２ａを２つのポート２０１、２０２にそれぞれ
接触させて電気的に接続する。
ブ１ａ、２ａを２つのポート２０１、２０２にそれぞれ
接触させて電気的に接続する。
【００２５】その際、第１及び第２のスイッチ４、７に
より図１に示すようにバッファー回路５、８を選択して
おく。また、内部クロック２０３が使用できる場合は、
図１に示すようにスイッチ３ｇにより内部クロック２０
３を選択しておく（図２（ａ）参照）。内部クロック２
０３が簡単には使用できない場合は、スイッチ３ｇによ
り外部クロックを選択しておく。検査は例えばスタート
信号の立ち上がりで開始するものとする（図２（ｄ）参
照）。
より図１に示すようにバッファー回路５、８を選択して
おく。また、内部クロック２０３が使用できる場合は、
図１に示すようにスイッチ３ｇにより内部クロック２０
３を選択しておく（図２（ａ）参照）。内部クロック２
０３が簡単には使用できない場合は、スイッチ３ｇによ
り外部クロックを選択しておく。検査は例えばスタート
信号の立ち上がりで開始するものとする（図２（ｄ）参
照）。
【００２６】データ取り込みタイミング切替用スイッチ
３ｈは任意の設定で良い。
３ｈは任意の設定で良い。
【００２７】更に、ＩＣ等のデジタル回路の２つの隣接
ポート２０１、２０２の信号は通常同期すること（長期
間連続して同じ論理値の時系列をとること）はなく、互
いに論理値が異なる非同期期間が存在する。そこで、予
め被検査基板２００の設計仕様書等から非同期期間を調
べ、非同期期間を含むようにサンプリング回路３ｃのサ
ンプリング期間を調整しておくことが必要であるが、実
用上は例えばビデオ機器では１／６０秒以上に設定すれ
ば十分である。図２（ｅ）参照。
ポート２０１、２０２の信号は通常同期すること（長期
間連続して同じ論理値の時系列をとること）はなく、互
いに論理値が異なる非同期期間が存在する。そこで、予
め被検査基板２００の設計仕様書等から非同期期間を調
べ、非同期期間を含むようにサンプリング回路３ｃのサ
ンプリング期間を調整しておくことが必要であるが、実
用上は例えばビデオ機器では１／６０秒以上に設定すれ
ば十分である。図２（ｅ）参照。
【００２８】このような準備の元でスタート信号が与え
られ、ポート２０１に図２（ｂ）に示す信号がポート２
０２に図２（ｃ）に示す信号が、それぞれ現れたとす
る。
られ、ポート２０１に図２（ｂ）に示す信号がポート２
０２に図２（ｃ）に示す信号が、それぞれ現れたとす
る。
【００２９】この場合、図２（ｆ）に示すようにサンプ
リング期間内でＸ−ＯＲ回路３ａに出力（図では論理値
「１」）が生じ、出力端子１１に現れる。
リング期間内でＸ−ＯＲ回路３ａに出力（図では論理値
「１」）が生じ、出力端子１１に現れる。
【００３０】従って、Ｘ−ＯＲ回路３ａの出力が在る場
合は、被検査基板２００の隣接ポート２０１、２０２の
信号は非同期であり、隣接ポート２０１、２０２間には
半田付け不良等によるショートがなく合格であると判定
する。
合は、被検査基板２００の隣接ポート２０１、２０２の
信号は非同期であり、隣接ポート２０１、２０２間には
半田付け不良等によるショートがなく合格であると判定
する。
【００３１】図示はしないが，反対に、サンプリング期
間内にＸ−ＯＲ回路３ａの出力が生じない場合（論理値
「０」のまま）は、被検査基板２００の隣接ポート２０
１、２０２の信号は同期しており、隣接ポート２０１、
２０２間はショートしていて不合格であると判定する。
間内にＸ−ＯＲ回路３ａの出力が生じない場合（論理値
「０」のまま）は、被検査基板２００の隣接ポート２０
１、２０２の信号は同期しており、隣接ポート２０１、
２０２間はショートしていて不合格であると判定する。
【００３２】出力端子１２にはＸ−ＯＲ回路３ａの出力
をラッチ回路３ｂで保持した信号が現れるので、ラッチ
回路３ｂの出力を用いることにより、他の測定器で検査
結果を測定するのが容易になる。
をラッチ回路３ｂで保持した信号が現れるので、ラッチ
回路３ｂの出力を用いることにより、他の測定器で検査
結果を測定するのが容易になる。
【００３３】次に、図３に示すように、本例の回路動作
検査装置１００により、被検査基板２００の同一データ
ライン上に配置された部品、例えば抵抗器２０４の良不
良、欠品、半田付け不良を、抵抗器２０４の隣接する２
つのポート２０１と２０２の信号から検査する場合につ
いて説明する。
検査装置１００により、被検査基板２００の同一データ
ライン上に配置された部品、例えば抵抗器２０４の良不
良、欠品、半田付け不良を、抵抗器２０４の隣接する２
つのポート２０１と２０２の信号から検査する場合につ
いて説明する。
【００３４】第１及び第２の入力端子１、２の各プロー
ブ１ａ、２ａを２つのポート２０１と２０２に接触させ
て電気的に接続する。
ブ１ａ、２ａを２つのポート２０１と２０２に接触させ
て電気的に接続する。
【００３５】その際、第１図とは異なり、例えば第１の
スイッチ４によりバッファー回路５を選択し、第２のス
イッチ７によりインバータ回路９を選択しておく。また
は、使い易さに応じて、第１のスイッチ４によりインバ
ータ回路６を選択し、第２のスイッチ７によりバッファ
ー回路８を選択する。なお、図１と同様，内部クロック
２０３が使用できる場合は、また、スイッチ３ｇにより
内部クロック２０３を選択しておく。外部クロック回路
３ｆを選択して、内部クロック２０３を使用しなくても
良い。検査は例えばスタート信号の立ち上がりで開始す
るものとする。データ取り込みタイミング切替用スイッ
チ３ｈは任意の設定で良い。
スイッチ４によりバッファー回路５を選択し、第２のス
イッチ７によりインバータ回路９を選択しておく。また
は、使い易さに応じて、第１のスイッチ４によりインバ
ータ回路６を選択し、第２のスイッチ７によりバッファ
ー回路８を選択する。なお、図１と同様，内部クロック
２０３が使用できる場合は、また、スイッチ３ｇにより
内部クロック２０３を選択しておく。外部クロック回路
３ｆを選択して、内部クロック２０３を使用しなくても
良い。検査は例えばスタート信号の立ち上がりで開始す
るものとする。データ取り込みタイミング切替用スイッ
チ３ｈは任意の設定で良い。
【００３６】この場合、サンプリング回路３ｃのサンプ
リング期間を厳密に調整する必要はない。即ち、同一デ
ータライン上に配置された抵抗器２０４の２つの隣接ポ
ート２０１、２０２の信号は正常であれば互いに論理値
が異なる非同期期間は存在せず、必ず同期する（長期間
連続して同じ論理値の時系列をとる）からである。
リング期間を厳密に調整する必要はない。即ち、同一デ
ータライン上に配置された抵抗器２０４の２つの隣接ポ
ート２０１、２０２の信号は正常であれば互いに論理値
が異なる非同期期間は存在せず、必ず同期する（長期間
連続して同じ論理値の時系列をとる）からである。
【００３７】このような準備の元でスタート信号が与え
られると、Ｘ−ＯＲ回路３ａの一方入力端のみにインバ
ータ回路が入り、他方の入力端にはバッファー回路のみ
が入りっているので、図１及び図２により説明した場合
とは同期／非同期とＸ−ＯＲ回路３ａの出力との関係が
逆になり、Ｘ−ＯＲ回路３ａの出力が有るか無しかで同
様に被検査基板２００の検査を行うことができる。
られると、Ｘ−ＯＲ回路３ａの一方入力端のみにインバ
ータ回路が入り、他方の入力端にはバッファー回路のみ
が入りっているので、図１及び図２により説明した場合
とは同期／非同期とＸ−ＯＲ回路３ａの出力との関係が
逆になり、Ｘ−ＯＲ回路３ａの出力が有るか無しかで同
様に被検査基板２００の検査を行うことができる。
【００３８】即ち、Ｘ−ＯＲ回路３ａに出力（例えば、
論理値「１」）が生じた場合は、被検査基板２００の隣
接ポート２０１、２０２の信号は同期しており、抵抗器
２０４の欠品も半田付け不良もなく、合格であると判定
する。
論理値「１」）が生じた場合は、被検査基板２００の隣
接ポート２０１、２０２の信号は同期しており、抵抗器
２０４の欠品も半田付け不良もなく、合格であると判定
する。
【００３９】逆に、Ｘ−ＯＲ回路３ａの出力が生じない
場合（論理値「０」のまま）は、被検査基板２００の隣
接ポート２０１、２０２の信号は非同期であり、抵抗器
２０４の不良、欠品、あるいは、半田付け不良があり、
不合格であると判定する。
場合（論理値「０」のまま）は、被検査基板２００の隣
接ポート２０１、２０２の信号は非同期であり、抵抗器
２０４の不良、欠品、あるいは、半田付け不良があり、
不合格であると判定する。
【００４０】以上の説明では一度には１組の隣接ポート
２０１、２０２のみを用いて被検査基板２００の検査を
行うようにしているが、入力端子１、２、同期／非同期
検出回路３、スイッチ４、７、バッファー回路５、８及
びインバータ回路６、９を吹く数組用意することによ
り、一度に複数組の隣接ポートを用いて被検査基板２０
０の検査を行うことができる。
２０１、２０２のみを用いて被検査基板２００の検査を
行うようにしているが、入力端子１、２、同期／非同期
検出回路３、スイッチ４、７、バッファー回路５、８及
びインバータ回路６、９を吹く数組用意することによ
り、一度に複数組の隣接ポートを用いて被検査基板２０
０の検査を行うことができる。
【００４１】また、以上の説明では回路動作検査装置１
００を単独で使用しているが、ＩＴＣ（インサーキット
テスター）やファンクションテスタ等の各種基板検査装
置に組み込むこともできる。
００を単独で使用しているが、ＩＴＣ（インサーキット
テスター）やファンクションテスタ等の各種基板検査装
置に組み込むこともできる。
【００４２】
【発明の効果】以上説明したように、請求項１に係る発
明の回路動作検査装置によれば、従来のような標準製品
を用いることなく、被測定回路だけでその回路動作を検
査することができる。従って、安価に不良個所を特定す
ることができ、不良修理を容易に行うことができる。
明の回路動作検査装置によれば、従来のような標準製品
を用いることなく、被測定回路だけでその回路動作を検
査することができる。従って、安価に不良個所を特定す
ることができ、不良修理を容易に行うことができる。
【００４３】請求項２の発明によれば、サンプリング回
路を具備するので、適切なタイミングで回路動作を検査
することができる。
路を具備するので、適切なタイミングで回路動作を検査
することができる。
【００４４】請求項３の発明によれば、ラッチ回路を具
備するので、他の測定器で検査結果を判定することが容
易である。
備するので、他の測定器で検査結果を判定することが容
易である。
【００４５】請求項４の発明によれば、第１のスイッチ
によりバッファ回路とインバータ回路を選択的に使用す
ることができるので、正常な場合は２つの隣接ポートが
非同期な被測定回路と、正常な場合は２つの隣接ポート
が同期する被測定回路とを、同じ論理で検査することが
できる。
によりバッファ回路とインバータ回路を選択的に使用す
ることができるので、正常な場合は２つの隣接ポートが
非同期な被測定回路と、正常な場合は２つの隣接ポート
が同期する被測定回路とを、同じ論理で検査することが
できる。
【００４６】請求項５の発明によれば、第２のスイッチ
により他のバッファ回路とインバータ回路も選択的に使
用することができるので、被測定回路の検査に際し、バ
ッファ回路とインバータ回路を使い勝手良く切り替える
ことができる。
により他のバッファ回路とインバータ回路も選択的に使
用することができるので、被測定回路の検査に際し、バ
ッファ回路とインバータ回路を使い勝手良く切り替える
ことができる。
【図１】本発明の回路動作検査装置の構成例を示す図。
【図２】本発明の回路動作検査装置の動作例及び使用例
を示す図。
を示す図。
【図３】本発明の回路動作検査装置の他の動作例及び使
用例を示す図。
用例を示す図。
【図４】図１に示した同期／非同期検出回路の構成例を
示す図。
示す図。
１ 第１の入力端子 １ａ 第１の入力端子のプローブ ２ 第２の入力端子 ２ａ 第２の入力端子のプローブ ３ 同期／非同期検出回路 ３ａ Ｘ−ＯＲ回路 ３ｂ ラッチ回路 ３ｃ サンプリング回路 ３ｄ、３ｅ ＯＲ回路 ３ｆ 外部クロック回路 ３ｈ クロック切替用スイッチ ３ｇ データ取り込みタイミング切替用スイッチ ４ 第１のスイッチ ５、８ バッファー回路 ６、９ インバータ回路 ７ 第２のスイッチ １０ スタート信号の入力端子 １１ Ｘ−ＯＲ回路の出力端子 １２ ラッチ回路の出力端子 １００ 回路動作検査装置 ２００ 被検査基板（被測定回路） ２０１ 第１のポート ２０２ 第２のポート ２０３ 内部クロック ２０４ 抵抗器
Claims (5)
- 【請求項１】 被測定回路の互いに隣接する２つのポー
トの信号を入力する第１及び第２の入力端子と、第１の
入力端子に与えられる信号と第２の入力端子に与えられ
る信号との排他的論理和を演算するＸ−ＯＲ回路とを具
備し、Ｘ−ＯＲ回路の出力を被測定回路の検査結果に用
いる構成であることを特徴とする回路動作検査装置。 - 【請求項２】 前記Ｘ−ＯＲ回路が第１の入力端子に与
えられる前記信号と第２の入力端子に与えられる前記信
号との排他的論理和を演算する開始時期及び演算期間を
設定するサンプリング回路を具備することを特徴とする
請求項１に記載の回路動作検査装置。 - 【請求項３】 前記Ｘ−ＯＲ回路の出力を保持するラッ
チ回路を具備することを特徴とする請求項１に記載の回
路動作検査装置。 - 【請求項４】 前記Ｘ−ＯＲ回路の１の入力端と前記第
１の入力端子との間に、第１のスイッチと、この第１の
スイッチにより選択的に前記第１の入力端子とＸ−ＯＲ
回路の前記１の入力端との間に接続されるバッファ回路
及びインバータ回路とを具備することを特徴とする請求
項１に記載の回路動作検査装置。 - 【請求項５】 前記Ｘ−ＯＲ回路の他の入力端と前記第
２の入力端子との間に、第２のスイッチと、この第２の
スイッチにより選択的に前記第２の入力端子とＸ−ＯＲ
回路の前記他の入力端との間に接続されるバッファ回路
及びインバータ回路とを具備することを特徴とする請求
項４に記載の回路動作検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10044935A JPH11242069A (ja) | 1998-02-26 | 1998-02-26 | 回路動作検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10044935A JPH11242069A (ja) | 1998-02-26 | 1998-02-26 | 回路動作検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11242069A true JPH11242069A (ja) | 1999-09-07 |
Family
ID=12705346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10044935A Withdrawn JPH11242069A (ja) | 1998-02-26 | 1998-02-26 | 回路動作検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11242069A (ja) |
-
1998
- 1998-02-26 JP JP10044935A patent/JPH11242069A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04212524A (ja) | 半導体集積回路 | |
| CN116482512A (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
| JPH11242069A (ja) | 回路動作検査装置 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| JPH10170585A (ja) | 回路基板検査方法 | |
| JP3147855B2 (ja) | 実装基板の不良検査方法 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JPH10142281A (ja) | 回路基板検査方法 | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| JP4863786B2 (ja) | 接触試験装置および接触試験方法 | |
| JP3645748B2 (ja) | 半田不良検査装置 | |
| JPH10239408A (ja) | Ｌｓｉ試験装置 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPH01100474A (ja) | 回路基板検査装置 | |
| JP3271605B2 (ja) | プリント基板の半田付け不良検出装置 | |
| JP2669400B2 (ja) | 可動式プローブ型試験機 | |
| JPH10186006A (ja) | プリント回路板の試験方法 | |
| JPH0749363A (ja) | チップオンボード基板のショート検出方法 | |
| JPH11344542A (ja) | デバイス検査方法およびデバイス検査装置 | |
| JPS6057947A (ja) | 半導体測定装置 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JPH10253715A (ja) | 半導体試験装置診断用回路および半導体試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |