JP4385523B2 - 半導体装置の動作試験装置および動作試験方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の動作試験装置および動作試験方法に関する。
【０００２】
【従来の技術】
デジタル信号を出力するロジックＬＳＩ（Large Scale Integration)のような半導体装置の動作を試験するテスター（動作試験装置）では、一般に、被試験対象（以下、略称としてＤＵＴと呼ぶ場合あり）に対して、あらかじめ用意された試験用動作パターンの信号を入力し、その入力に対する応答としてＤＵＴから出力された応答信号を、そのときの試験用動作パターンに対応したハイまたはロウの期待値（正常値）と比較することにより、ＤＵＴが正常に動作しているか否かを判定している。
【０００３】
このような動作試験方法およびそれを実行する動作試験装置としては、２種類のものが知られている。一つは、いわゆるエッジコンパレートと呼ばれる方法で、ＤＵＴから出力された応答信号を、所定の一点のタイミングでストローブ信号に基づいてサンプリングし、その信号電圧を期待値の範囲と比較するというものである。このような手法は、例えば特公平４−３６３４９号公報などで提案されている。
【０００４】
もう一つは、いわゆるウィンドウコンパレートと呼ばれるもので、ＤＵＴから出力された応答信号を所定の区間（ウィンドウ区間）でサンプリングし、そのときサンプリングされた信号電圧を期待値の範囲と比較し、その期待値の範囲から逸脱している場合にはＤＵＴの動作が異常であると判定し、期待値の範囲内であれば正常であると判定するというものである。
【０００５】
図４は、このような従来のウィンドウコンパレートによる動作試験を実行する動作試験装置の概要構成の一例を表したものである。
【０００６】
コンパレータ１１１は、ＤＵＴ１００からの出力とハイレベル比較電圧（ＲＥＦ−Ｈ）とを比較する。コンパレータ１１２は、ＤＵＴ１００からの出力とロウレベル比較電圧（ＲＥＦ−Ｌ）とを比較する。ＲＥＦ−Ｈは、ＤＵＴ１００からの出力の正常なハイレベルの基準を定める最小電圧値であり、ＲＥＦ−Ｌは、ＤＵＴ１００からの出力の正常なロウレベルの基準を定める最大電圧値である。アンド回路１２１は、コンパレータ１１１の比較結果の反転出力とストローブ信号とが入力される。アンド回路１２２は、コンパレータ１１２の比較結果の反転出力とストローブ信号とが入力される。Ｄフリップフロップ（以下、ＤＦＦと略称）１３１は、Ｓ（セット）端子にアンド回路１２１の出力を受け、Ｄ端子をロウレベルとし、Ｃｋ（クロック）端子にストローブ信号が入力される。ＤＦＦ１３２は、Ｓ（セット）端子にアンド回路１２２の出力を受け、Ｄ端子をロウレベルとし、Ｃｋ端子にストローブ信号が入力される。デジタルコンパレータ１０４は、上記と同じストローブ信号が入力され、そのタイミングに基づいて、ＤＦＦ１３１、ＤＦＦ１３２のＱ端子から出力される信号を受けて、その信号と期待値とを比較することで、パス（正常）またはフェイル（異常）の情報を出力する。ストローブ信号がハイレベルの区間（期間）でＤＵＴ１００からの出力信号の正常／異常を判定する。
【０００７】
図５は、図４に示した動作試験装置における動作の一例を示したタイミングチャート、図６はＤＦＦ１３１、ＤＦＦ１３２における判定で用いられる真理値表である。なお、図６におけるＤＨはＤＦＦ１３１のＱ端子からの出力、ＤＬはＤＦＦ１３２のＱ端子からの出力である。
【０００８】
ＤＵＴ１００の出力がＲＥＦ−Ｈよりも高いとき（Ａ）、ストローブ信号がロウレベルからハイレベルになると、このときのコンパレータ１１１からの反転出力はロウレベルなので、アンド回路１２１からはロウレベルの信号が出力されてＤＦＦ１３１のＳ端子に入力される。このとき同時にＤＦＦ１３１のＣｋ端子にもストローブ信号が入力されるので、ＤＦＦ１３１のＱ端子からはロウレベルの信号が出力される。
【０００９】
ＤＵＴ１００の出力がＲＥＦ−Ｈよりも低くなると（Ｂ）、コンパレータ１１１からの反転出力がハイレベルとなるので、アンド回路１２１からロウレベルの信号が出力されてＤＦＦ１３１のＳ端子に入力される（Ｃ）。従って、このときＤＦＦ１３１のＱ端子からはハイレベルの信号が出力される（Ｄ）。
【００１０】
ＤＵＴ１００の出力が再びＲＥＦ−Ｈよりも高くなると、コンパレータ１１１からの反転出力はロウレベルになる（Ｅ）。従って、ストローブ信号とコンパレータ１１１からの反転出力とにより、アンド回路１２１からの出力はロウレベルになる（Ｆ）。しかしこのときのＤＦＦ１３１のＱ端子からの出力は、ハイレベルのままである。
【００１１】
ストローブ信号がロウレベルになっても、ＤＦＦ１３１の出力もＤＦＦ１３１の出力も変化しない。そしてストローブ信号が再びハイレベルになったときにコンパレータ１１１の反転出力がロウレベルであると、アンド回路１２１からロウレベルの信号が出力されてＤＦＦ１３１のＳ端子に入力される。このとき同時にストローブ信号がＤＦＦ１３１のＣｋ端子に入力されているので、ＤＦＦ１３１のＱ端子からはハイレベルの信号が出力される（Ｇ）。またこのとき、ＤＦＦ１３２のＱ端子からの出力はハイレベルが続いている。
【００１２】
デジタルコンパレータ１０４は、上記のようなＤＦＦ１３１のＱ端子から出力されるＤＨおよびＤＦＦ１３２のＱ端子から出力されるＤＬを、ストローブ信号の立ち下がりのタイミング毎に期待値と比較することにより、パス／フェイルの判定を行う。例えば、期待値が１のときに、図５における初めのウィンドウ区間では、ＤＨがハイレベルであるから、デジタルコンパレータ１０４はフェイルを出力する。また、その次のウィンドウ区間では、ＤＨがロウレベルであるから、デジタルコンパレータ１０４はパスを出力する。
【００１３】
この一例に示したように、従来の一般的な動作試験装置では、ストローブ信号に基づいたタイミングでＤＵＴから出力された応答信号をサンプリングし、そのときの試験用動作パターンに対応したハイまたはロウの期待値と比較することにより、ＤＵＴから出力される信号がデジタル信号として正常（パス）であるか異常（フェイル）であるかを判定していた。また、そのような最終的な判定結果のデータの蓄積や読み出し等の情報処理は、例えばパソコン（パーソナルコンピュータ）のような汎用情報処理装置を用いるなどして行っていた。
【００１４】
【発明が解決しようとする課題】
上記のような従来の動作試験装置や動作試験方法では、試験用の信号パターンに対応するストローブタイミングにサンプリングされた時点でのＤＵＴの出力のパス／フェイルを２値的に判定することは可能である。
【００１５】
しかしながら、そのサンプリングされた１点の前後での出力が、どのようになっているのか等の情報については、検査（把握）することができない。また、ウィンドウ区間のような検査区間中にＤＵＴからの出力が常に正常であるのか否かを検査することができないという問題点がある。
【００１６】
例えば、図５に示したように、ＤＵＴ出力が一瞬だけ比較電圧を横切る状態が動作欠陥として生じていたとしても、ＤＥＦ１３１，ＤＥＦ１３２の出力は共にハイレベルになってしまう、というように、ウィンドウ区間のような一定区間中にＤＵＴ出力がハイインピーダンスで一定であるのか否かを区別することなどができない。
【００１７】
また、上記のような従来の動作試験装置や動作試験方法では、試験結果がフェイルと判定された場合に、それがどのような種類や状態のフェイルであるのかという、さらに詳細な情報を把握することが実質的に不可能であるという問題点がある。
【００１８】
これは換言すれば、折角、フェイルを検出しても、そのときの試験結果に基づいてフェイルの原因を究明することは困難あるいは不可能であるということである。また、試験結果からＤＵＴの出力電圧の絶対値を把握することができないということである。そのような原因の究明やＤＵＴの出力電圧の絶対値を把握するためには、上記とは別の試験や検査を行わなければならず、試験工程や試験装置が極めて煩雑なものとなる。
【００１９】
また、上記のような従来の動作試験装置や動作試験方法では、ＤＥＦやデジタルコンパレータなどを多数必要とするなど、その試験装置の構成が煩雑なものである割には、前述したようにフェイルの原因究明や出力電圧値の把握が困難であるなどの制約が多いという問題点がある。
【００２０】
本発明はかかる問題点に鑑みてなされたもので、その目的は、ＤＵＴからの出力の全体的な電圧波形の検査あるいは把握を行うことが可能であり、その構成も簡易である、半導体装置の動作試験装置および動作試験方法を提供することにある。
【００２１】
【課題を解決するための手段】
本発明による半導体装置の動作試験装置は、被試験対象の半導体装置に所定の試験用動作パターンの信号を入力すると共に、試験用動作パターンに対応して半導体装置から出力されることが想定される理想的なデジタル電圧波形を格納した波形メモリ兼ドライバ回路と、試験用動作パターンの信号の入力に応答して半導体装置から出力されるデジタル応答信号の連続量的な電圧波形をアナログデータからデジタルデータに変換して出力するアナログ／デジタル変換器と、アナログ／デジタル変換器から出力されたデジタルデータを記憶する測定値メモリと、測定値メモリに記憶されたデジタルデータを、波形メモリ兼ドライバ回路から出力される理想的なデジタル電圧波形と比較して半導体装置の出力が正常な電圧波形であるか否かを判定すると共に、動作不良の解析情報として、応答信号の電圧値の情報および動作不良が何ビット目で発生したかの情報を出力する演算ブロックとを備えたものである。
【００２３】
本発明による半導体装置の動作試験方法は、被試験対象の半導体装置に所定の試験用動作パターンの信号を入力し、その入力に応答して前記半導体装置から出力されるデジタル応答信号の電圧波形を、アナログ／デジタル変換器によって変換して出力し、このデジタル信号をデータとして測定値メモリに記憶し、測定値メモリに記憶されたデジタルデータを、試験用動作パターンに対応して半導体装置から出力されることが想定される理想的なデジタル電圧波形と比較して前記半導体装置の出力が正常な電圧波形であるか否かを判定すると共に、動作不良の解析情報として、応答信号の電圧値の情報および動作不良が何ビット目で発生したかの情報を出力するというものである。
【００２５】
本発明による半導体装置の動作試験装置または動作試験方法では、試験用動作パターンの信号の入力に応答して半導体装置から出力されるデジタル応答信号の連続量的な電圧波形を、アナログ／デジタル変換器によって、アナログデータからデジタルデータに変換して出力する。
【００２６】
すなわち、従来の半導体装置の動作試験装置または動作試験方法では、デジタル信号を検査するという、デジタル的な発想あるいは固定観念から、ＤＵＴからの出力を２値的なデジタル信号としてのみとらえ、そのＤＵＴから出力される応答信号のハイレベルとロウレベルとが期待値に対してフェイルかパスかを、２値的にのみ判定していた。しかし、本発明による半導体装置の動作試験装置または動作試験方法では、動作試験時にＤＵＴである半導体装置から出力されるデジタル応答信号を連続量的な電圧波形と見做して、アナログ／デジタル変換器を介して出力することで、その応答信号のアナログ的（連続量的）な波形の情報がデジタル的に把握可能となり、これを試験用動作パターンに対応して半導体装置から出力されることが想定される理想的なデジタル電圧波形と比較することにより半導体装置の出力が正常な電圧波形であるか否かを判定することができる。加えて、動作不良の解析情報として、応答信号の電圧値の情報および動作不良が何ビット目で発生したかの情報を出力することができる。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００２９】
図１は、本発明の一実施の形態に係る半導体装置の動作試験装置の概要構成を表したものである。なお、本発明の実施の形態に係る半導体装置の動作試験方法は、この半導体装置の動作試験装置の動作あるいは作用によって具現化されるものであるから、以下、それらを併せて説明する。
【００３０】
この半導体装置の動作試験装置は、波形メモリ兼ドライバ回路（試験用動作パターン信号入力手段）１と、アナログ／デジタル変換器２と、測定値メモリ３と、演算ブロック４とから、その主要部が構成されている。
【００３１】
波形メモリ兼ドライバ回路１は、ＤＵＴ１０である半導体装置に対して、所定の試験用動作パターンの信号を入力するものである。この波形メモリ兼ドライバ回路１では、波形メモリに読み出しおよび書き換え可能に格納されている試験用動作パターンの情報に基づいた波形の信号を、ストローブ信号のタイミングと同期して出力する。ＤＵＴ１０が試験用動作パターンの信号を受けると、その信号に対する応答信号を出力する。
【００３２】
アナログ／デジタル変換器２は、波形メモリ兼ドライバ回路１から出力されるストローブ信号に同期して、ＤＵＴ１０から出力された応答信号の電圧波形を逐次にアナログデータからデジタルデータへと変換するものである。ＤＵＴ１０から出力された応答信号は、本来は（理想的には）ハイレベルとロウレベルとを組み合わせてなる２値的なデジタル信号として出力されるものであるが、このアナログ／デジタル変換器２では、それを敢えてアナログ信号のような連続量的な電圧波形のアナログ信号のように見做して、その応答信号を電圧波形の全体像が把握可能なサンプリング頻度（あるいはサンプリング周波数）でサンプリングし、それを逐次にデジタルデータ化して、応答信号の電圧値の時系列的なデジタル信号（デジタルデータ列）として出力する。
【００３３】
このようにしてアナログ／デジタル変換器２から出力された信号は、例えば図２に実線で示したように、より実際的な応答信号の電圧波形２０の形態を示すものとなる。
【００３４】
すなわち、例えばＣ−ＭＯＳロジックＬＳＩやバイポーラロジックＬＳＩ、あるいはＤ−ＲＡＭやＳ−ＲＡＭなどの半導体装置は一般に、本来はデジタル信号を出力するように設定されたものであるから、そのような半導体装置がＤＵＴ１０として出力する応答信号は、理想的には図２に点線で示すような矩形状の信号波形２１となることが想定されるが、実際には、素子内部には不可避的にインピータンス等が存在しているので、電圧変化の前後の立ち上がりや立ち下がりなどで波形に応答遅れ等が生じたり、ロウレベルやハイレベルが必ずしも一定電圧ではなく鈍りや歪みや変位等が生じる場合がある。また、瞬間的な動作不良や欠陥などが生じる場合もある。ところが、従来の一般的な動作試験装置では、例えばロウレベルあるいはハイレベルの信号の中から１点２２を抽出するなどして、その１点を所定の期待値（Ｈth）と比較するなどして、その１点のパス／フェイルを判定していたので、ＤＵＴ１０から出力される電圧波形の所定の試験区間（期間）中における全体的な形態をユーザーが把握する（知る）ことは実際上不可能であった。
【００３５】
しかし、本実施の形態に係る半導体装置の動作試験装置によれば、アナログ／デジタル変換器２から出力された応答信号の全体的な電圧値の時系列的なデジタル信号列に基づいて、所定の試験区間中におけるＤＵＴ１０の応答信号の全体的な電圧波形の形態やその電圧値についてを把握することが可能となる。しかも、そのような応答信号の全体的な電圧値の時系列的なデジタル信号列を、１つのアナログ／デジタル変換器２によって得ることができるので、動作試験装置としての主要部の構成を、極めて簡易なものとすることができる。
【００３６】
ここで、ＤＵＴ１０から出力される応答信号をサンプリングするサンプリング頻度は、アナログ／デジタル変換器２における処理速度によって定まるが、そのサンプリング頻度が高いほど、電圧波形としての全体像を詳細に把握することが可能となる。しかしその反面、アナログ／デジタル変換器２から出力される信号の周波数が高くなるので、アナログ／デジタル変換器２よりも後段の測定値メモリ３や演算ブロック４での信号処理速度や記憶容量などが高いことが要求される。従って、このような点から、測定値メモリ３や演算ブロック４における信号処理速度や記憶容量に応じて、それらの仕様によって信号処理が可能であってかつ電圧波形としての全体像を把握可能なサンプリング頻度でサンプリングすることが望ましい。
【００３７】
測定値メモリ３は、例えば演算ブロック４の信号処理速度がアナログ／デジタル変換器２におけるサンプリング周波数に対して逼迫している（余裕がない）場合などに、いわゆるキャッシュメモリのように、アナログ／デジタル変換器２から伝送されて来るデジタル信号をデータとして記憶するものである。この測定値メモリ３では、動作試験が終了してそのときの一連のデジタル信号の伝送が完了した後に、記憶しているデジタルデータを一度に（バッチ的に）出力するように設定されている。あるいは動作試験中に一連のデジタル信号を伝送途中であっても、既に記憶されたデジタルデータを、演算ブロック４で処理可能な周期で順次に出力するようにしてもよい。
【００３８】
演算ブロック４は、測定値メモリ３から伝送されて来た応答信号の電圧波形のデジタルデータを、波形メモリ兼ドライバ回路１から出力される所定の試験用動作パターンに対応してＤＵＴ１０から出力されることが想定される理想的な（あるいは期待値としての）デジタル電圧波形と比較して、そのときのＤＵＴ１０からの出力が正常な電圧波形であるか否かを判定するものである。また、この演算ブロック４では、動作不良の解析のために有効な情報として、応答信号の電圧値の情報や動作不良が何ビット目で発生したかといった情報を把握することなども可能である。
【００３９】
［実施例］
図３は、本発明に係る一実施例の半導体装置の動作試験装置の概要構成を示したものである。波形メモリ兼ドライバ回路１としては、試験用動作パターンのデジタル信号を書き換え可能に格納するＤ−ＲＡＭを備えたＤＵＴ試験用ドライバ回路１１を用いた。アナログ／デジタル変換器２としては、サンプリング周波数が５ＭＨｚ、変換時間が１２ｎｓのＡＤＳ８０３（商品名）というＡ／Ｄ変換デバイス１２を用いた。測定値メモリ３としては、後段のＣＰＵ１４における演算処理の安定化やデジタルデータの一時的な記録を取るために、１２ｂｉｔのパラレルデータを出力可能な１ｋｂｙｔｅのＦＩＦＯ１３を用いた。演算ブロック４としては、最高速度２０ＭＨｚのＣＰＵ１４を用いた。
【００４０】
また、ＤＵＴ１０としては、Ｃ−ＭＯＳロジックＬＳＩやバイポーラロジックＬＳＩ、あるいはＤ−ＲＡＭやＳ−ＲＡＭなど、各種の半導体装置を試験対象とすることが可能である。
【００４１】
なお、この実施例では、アナログ／デジタル変換器２であるＡ／Ｄ変換デバイス１２のサンプリング周波数が５ＭＨｚに対して、演算ブロック４であるＣＰＵ１４の最高速度が２０ＭＨｚであるから、ＣＰＵ１４におけるデータ処理能力には入力されるデジタルデータに対して余裕があるので、測定値メモリ３であるＦＩＦＯ１３は必ずしも必要ではない。しかしここでは、前述したように、ＣＰＵ１４における演算処理の安定化やデジタルデータの一時的な記録を取るために、ＦＩＦＯ１３を用いている。
【００４２】
【発明の効果】
以上説明したように、本発明の半導体装置の動作試験装置および半導体装置の動作試験方法によれば、被試験体（ＤＵＴ）である半導体装置から出力されるデジタル応答信号を連続量的な電圧波形と見做して、アナログ／デジタル変換器を介して測定値メモリへ出力し、演算ブロックにおいてこの測定値メモリに記憶されたデジタルデータと波形メモリ兼ドライバ回路から出力される理想的なデジタル電圧波形とを比較すると共に、動作不良の解析情報として、応答信号の電圧値の情報および動作不良が何ビット目で発生したかの情報を出力するようにしたので、ＤＵＴからの応答信号のアナログ的な波形の情報が把握可能となり、ウィンドウ区間のような検査区間中にＤＵＴからの出力が常に正常であるのか否かを検査することができ、また試験結果がフェイルと判定された場合に、それがどのような種類や状態のフェイルであるのかという詳細な情報を把握することができるという効果を奏する。また、従来の比較回路系を構成するＤＥＦやデジタルコンパレータなどが不要となり、その部分が実質的に１つのアナログ／デジタル変換器のみで済むので、極めて簡易な構成とすることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体装置の動作試験装置の概要構成を表した図である。
【図２】アナログ／デジタル変換器から出力された信号および理想的な応答信号の一例を表した図である。
【図３】本発明に係る一実施例の半導体装置の動作試験装置の概要構成を表した図である。
【図４】従来のウィンドウコンパレートによる動作試験を実行する動作試験装置の概要構成の一例を表した図である。
【図５】図４に示した動作試験装置における動作の一例を示したタイミングチャートである。
【図６】図４に示したＤＦＦにおける判定で用いられる真理値表である。
【符号の説明】
１…波形メモリ兼ドライバ回路、２…アナログ／デジタル変換器、３…測定値メモリ、４…演算ブロック

Claims (3)

1. 被試験対象の半導体装置に所定の試験用動作パターンの信号を入力すると共に、前記試験用動作パターンに対応して前記半導体装置から出力されることが想定される理想的なデジタル電圧波形を格納した波形メモリ兼ドライバ回路と、
   前記試験用動作パターンの信号の入力に応答して前記半導体装置から出力されるデジタル応答信号を、その電圧波形が把握可能なサンプリング頻度でアナログデータからデジタルデータに変換して出力するアナログ／デジタル変換器と、
   前記アナログ／デジタル変換器から出力されたデジタルデータを記憶する測定値メモリと、
   前記測定値メモリに記憶されたデジタルデータを、前記波形メモリ兼ドライバ回路から出力される理想的なデジタル電圧波形と比較して前記半導体装置の出力が正常な電圧波形であるか否かを判定すると共に、動作不良の解析情報として、応答信号の電圧値の情報および動作不良が何ビット目で発生したかの情報を出力する演算ブロックと
   を備えた半導体装置の動作試験装置。
2. 前記測定値メモリは、動作試験が終了してそのときの一連のデジタル信号の伝送が完了した後に、記憶しているデジタルデータを一度に出力する、あるいは動作試験中に一連のデジタル信号を伝送している途中であっても、既に記憶されたデジタルデータを、前記演算ブロックで処理可能な周期で順次に出力する、請求項１記載の半導体装置の動作試験装置。
3. 被試験対象の半導体装置に所定の試験用動作パターンの信号を入力し、その入力に応答して前記半導体装置から出力されるデジタル応答信号の電圧波形を把握可能なサンプリング頻度でアナログ／デジタル変換器によって変換して、前記デジタル応答信号の電圧波形の情報を担持してなる信号を出力し、このデジタル信号をデータとして測定値メモリに記憶し、前記測定値メモリに記憶されたデジタルデータを、前記試験用動作パターンに対応して前記半導体装置から出力されることが想定される理想的なデジタル電圧波形と比較して前記半導体装置の出力が正常な電圧波形であるか否かを判定すると共に、動作不良の解析情報として、応答信号の電圧値の情報および動作不良が何ビット目で発生したかの情報を出力する
   半導体装置の動作試験方法。

Images