JP7252830B2 - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP7252830B2 JP7252830B2 JP2019100390A JP2019100390A JP7252830B2 JP 7252830 B2 JP7252830 B2 JP 7252830B2 JP 2019100390 A JP2019100390 A JP 2019100390A JP 2019100390 A JP2019100390 A JP 2019100390A JP 7252830 B2 JP7252830 B2 JP 7252830B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- memory
- test
- waveform data
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本明細書に開示される一実施の形態は試験装置に関する。試験装置は、波形データ取得モジュールと、ファンクション試験モジュールと、波形データ取得モジュールおよびファンクション試験モジュールを制御するとともに、波形データ取得モジュールおよびファンクション試験モジュールにおいて得られたデータを収集する上位コントローラと、を備える。波形データ取得モジュールは、被試験デバイスに関連する電気信号を所定のサンプリングレートでデジタル信号に変換するA/Dコンバータと、A/Dコンバータにより得られるデジタル信号の列である波形データを格納する第1メモリユニットと、を含む。ファンクション試験モジュールは、被試験デバイスを試験する試験ユニットと第2メモリユニットとを含む。上位コントローラは、波形データ取得モジュールにサンプリングの開始を指示するとともに、その時刻t1のタイムスタンプを保持し、第1メモリユニットは、サンプリングの開始時刻t1’のタイムスタンプを記録し、上位コントローラは、ファンクション試験モジュールにパターンプログラムの実行開始を指示するとともにその時刻t2のタイムスタンプを保持し、第2メモリユニットは、パターンプログラムの実行開始時刻t2’のタイムスタンプを記録する。
tj’=t1’+j×1/Fs
から得ることができる。そして、波形データ取得モジュールのローカル時刻t1’を、上位コントローラの時間軸の時刻t1にアラインすることにより、上位コントローラ110の時間軸での波形データのj番目のデータの時刻tjは、
tj=t1+j×1/Fs
から得ることができる。またファンクション試験モジュールのローカル時刻t2’を上位コントローラの時刻t2にアラインすることで、波形データと、パターンプログラムの進行を対応付けることができる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
図1は、実施の形態に係る試験装置100のブロック図である。この試験装置100は、複数のDUT(被試験デバイス)2それぞれについて、ファンクション試験を実行しながら、それと並行してDUT2の電気的状態を示す電気信号の波形をキャプチャする。試験装置100がキャプチャするDUT2の電気信号の種類は特に限定されないが、たとえば電源電圧や電源電流などが例示される。
図2は、波形データ取得モジュール140のブロック図である。上述のように、波形データ取得モジュール140は、複数チャンネルCH1~CHNの信号波形をキャプチャ可能に構成される。
図3は、メモリコントローラ160およびメモリ156A,156Bの構成例を示すブロック図である。この例において、メモリ156A,156Bは1ワード19ビットのデュアルポートメモリである。メモリ156A,156Bはそれぞれ8kワードの容量を有する。
以上がローカルのメモリアクセスに関する説明である。続いて、波形データ取得モジュール140と上位コントローラ110との間のインタフェースについて説明する。
続いて、波形データ取得モジュール140から上位コントローラ110への各種通知について説明する。波形データ取得モジュール140は、割り込みによって、メモリフルの通知、メモリのオーバーフローの通知および、波形測定が完了したことの通知を、上位コントローラ110に送信する。この割り込みには、レガシーの割り込み線を用いた通知を用いてもよいが、本実施の形態では、それとは異なる割り込み(以下、直接割り込みという)によって、これらの情報を上位コントローラ110に送信する。
図7を参照する。バスインタフェース114は、波形データ取得モジュール140にリード命令を発行してから所定時間内にデータを受け取れない場合、処理を打ち切り、CPU112にエラー割り込みをかける。
tj’=t1’+j×1/Fs
で表される。
tj=t1+j×1/Fs
に修正される。
またファンクション試験モジュールのローカル時刻t2’を上位コントローラの時刻t2にアラインすることで、波形データと、ファンクション試験の進行を対応付けることができる。
100 試験装置
110 上位コントローラ
112 CPU
114 バスインタフェース
116 DMAコントローラ
118 メモリ
120 バススイッチ
130 ファンクション試験モジュール
132 試験ユニット
134 第2メモリユニット
136 モジュールインタフェース
140 波形データ取得モジュール
150 キャプチャユニット
152 A/Dコンバータ
154 信号処理部
155 第1メモリユニット
156A,156B メモリ
160 メモリコントローラ
162 ライトエンコーダ
164 ライトセレクタ
166 ライトカウンタ
168 ステートマシン
170 命令デコーダ
172 リードカウンタ
174 出力セレクタ
180 モジュールインタフェース
182 シーケンサ
184 パケット生成部
Claims (6)
- 被試験デバイスの電源電圧または電源電流である電気信号を所定のサンプリングレートでデジタル信号に変換するA/Dコンバータと、前記A/Dコンバータにより得られる前記デジタル信号の列である波形データを格納する第1メモリユニットと、を含む波形データ取得モジュールと、
パターンプログラムを実行し、前記被試験デバイスにテストパターンを供給するとともに、前記テストパターンに応答して前記被試験デバイスから戻ってくる信号を測定する試験ユニットと、第2メモリユニットと、を含むファンクション試験モジュールと、
上位コントローラと、
を備え、
前記上位コントローラは、前記波形データ取得モジュールに対して、前記A/Dコンバータによるサンプリングの開始を指示するとともに、前記サンプリングの開始を指示した時刻t1のタイムスタンプを保持し、
前記波形データ取得モジュールは、前記サンプリングの開始の指示に応答して、前記A/Dコンバータが前記サンプリングを実際に開始した時刻t 1 ’を、ローカルの時間管理機能を利用して生成し、
前記第1メモリユニットは、前記時刻t1’のタイムスタンプを記録し、
前記上位コントローラは、前記ファンクション試験モジュールにパターンプログラムの実行開始を指示するとともに、前記パターンプログラムの実行開始を指示した時刻t2のタイムスタンプを保持し、
前記ファンクション試験モジュールは、前記パターンプログラムの実行開始の指示に応答して、前記パターンプログラムを実際に実行開始した時刻t 2 ’のタイムスタンプをローカルの時間管理機能を利用して生成し、
前記第2メモリユニットは、前記時刻t2’のタイムスタンプを記録し、
前記上位コントローラは、前記波形データ取得モジュールから前記時刻t 1 ’のタイムスタンプおよび前記波形データを取得し、前記ファンクション試験モジュールから、前記時刻t 2 ’のタイムスタンプを収集することを特徴とする試験装置。 - 前記ファンクション試験モジュールはさらに、前記パターンプログラムに含まれる所定のアドレスの命令の実行時刻t 3 のタイムスタンプをローカルの時間管理機能を利用して生成し、
前記第2メモリユニットは、前記時刻t2に加えて、前記実行時刻t3のタイムスタンプを記録し、
前記上位コントローラは、前記ファンクション試験モジュールから、前記実行時刻t 3 のタイムスタンプを収集することを特徴とする請求項1に記載の試験装置。 - 前記ファンクション試験モジュールは、前記実行時刻t 3 に加えて、前記所定アドレスの命令にもとづく前記被試験デバイスへの入力値を生成し、
前記第2メモリユニットは、前記実行時刻t3に加えて、前記被試験デバイスへの入力値を記録し、
前記上位コントローラは、前記ファンクション試験モジュールから、前記被試験デバイスへの前記入力値を収集することを特徴とする請求項2に記載の試験装置。 - 前記ファンクション試験モジュールは、エラーの発生、異常の発生、タイムアウトのいずれかである所定のイベントを検出可能に構成されており、
前記ファンクション試験モジュールは、前記所定のイベントの発生時刻のタイムスタンプをローカルの時間管理機能を利用して生成し、
前記第2メモリユニットは、前記所定のイベントの発生時刻のタイムスタンプを記録し、
前記上位コントローラは、前記ファンクション試験モジュールから、前記所定のイベントの発生時刻のタイムスタンプを収集することを特徴とする請求項2または3に記載の試験装置。 - 前記第1メモリユニットは、
第1バンクおよび第2バンクと、
前記第1バンクおよび前記第2バンクの一方に前記デジタル信号を連続して書き込み、メモリフルになると前記上位コントローラにメモリフルであることを通知するとともに、書き込み先のメモリを他方に切り替えるメモリコントローラと、
を含むことを特徴とする請求項1から4のいずれかに記載の試験装置。 - 前記上位コントローラは、前記通知に応答して前記メモリフルである前記第1バンクおよび前記第2バンクの一方からデータを読み出すことを特徴とする請求項5に記載の試験装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019100390A JP7252830B2 (ja) | 2019-05-29 | 2019-05-29 | 試験装置 |
US16/742,087 US11169205B2 (en) | 2019-05-29 | 2020-01-14 | Test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019100390A JP7252830B2 (ja) | 2019-05-29 | 2019-05-29 | 試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020193899A JP2020193899A (ja) | 2020-12-03 |
JP7252830B2 true JP7252830B2 (ja) | 2023-04-05 |
Family
ID=73548743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019100390A Active JP7252830B2 (ja) | 2019-05-29 | 2019-05-29 | 試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11169205B2 (ja) |
JP (1) | JP7252830B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6922062B1 (ja) | 2020-11-20 | 2021-08-18 | 日本たばこ産業株式会社 | エアロゾル生成装置の電源ユニット |
CN113377290B (zh) * | 2021-06-03 | 2022-07-26 | 电子科技大学 | 基于axi协议的具有深存储和双捕获功能的数据采集装置 |
CN115047307B (zh) * | 2022-08-17 | 2022-11-25 | 浙江杭可仪器有限公司 | 一种半导体器件老化测试箱 |
US20240192272A1 (en) * | 2022-12-12 | 2024-06-13 | Teradyne, Inc. | Determining a correlation between power disturbances and data erors in a test system |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6324665B1 (en) | 1998-11-03 | 2001-11-27 | Agilent Technologies, Inc. | Event based fault diagnosis |
JP2002196051A (ja) | 2000-12-27 | 2002-07-10 | Sony Corp | 半導体装置の動作試験装置および動作試験方法 |
JP2008164563A (ja) | 2007-01-05 | 2008-07-17 | Yokogawa Electric Corp | データ転送回路および半導体試験装置 |
JP2008216030A (ja) | 2007-03-05 | 2008-09-18 | Yokogawa Electric Corp | 半導体試験システム |
JP2016223828A (ja) | 2015-05-28 | 2016-12-28 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
JP2017015477A (ja) | 2015-06-30 | 2017-01-19 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
JP2018117400A (ja) | 2017-01-16 | 2018-07-26 | いすゞ自動車株式会社 | 車輌の駆動装置、及び車輌 |
JP2019060792A (ja) | 2017-09-27 | 2019-04-18 | 株式会社日立製作所 | 電力変換装置の診断回路および診断システム |
US20200393509A1 (en) | 2017-06-20 | 2020-12-17 | Byung Kyu Kim | Processor-based measuring method for testing device under test, and measuring device using same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6574626B1 (en) * | 2000-09-29 | 2003-06-03 | Agilent Technologies, Inc. | Method and apparatus for administration of extended memory |
TWI536166B (zh) | 2015-01-27 | 2016-06-01 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體控制電路單元以及記憶體儲存裝置 |
CN106021182B (zh) | 2016-05-17 | 2018-11-30 | 华中科技大学 | 一种基于二维fft处理器的行转置架构设计方法 |
US10859628B2 (en) * | 2019-04-04 | 2020-12-08 | Apple Ine. | Power droop measurements using analog-to-digital converter during testing |
US11709275B2 (en) * | 2019-07-09 | 2023-07-25 | Xilinx, Inc. | Root monitoring on an FPGA using satellite ADCs |
-
2019
- 2019-05-29 JP JP2019100390A patent/JP7252830B2/ja active Active
-
2020
- 2020-01-14 US US16/742,087 patent/US11169205B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6324665B1 (en) | 1998-11-03 | 2001-11-27 | Agilent Technologies, Inc. | Event based fault diagnosis |
JP2002196051A (ja) | 2000-12-27 | 2002-07-10 | Sony Corp | 半導体装置の動作試験装置および動作試験方法 |
JP2008164563A (ja) | 2007-01-05 | 2008-07-17 | Yokogawa Electric Corp | データ転送回路および半導体試験装置 |
JP2008216030A (ja) | 2007-03-05 | 2008-09-18 | Yokogawa Electric Corp | 半導体試験システム |
JP2016223828A (ja) | 2015-05-28 | 2016-12-28 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
JP2017015477A (ja) | 2015-06-30 | 2017-01-19 | セイコーエプソン株式会社 | 電子部品搬送装置および電子部品検査装置 |
JP2018117400A (ja) | 2017-01-16 | 2018-07-26 | いすゞ自動車株式会社 | 車輌の駆動装置、及び車輌 |
US20200393509A1 (en) | 2017-06-20 | 2020-12-17 | Byung Kyu Kim | Processor-based measuring method for testing device under test, and measuring device using same |
JP2019060792A (ja) | 2017-09-27 | 2019-04-18 | 株式会社日立製作所 | 電力変換装置の診断回路および診断システム |
Also Published As
Publication number | Publication date |
---|---|
JP2020193899A (ja) | 2020-12-03 |
US20200379036A1 (en) | 2020-12-03 |
US11169205B2 (en) | 2021-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7252830B2 (ja) | 試験装置 | |
JP2021520570A (ja) | 1または複数の被テストデバイスをテストするための自動試験装置、1または複数の被テストデバイスの自動試験のための方法、および、コマンドエラーを処理するためのコンピュータプログラム | |
US12085612B2 (en) | On-chip debugging device and method | |
CN110050441B (zh) | 在故障情况下实时捕获流量以进行协议调试 | |
JP7295703B2 (ja) | 試験装置 | |
US6321320B1 (en) | Flexible and programmable BIST engine for on-chip memory array testing and characterization | |
JP4856429B2 (ja) | バス検査のためのオンチップ回路 | |
US6735747B2 (en) | Pre-silicon verification path coverage | |
US6617842B2 (en) | Semiconductor device testing method and system employing trace data | |
US20080015798A1 (en) | Test Protocol Manager for Massive Multi-Site Test | |
TW201433804A (zh) | 具有記憶體加速及用於可現場規劃閘陣列區塊中自動型樣產生之加速的測試器 | |
WO2013158788A2 (en) | Devices for indicating a physical layer error | |
WO2021042706A1 (zh) | 一种数字逻辑自动测试装置及方法 | |
WO2007114373A1 (ja) | テスト方法、テストシステムおよび補助基板 | |
US20130198566A1 (en) | Method and Apparatus for Debugging System-on-Chip Devices | |
JP7316818B2 (ja) | 波形データ取得モジュールおよび試験装置 | |
KR20000034827A (ko) | 반도체 메모리 시험방법 및 그 장치 | |
JPH05216710A (ja) | データ集録・モニタ装置およびデータ集録・モニタ方法 | |
US7650539B2 (en) | Observing debug counter values during system operation | |
CN112349336B (zh) | 一种存储器测试装置 | |
US7433252B2 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
Ramirez et al. | Post-Silicon Debugging Platform with Bus Monitoring Capability to Perform Behavioral and Performance Analyses | |
TW201928981A (zh) | 記憶體整體測試之系統及其方法 | |
US20240319261A1 (en) | Identifying failures in device cores | |
KR20100084153A (ko) | 팬-아웃/팬-인 매트릭스를 이용한 오류 캐치 ram 지원 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7252830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |