JP2002196051A - 半導体装置の動作試験装置および動作試験方法 - Google Patents
半導体装置の動作試験装置および動作試験方法Info
- Publication number
- JP2002196051A JP2002196051A JP2000397742A JP2000397742A JP2002196051A JP 2002196051 A JP2002196051 A JP 2002196051A JP 2000397742 A JP2000397742 A JP 2000397742A JP 2000397742 A JP2000397742 A JP 2000397742A JP 2002196051 A JP2002196051 A JP 2002196051A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor device
- output
- digital
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
あるいは把握を行うことが可能であり、その構成も簡易
である、半導体装置の動作試験装置および動作試験方法
を提供する。 【解決手段】 DUT10である半導体装置に所定の試
験用動作パターンの信号を入力する試験用動作パターン
信号入力手段である波形メモリ兼ドライバ回路1と、試
験用動作パターンの信号の入力に応答して半導体装置か
ら出力されるデジタル応答信号を、その連続量的な電圧
波形が把握可能なサンプリング頻度でアナログデータか
らデジタルデータに変換して出力するアナログ/デジタ
ル変換器2と、測定値メモリ3と、演算ブロック4とを
備えて、動作試験時にDUT10から出力される応答信
号の連続量的な電圧波形の情報を把握可能とする。
Description
験装置および動作試験方法に関する。
(Large Scale Integration)のような半導体装置の動作
を試験するテスター(動作試験装置)では、一般に、被
試験対象(以下、略称としてDUTと呼ぶ場合あり)に
対して、あらかじめ用意された試験用動作パターンの信
号を入力し、その入力に対する応答としてDUTから出
力された応答信号を、そのときの試験用動作パターンに
対応したハイまたはロウの期待値(正常値)と比較する
ことにより、DUTが正常に動作しているか否かを判定
している。
する動作試験装置としては、2種類のものが知られてい
る。一つは、いわゆるエッジコンパレートと呼ばれる方
法で、DUTから出力された応答信号を、所定の一点の
タイミングでストローブ信号に基づいてサンプリング
し、その信号電圧を期待値の範囲と比較するというもの
である。このような手法は、例えば特公平4−3634
9号公報などで提案されている。
ートと呼ばれるもので、DUTから出力された応答信号
を所定の区間(ウィンドウ区間)でサンプリングし、そ
のときサンプリングされた信号電圧を期待値の範囲と比
較し、その期待値の範囲から逸脱している場合にはDU
Tの動作が異常であると判定し、期待値の範囲内であれ
ば正常であると判定するというものである。
パレートによる動作試験を実行する動作試験装置の概要
構成の一例を表したものである。
の出力とハイレベル比較電圧(REF−H)とを比較す
る。コンパレータ112は、DUT100からの出力と
ロウレベル比較電圧(REF−L)とを比較する。RE
F−Hは、DUT100からの出力の正常なハイレベル
の基準を定める最小電圧値であり、REF−Lは、DU
T100からの出力の正常なロウレベルの基準を定める
最大電圧値である。アンド回路121は、コンパレータ
111の比較結果の反転出力とストローブ信号とが入力
される。アンド回路122は、コンパレータ112の比
較結果の反転出力とストローブ信号とが入力される。D
フリップフロップ(以下、DFFと略称)131は、S
(セット)端子にアンド回路121の出力を受け、D端
子をロウレベルとし、Ck(クロック)端子にストロー
ブ信号が入力される。DFF132は、S(セット)端
子にアンド回路122の出力を受け、D端子をロウレベ
ルとし、Ck端子にストローブ信号が入力される。デジ
タルコンパレータ104は、上記と同じストローブ信号
が入力され、そのタイミングに基づいて、DFF13
1、DFF132のQ端子から出力される信号を受け
て、その信号と期待値とを比較することで、パス(正
常)またはフェイル(異常)の情報を出力する。ストロ
ーブ信号がハイレベルの区間(期間)でDUT100か
らの出力信号の正常/異常を判定する。
る動作の一例を示したタイミングチャート、図6はDF
F131、DFF132における判定で用いられる真理
値表である。なお、図6におけるDHはDFF131の
Q端子からの出力、DLはDFF132のQ端子からの
出力である。
いとき(A)、ストローブ信号がロウレベルからハイレ
ベルになると、このときのコンパレータ111からの反
転出力はロウレベルなので、アンド回路121からはロ
ウレベルの信号が出力されてDFF131のS端子に入
力される。このとき同時にDFF131のCk端子にも
ストローブ信号が入力されるので、DFF131のQ端
子からはロウレベルの信号が出力される。
くなると(B)、コンパレータ111からの反転出力が
ハイレベルとなるので、アンド回路121からロウレベ
ルの信号が出力されてDFF131のS端子に入力され
る(C)。従って、このときDFF131のQ端子から
はハイレベルの信号が出力される(D)。
も高くなると、コンパレータ111からの反転出力はロ
ウレベルになる(E)。従って、ストローブ信号とコン
パレータ111からの反転出力とにより、アンド回路1
21からの出力はロウレベルになる(F)。しかしこの
ときのDFF131のQ端子からの出力は、ハイレベル
のままである。
DFF131の出力もDFF131の出力も変化しな
い。そしてストローブ信号が再びハイレベルになったと
きにコンパレータ111の反転出力がロウレベルである
と、アンド回路121からロウレベルの信号が出力され
てDFF131のS端子に入力される。このとき同時に
ストローブ信号がDFF131のCk端子に入力されて
いるので、DFF131のQ端子からはハイレベルの信
号が出力される(G)。またこのとき、DFF132の
Q端子からの出力はハイレベルが続いている。
うなDFF131のQ端子から出力されるDHおよびD
FF132のQ端子から出力されるDLを、ストローブ
信号の立ち下がりのタイミング毎に期待値と比較するこ
とにより、パス/フェイルの判定を行う。例えば、期待
値が1のときに、図5における初めのウィンドウ区間で
は、DHがハイレベルであるから、デジタルコンパレー
タ104はフェイルを出力する。また、その次のウィン
ドウ区間では、DHがロウレベルであるから、デジタル
コンパレータ104はパスを出力する。
動作試験装置では、ストローブ信号に基づいたタイミン
グでDUTから出力された応答信号をサンプリングし、
そのときの試験用動作パターンに対応したハイまたはロ
ウの期待値と比較することにより、DUTから出力され
る信号がデジタル信号として正常(パス)であるか異常
(フェイル)であるかを判定していた。また、そのよう
な最終的な判定結果のデータの蓄積や読み出し等の情報
処理は、例えばパソコン(パーソナルコンピュータ)の
ような汎用情報処理装置を用いるなどして行っていた。
作試験装置や動作試験方法では、試験用の信号パターン
に対応するストローブタイミングにサンプリングされた
時点でのDUTの出力のパス/フェイルを2値的に判定
することは可能である。
点の前後での出力が、どのようになっているのか等の情
報については、検査(把握)することができない。ま
た、ウィンドウ区間のような検査区間中にDUTからの
出力が常に正常であるのか否かを検査することができな
いという問題点がある。
が一瞬だけ比較電圧を横切る状態が動作欠陥として生じ
ていたとしても、DEF131,DEF132の出力は
共にハイレベルになってしまう、というように、ウィン
ドウ区間のような一定区間中にDUT出力がハイインピ
ーダンスで一定であるのか否かを区別することなどがで
きない。
動作試験方法では、試験結果がフェイルと判定された場
合に、それがどのような種類や状態のフェイルであるの
かという、さらに詳細な情報を把握することが実質的に
不可能であるという問題点がある。
しても、そのときの試験結果に基づいてフェイルの原因
を究明することは困難あるいは不可能であるということ
である。また、試験結果からDUTの出力電圧の絶対値
を把握することができないということである。そのよう
な原因の究明やDUTの出力電圧の絶対値を把握するた
めには、上記とは別の試験や検査を行わなければなら
ず、試験工程や試験装置が極めて煩雑なものとなる。
動作試験方法では、DEFやデジタルコンパレータなど
を多数必要とするなど、その試験装置の構成が煩雑なも
のである割には、前述したようにフェイルの原因究明や
出力電圧値の把握が困難であるなどの制約が多いという
問題点がある。
ので、その目的は、DUTからの出力の全体的な電圧波
形の検査あるいは把握を行うことが可能であり、その構
成も簡易である、半導体装置の動作試験装置および動作
試験方法を提供することにある。
の動作試験装置は、被試験対象の半導体装置に所定の試
験用動作パターンの信号を入力する試験用動作パターン
信号入力手段と、試験用動作パターンの信号の入力に応
答して半導体装置から出力されるデジタル応答信号の連
続量的な電圧波形をアナログデータからデジタルデータ
に変換して出力するアナログ/デジタル変換器とを備え
たものである。
試験装置は、被試験対象の半導体装置に所定の試験用動
作パターンの信号を入力する試験用動作パターン信号入
力手段と、試験用動作パターンの信号の入力に応答して
半導体装置から出力されるデジタル応答信号を、その連
続量的な電圧波形が把握可能なサンプリング頻度でアナ
ログデータからデジタルデータに変換して出力するアナ
ログ/デジタル変換器とを備えたものである。
は、被試験対象の半導体装置に所定の試験用動作パター
ンの信号を入力し、その入力に応答して前記半導体装置
から出力されるデジタル応答信号の電圧波形を、アナロ
グ/デジタル変換器によって変換して出力するというも
のである。
試験方法は、被試験対象の半導体装置に所定の試験用動
作パターンの信号を入力し、その入力に応答して半導体
装置から出力されるデジタル応答信号の連続量的な電圧
波形を把握可能なサンプリング頻度でアナログ/デジタ
ル変換器によって変換して、デジタル応答信号の電圧波
形の情報を担持してなる信号を出力するというものであ
る。
たは動作試験方法では、試験用動作パターンの信号の入
力に応答して半導体装置から出力されるデジタル応答信
号の連続量的な電圧波形を、アナログ/デジタル変換器
によって、アナログデータからデジタルデータに変換し
て出力する。
置または動作試験方法では、デジタル信号を検査すると
いう、デジタル的な発想あるいは固定観念から、DUT
からの出力を2値的なデジタル信号としてのみとらえ、
そのDUTから出力される応答信号のハイレベルとロウ
レベルとが期待値に対してフェイルかパスかを、2値的
にのみ判定していた。しかし、本発明による半導体装置
の動作試験装置または動作試験方法では、動作試験時に
DUTである半導体装置から出力されるデジタル応答信
号を連続量的な電圧波形と見做して、アナログ/デジタ
ル変換器を介して出力することで、その応答信号のアナ
ログ的(連続量的)な波形の情報が把握可能となる。
試験装置または動作試験方法では、半導体装置から出力
されるデジタル応答信号の電圧波形を把握可能なサンプ
リング頻度でアナログ/デジタル変換器によって変換し
て、デジタル応答信号の電圧波形の情報を担持してなる
信号を出力することで、必要十分なデータ量あるいは情
報処理速度でDUTからの応答信号のアナログ的な波形
の情報が把握可能となる。
て図面を参照して詳細に説明する。
体装置の動作試験装置の概要構成を表したものである。
なお、本発明の実施の形態に係る半導体装置の動作試験
方法は、この半導体装置の動作試験装置の動作あるいは
作用によって具現化されるものであるから、以下、それ
らを併せて説明する。
モリ兼ドライバ回路(試験用動作パターン信号入力手
段)1と、アナログ/デジタル変換器2と、測定値メモ
リ3と、演算ブロック4とから、その主要部が構成され
ている。
0である半導体装置に対して、所定の試験用動作パター
ンの信号を入力するものである。この波形メモリ兼ドラ
イバ回路1では、波形メモリに読み出しおよび書き換え
可能に格納されている試験用動作パターンの情報に基づ
いた波形の信号を、ストローブ信号のタイミングと同期
して出力する。DUT10が試験用動作パターンの信号
を受けると、その信号に対する応答信号を出力する。
リ兼ドライバ回路1から出力されるストローブ信号に同
期して、DUT10から出力された応答信号の電圧波形
を逐次にアナログデータからデジタルデータへと変換す
るものである。DUT10から出力された応答信号は、
本来は(理想的には)ハイレベルとロウレベルとを組み
合わせてなる2値的なデジタル信号として出力されるも
のであるが、このアナログ/デジタル変換器2では、そ
れを敢えてアナログ信号のような連続量的な電圧波形の
アナログ信号のように見做して、その応答信号を電圧波
形の全体像が把握可能なサンプリング頻度(あるいはサ
ンプリング周波数)でサンプリングし、それを逐次にデ
ジタルデータ化して、応答信号の電圧値の時系列的なデ
ジタル信号(デジタルデータ列)として出力する。
2から出力された信号は、例えば図2に実線で示したよ
うに、より実際的な応答信号の電圧波形20の形態を示
すものとなる。
IやバイポーラロジックLSI、あるいはD−RAMや
S−RAMなどの半導体装置は一般に、本来はデジタル
信号を出力するように設定されたものであるから、その
ような半導体装置がDUT10として出力する応答信号
は、理想的には図2に点線で示すような矩形状の信号波
形21となることが想定されるが、実際には、素子内部
には不可避的にインピータンス等が存在しているので、
電圧変化の前後の立ち上がりや立ち下がりなどで波形に
応答遅れ等が生じたり、ロウレベルやハイレベルが必ず
しも一定電圧ではなく鈍りや歪みや変位等が生じる場合
がある。また、瞬間的な動作不良や欠陥などが生じる場
合もある。ところが、従来の一般的な動作試験装置で
は、例えばロウレベルあるいはハイレベルの信号の中か
ら1点22を抽出するなどして、その1点を所定の期待
値(Hth)と比較するなどして、その1点のパス/フェ
イルを判定していたので、DUT10から出力される電
圧波形の所定の試験区間(期間)中における全体的な形
態をユーザーが把握する(知る)ことは実際上不可能で
あった。
動作試験装置によれば、アナログ/デジタル変換器2か
ら出力された応答信号の全体的な電圧値の時系列的なデ
ジタル信号列に基づいて、所定の試験区間中におけるD
UT10の応答信号の全体的な電圧波形の形態やその電
圧値についてを把握することが可能となる。しかも、そ
のような応答信号の全体的な電圧値の時系列的なデジタ
ル信号列を、1つのアナログ/デジタル変換器2によっ
て得ることができるので、動作試験装置としての主要部
の構成を、極めて簡易なものとすることができる。
号をサンプリングするサンプリング頻度は、アナログ/
デジタル変換器2における処理速度によって定まるが、
そのサンプリング頻度が高いほど、電圧波形としての全
体像を詳細に把握することが可能となる。しかしその反
面、アナログ/デジタル変換器2から出力される信号の
周波数が高くなるので、アナログ/デジタル変換器2よ
りも後段の測定値メモリ3や演算ブロック4での信号処
理速度や記憶容量などが高いことが要求される。従っ
て、このような点から、測定値メモリ3や演算ブロック
4における信号処理速度や記憶容量に応じて、それらの
仕様によって信号処理が可能であってかつ電圧波形とし
ての全体像を把握可能なサンプリング頻度でサンプリン
グすることが望ましい。
の信号処理速度がアナログ/デジタル変換器2における
サンプリング周波数に対して逼迫している(余裕がな
い)場合などに、いわゆるキャッシュメモリのように、
アナログ/デジタル変換器2から伝送されて来るデジタ
ル信号をデータとして記憶するものである。この測定値
メモリ3では、動作試験が終了してそのときの一連のデ
ジタル信号の伝送が完了した後に、記憶しているデジタ
ルデータを一度に(バッチ的に)出力するように設定さ
れている。あるいは動作試験中に一連のデジタル信号を
伝送途中であっても、既に記憶されたデジタルデータ
を、演算ブロック4で処理可能な周期で順次に出力する
ようにしてもよい。
伝送されて来た応答信号の電圧波形のデジタルデータ
を、波形メモリ兼ドライバ回路1から出力される所定の
試験用動作パターンに対応してDUT10から出力され
ることが想定される理想的な(あるいは期待値として
の)デジタル電圧波形と比較して、そのときのDUT1
0からの出力が正常な電圧波形であるか否かを判定する
ものである。また、この演算ブロック4では、動作不良
の解析のために有効な情報として、応答信号の電圧値の
情報や動作不良が何ビット目で発生したかといった情報
を把握することなども可能である。
の半導体装置の動作試験装置の概要構成を示したもので
ある。波形メモリ兼ドライバ回路1としては、試験用動
作パターンのデジタル信号を書き換え可能に格納するD
−RAMを備えたDUT試験用ドライバ回路11を用い
た。アナログ/デジタル変換器2としては、サンプリン
グ周波数が5MHz、変換時間が12nsのADS80
3(商品名)というA/D変換デバイス12を用いた。
測定値メモリ3としては、後段のCPU14における演
算処理の安定化やデジタルデータの一時的な記録を取る
ために、12bitのパラレルデータを出力可能な1k
byteのFIFO13を用いた。演算ブロック4とし
ては、最高速度20MHzのCPU14を用いた。
ジックLSIやバイポーラロジックLSI、あるいはD
−RAMやS−RAMなど、各種の半導体装置を試験対
象とすることが可能である。
ル変換器2であるA/D変換デバイス12のサンプリン
グ周波数が5MHzに対して、演算ブロック4であるC
PU14の最高速度が20MHzであるから、CPU1
4におけるデータ処理能力には入力されるデジタルデー
タに対して余裕があるので、測定値メモリ3であるFI
FO13は必ずしも必要ではない。しかしここでは、前
述したように、CPU14における演算処理の安定化や
デジタルデータの一時的な記録を取るために、FIFO
13を用いている。
記載の半導体装置の動作試験装置または請求項3または
4記載の半導体装置の動作試験方法によれば、DUTで
ある半導体装置から出力されるデジタル応答信号を連続
量的な電圧波形と見做して、アナログ/デジタル変換器
を介して出力するようにしたので、DUTからの応答信
号のアナログ的な波形の情報が把握可能となり、ウィン
ドウ区間のような検査区間中にDUTからの出力が常に
正常であるのか否かを検査することができ、また試験結
果がフェイルと判定された場合に、それがどのような種
類や状態のフェイルであるのかという詳細な情報を把握
することができるという効果を奏する。また、従来の比
較回路系を構成するDEFやデジタルコンパレータなど
が不要となり、その部分が実質的に1つのアナログ/デ
ジタル変換器のみで済むので、極めて簡易な構成とする
ことができるという効果を奏する。
試験装置の概要構成を表した図である。
および理想的な応答信号の一例を表した図である。
装置の概要構成を表した図である。
を実行する動作試験装置の概要構成の一例を表した図で
ある。
を示したタイミングチャートである。
真理値表である。
ル変換器、3…測定値メモリ、4…演算ブロック
Claims (4)
- 【請求項1】 被試験対象の半導体装置に所定の試験用
動作パターンの信号を入力する試験用動作パターン信号
入力手段と、 前記試験用動作パターンの信号の入力に応答して前記半
導体装置から出力されるデジタル応答信号の電圧波形を
アナログデータからデジタルデータに変換して出力する
アナログ/デジタル変換器とを備えたことを特徴とする
半導体装置の動作試験装置。 - 【請求項2】 被試験対象の半導体装置に所定の試験用
動作パターンの信号を入力する試験用動作パターン信号
入力手段と、 前記試験用動作パターンの信号の入力に応答して前記半
導体装置から出力されるデジタル応答信号を、その電圧
波形が把握可能なサンプリング頻度でアナログデータか
らデジタルデータに変換して出力するアナログ/デジタ
ル変換器とを備えたことを特徴とする半導体装置の動作
試験装置。 - 【請求項3】 被試験対象の半導体装置に所定の試験用
動作パターンの信号を入力し、その入力に応答して前記
半導体装置から出力されるデジタル応答信号の電圧波形
を、アナログ/デジタル変換器によって変換して出力す
ることを特徴とする半導体装置の動作試験方法。 - 【請求項4】 被試験対象の半導体装置に所定の試験用
動作パターンの信号を入力し、その入力に応答して前記
半導体装置から出力されるデジタル応答信号の電圧波形
を把握可能なサンプリング頻度でアナログ/デジタル変
換器によって変換して、前記デジタル応答信号の電圧波
形の情報を担持してなる信号を出力することを特徴とす
る半導体装置の動作試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000397742A JP4385523B2 (ja) | 2000-12-27 | 2000-12-27 | 半導体装置の動作試験装置および動作試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000397742A JP4385523B2 (ja) | 2000-12-27 | 2000-12-27 | 半導体装置の動作試験装置および動作試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002196051A true JP2002196051A (ja) | 2002-07-10 |
JP4385523B2 JP4385523B2 (ja) | 2009-12-16 |
Family
ID=18862833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000397742A Expired - Lifetime JP4385523B2 (ja) | 2000-12-27 | 2000-12-27 | 半導体装置の動作試験装置および動作試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4385523B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100496475B1 (ko) * | 2002-11-12 | 2005-06-20 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치 |
US7363146B2 (en) | 2004-06-29 | 2008-04-22 | Denso Corporation | Car navigation system and program |
WO2009028040A1 (ja) * | 2007-08-27 | 2009-03-05 | Advantest Corporation | 試験装置および製造方法 |
JP2020193900A (ja) * | 2019-05-29 | 2020-12-03 | 株式会社アドバンテスト | 試験装置 |
JP2020193899A (ja) * | 2019-05-29 | 2020-12-03 | 株式会社アドバンテスト | 試験装置 |
-
2000
- 2000-12-27 JP JP2000397742A patent/JP4385523B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100496475B1 (ko) * | 2002-11-12 | 2005-06-20 | 프롬써어티 주식회사 | 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치 |
US7363146B2 (en) | 2004-06-29 | 2008-04-22 | Denso Corporation | Car navigation system and program |
WO2009028040A1 (ja) * | 2007-08-27 | 2009-03-05 | Advantest Corporation | 試験装置および製造方法 |
JP5202531B2 (ja) * | 2007-08-27 | 2013-06-05 | 株式会社アドバンテスト | 試験装置および製造方法 |
JP2020193900A (ja) * | 2019-05-29 | 2020-12-03 | 株式会社アドバンテスト | 試験装置 |
US20200379030A1 (en) * | 2019-05-29 | 2020-12-03 | Advantest Corporation | Test apparatus |
JP2020193899A (ja) * | 2019-05-29 | 2020-12-03 | 株式会社アドバンテスト | 試験装置 |
JP7252830B2 (ja) | 2019-05-29 | 2023-04-05 | 株式会社アドバンテスト | 試験装置 |
JP7295703B2 (ja) | 2019-05-29 | 2023-06-21 | 株式会社アドバンテスト | 試験装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4385523B2 (ja) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002196051A (ja) | 半導体装置の動作試験装置および動作試験方法 | |
JP2002074986A (ja) | Dc試験装置及び半導体試験装置 | |
JP4863547B2 (ja) | Bist回路内蔵半導体集積回路装置 | |
US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
JPH0252446A (ja) | 集積回路の試験装置 | |
JP2004045052A (ja) | 画像データ検査装置および画像データ検査方法 | |
JP2658912B2 (ja) | 半導体集積回路及びそのテスト方法 | |
JP2985748B2 (ja) | 波形測定器 | |
KR20060094225A (ko) | Bist장치의 크기를 줄이기 위한 단순화로직 | |
JP2944307B2 (ja) | A/dコンバータの非直線性の検査方法 | |
KR100195201B1 (ko) | 반도체 소자의 출력특성 검사방법 및 그 장치 | |
JP2000147072A (ja) | デジタル・アナログ混在icの検査装置およびデジタル・アナログ混在icの検査方法 | |
JPH0324479A (ja) | Ic検査装置 | |
KR0119132B1 (ko) | 12비트 측정분해능의 측정장치 | |
KR100188003B1 (ko) | 집적회로 검사방법 및 장치 | |
JPS62294984A (ja) | 半導体検査装置 | |
JP2013038717A (ja) | テスト回路 | |
JP2004233161A (ja) | 集積回路試験装置及び方法、並びに集積回路試験用プログラム | |
JPS6318709B2 (ja) | ||
JP2003139819A (ja) | Lsiスキャンテスト装置、テストシステム、テスト方法、及びテストパターン作成方法 | |
JPH01123530A (ja) | D/a変換器の単調増加特性測定装置 | |
JPH05281292A (ja) | Ad回路を使用するicテスタ | |
JPH11218566A (ja) | 半導体試験装置 | |
JP2000097998A (ja) | 半導体試験装置 | |
JPH10325857A (ja) | Icテスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090908 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090921 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |