JP5202531B2

JP5202531B2 - 試験装置および製造方法

Info

Publication number: JP5202531B2
Application number: JP2009529890A
Authority: JP
Inventors: 直良渡辺
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2007-08-27
Filing date: 2007-08-27
Publication date: 2013-06-05
Anticipated expiration: 2027-08-27
Also published as: JPWO2009028040A1; WO2009028040A1

Description

本発明は、試験装置および製造方法に関する。本発明は、特に、被試験デバイスを試験する試験装置およびデバイスを製造する製造方法に関する。

半導体等の試験装置は、試験のための基本となる周期（試験周期）毎に、被試験デバイスから出力された出力信号の値を取り込む。そして、試験装置は、取り込んだ値を期待値と比較して被試験デバイスの良否を判定する。

試験装置は、出力信号の値の取り込みタイミングを示す信号として、エッジストローブ信号およびウィンドウストローブ信号を発生する。エッジストローブ信号は、試験周期中における指定された位相の瞬時タイミングを示す。ウィンドウストローブ信号は、試験周期中における指定された位相範囲の期間（ウィンドウ期間）を示す。

当該試験装置がエッジストローブモードで動作する場合、取込部（例えばタイミングコンパレータ）は、エッジストローブ信号により指定されたタイミングで出力信号の論理値を検出する。また、当該試験装置がウィンドウストローブモードで動作する場合、取込部は、ウィンドウストローブ信号により指定されたウィンドウ期間中において出力信号の値が所定の論理値となったか否かを検出する。

また、試験装置は、被試験デバイスの１つの端子から出力された出力信号に対して、複数の取込部を備え、複数の取込部に対して互いに異なるウィンドウ期間を示すウィンドウストローブ信号を与えてもよい。これにより、試験装置は、いずれのウィンドウ期間において所定論理値となったか、または、いずれのウィンドウ期間において所定論理値とならなかったかを検出して、被試験デバイスのクラス分けをすることができる。
特開２０００−３０４８３２号公報

ところで、複数のウィンドウストローブ信号を同時に発生させるためには、試験装置は、複数のウィンドウストローブ信号のそれぞれに対応したタイミング発生器を備えなければならなかった。しかしながら、タイミング発生器は、多数のレジスタおよび多数の遅延器を有するので、回路規模が大きい。従って、多数のウィンドウストローブ信号を同時に発生することが可能な試験装置は、装置規模が大きくなってしまっていた。

上記課題を解決するために、本発明の第１の形態においては、被試験デバイスを試験する試験装置であって、試験周期を示すメイン周期信号を発生するメイン周期発生部と、試験周期毎に試験周期を分割したサブ周期を示すサブ周期信号を発生するサブ周期発生部と、被試験デバイスから出力された出力信号を閾値と比較して、比較結果に応じた論理値を表す比較信号を出力するレベルコンパレータと、サブ周期信号を基準として、試験周期中の異なる位相範囲を示す複数のウィンドウ期間を指定するウィンドウ期間指定部と、複数のウィンドウ期間のそれぞれにおいて比較信号が所定論理値となったタイミングを含むか否かを検出するウィンドウタイミング比較部と、ウィンドウタイミング比較部による検出結果に基づき、被試験デバイスのクラスを判定する判定部とを備え、ウィンドウ期間指定部は、複数のウィンドウ期間のそれぞれの境界タイミングを示す複数のエッジ信号を生成し、ウィンドウタイミング比較部は、複数のエッジ信号の各タイミングにおいて比較信号の論理値を入力して、入力した複数の論理値を入力順に記憶するシフトレジスタと、シフトレジスタに記憶された複数の論理値に基づき、複数のウィンドウ期間のそれぞれについて比較信号が所定論理値となったか否かを表す値を出力する出力部とを有する試験装置を提供する。

本発明の第２の形態においては、デバイスを製造する製造方法であって、デバイスを製造する製造段階と、製造されたデバイスを、本発明の第１の形態の試験装置により試験して選別する選別段階とを備える製造方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

図１は、本発明の実施形態に係る試験装置１０の構成を被試験デバイス２００と共に示す。図２は、本発明の実施形態に係る取得部１４の構成を示す。図３は、取得部１４内の各信号の一例を示す。図４は、エッジタイミング比較部３０およびウィンドウタイミング比較部３４による比較結果の一例を示す。図５は、本発明の実施形態に係るウィンドウ期間指定部３２の構成の一例を示す。図６は、図５に示した回路内の信号の一例を示す。図７は、本発明の実施形態に係るウィンドウ回路３８の構成の一例を示す。図８は、図７に示したウィンドウ回路３８内の信号の第１例を示す。図９は、図７に示したウィンドウ回路３８内の信号の第２例を示す。図１０は、本発明の実施形態の第１変形例に係るウィンドウ期間指定部３２およびウィンドウタイミング比較部３４の構成を示す。図１１は、図１０に示したウィンドウ期間指定部３２およびウィンドウタイミング比較部３４の信号の第１例を示す。図１２は、図１０に示したウィンドウ期間指定部３２およびウィンドウタイミング比較部３４の信号の第２例を示す。図１１は、図１０に示したウィンドウ期間指定部３２およびウィンドウタイミング比較部３４の信号の第３例を示す。

符号の説明

１０試験装置
１２試験信号供給部
１４取得部
１６判定部
２２レベルコンパレータ
２４メイン周期発生部
２６サブ周期発生部
２８エッジストローブ発生部
３０エッジタイミング比較部
３２ウィンドウ期間指定部
３４ウィンドウタイミング比較部
３６セレクタ
３８ウィンドウ回路
４２カウンタ
４４エッジ発生部
４６ＳＲラッチ
５２ＡＮＤ回路
５４遅延器
５６フリップフロップ
５８反転器
６０ウィンドウ比較部内前段ＳＲラッチ
６２ウィンドウ比較部内前段ＡＮＤ回路
６４立上り検出部
６６立下り検出部
６８第１遅延素子
７０ウィンドウ比較部内後段ＡＮＤ回路
７２立上り側ＳＲラッチ
７４立下り側ＳＲラッチ
７６ＯＲ回路
７８第２遅延素子
８０立上り側シフトレジスタ
８２立下り側シフトレジスタ
８４デコーダ
２００被試験デバイス
５１０試験信号
５２０出力信号
５３０比較信号
５４０メイン周期信号
５５０サブ周期信号
５６０エッジストローブ信号
５７０ウィンドウストローブ信号
５８０エッジ信号
５９０判定期間信号
６００ＡＮＤ信号

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を被試験デバイス２００と共に示す。試験装置１０は、半導体メモリ等の被試験デバイス２００を試験する。

試験装置１０は、試験信号供給部１２と、取得部１４と、判定部１６とを備える。試験信号供給部１２は、被試験デバイス２００を試験するための試験信号５１０を被試験デバイス２００に供給する。取得部１４は、被試験デバイス２００が試験信号５１０に応じて出力する出力信号５２０を取得する。判定部１６は、取得部１４が取得した出力信号５２０に基づいて被試験デバイス２００の良否を判定する。これに代えて又はこれに加えて、判定部１６は、取得部１４が取得した出力信号５２０に基づいて被試験デバイス２００のクラスを判定する。

図２は、本実施形態に係る取得部１４の構成を示す。取得部１４は、レベルコンパレータ２２と、メイン周期発生部２４と、サブ周期発生部２６と、エッジストローブ発生部２８と、エッジタイミング比較部３０と、ウィンドウ期間指定部３２と、ウィンドウタイミング比較部３４と、セレクタ３６とを備える。

レベルコンパレータ２２は、被試験デバイス２００から出力された出力信号５２０を入力して、閾値と比較する。そして、レベルコンパレータ２２は、出力信号５２０と閾値との比較結果に応じた論理値を有する比較信号５３０を出力する。本実施形態において、レベルコンパレータ２２は、出力信号５２０が閾値以上の場合にはＨ論理（又はＬ論理）となり、比較信号５３０が閾値より小さい場合にはＬ論理（又はＨ論理）となる比較信号５３０を出力する。

メイン周期発生部２４は、試験のための基本となる周期（試験周期）を示すメイン周期信号５４０を発生する。サブ周期発生部２６は、試験周期毎に、試験周期を分割したサブ周期を示すサブ周期信号５５０を発生する。

エッジストローブ発生部２８は、試験周期毎に、試験周期中における指定された位相の瞬時タイミングを示すエッジストローブ信号５６０を発生する。エッジストローブ発生部２８は、一例として、メイン周期信号５４０を外部から与えられた時間分遅延して、エッジストローブ信号５６０を生成してよい。

エッジタイミング比較部３０は、エッジストローブ信号５６０により示された位相において、比較信号５３０が所定論理値となっているか否かを検出する。本実施形態において、エッジタイミング比較部３０は、エッジストローブ信号５６０のタイミングにおいて比較信号５３０が所定論理値（例えばＨ論理）の場合、フェイルを出力する。また、エッジタイミング比較部３０は、エッジストローブ信号５６０のタイミングにおいて比較信号５３０が所定論理値ではない場合（例えばＬ論理）の場合、パスを出力する。

ウィンドウ期間指定部３２は、サブ周期信号５５０を基準として、試験周期中の異なる位相範囲を示す複数のウィンドウ期間を指定する。ウィンドウ期間指定部３２は、一例として、複数のウィンドウ期間を示す複数のウィンドウストローブ信号５７０を発生してよい。本実施形態において、ウィンドウ期間指定部３２は、試験周期中の３つの異なる位相範囲を示す第１〜第３のウィンドウストローブ信号５７０−１〜５７０−３を発生する。また、本実施形態において、ウィンドウ期間指定部３２は、ウィンドウ期間においてＨ論理となり、ウィンドウ期間以外においてＬ論理となるウィンドウストローブ信号を発生する。

ウィンドウタイミング比較部３４は、複数のウィンドウ期間のそれぞれにおいて比較信号５３０が所定論理値となったか否かを検出する。ウィンドウ期間指定部３２は、一例として、複数のウィンドウストローブ信号５７０に対応して設けられた複数のウィンドウ回路３８を有してよい。本実施形態においては、ウィンドウタイミング比較部３４は、第１〜第３のウィンドウストローブ信号５７０−１〜５７０−３に対応した第１〜第３のウィンドウ回路３８−１〜３８−３を有する。

複数のウィンドウ回路３８のそれぞれは、対応するウィンドウストローブ信号５７０に示されたウィンドウ期間において、比較信号５３０が所定論理値となっているタイミングを含むことを条件として、対応するウィンドウ期間において比較信号５３０が所定論理値となったことを表す値を出力する。本実施形態において、複数のウィンドウ回路３８のそれぞれは、対応するウィンドウストローブ信号５７０に示されたウィンドウ期間において、比較信号５３０が少なくとも所定論理値（例えばＨ論理）となっている期間を含む場合、フェイルを出力する。また、本実施形態において、複数のウィンドウ回路３８のそれぞれは、対応するウィンドウストローブ信号５７０により示されたウィンドウ期間において、比較信号５３０が所定論理値（例えばＨ論理）となっている期間を含まない場合、パスを出力する。

セレクタ３６は、当該試験装置１０がエッジストローブ信号５６０により比較信号５３０を検出した結果により被試験デバイス２００を判定する動作モード（エッジストローブモード）により動作する場合、エッジタイミング比較部３０による検出結果を選択する。また、セレクタ３６は、当該試験装置１０がウィンドウストローブ信号５７０により比較信号５３０を検出した結果により被試験デバイス２００を判定する動作モード（ウィンドウストローブモード）により動作する場合、ウィンドウタイミング比較部３４による検出結果を選択する。

セレクタ３６は、選択した検出結果を判定部１６に出力する。そして、セレクタ３６から検出結果が与えられた判定部１６は、エッジストローブモードの場合、エッジタイミング比較部３０による検出結果に基づき被試験デバイス２００の良否を判定する。判定部１６は、ウィンドウストローブモードの場合、ウィンドウタイミング比較部３４による検出結果に基づき被試験デバイス２００のクラスを判定する。

以上のような構成の取得部１４は、複数のウィンドウ期間を、サブ周期信号５５０を基準として指定する。これにより取得部１４によれば、回路構成が大きい複数のタイミング発生器を備えることなく、複数のウィンドウ期間を生成することができる。この結果、試験装置１０によれば、小さい回路構成で被試験デバイス２００のクラスを判定することができる。

なお、取得部１４は、一例として、出力信号５２０がＨ論理か否かを判定するためのＨ論理判定用のレベルコンパレータ２２と、出力信号５２０がＬ論理か否かを判定するためのＬ論理用判定用とを別個に有してよい。この場合、取得部１４は、エッジタイミング比較部３０、ウィンドウタイミング比較部３４およびセレクタ３６についても、Ｈ論理判定用とＬ論理用判定用とをそれぞれ別個に有してよい。また、Ｈ論理判定用のレベルコンパレータ２２とＬ論理判定用のレベルコンパレータ２２とは、互いに異なる閾値が与えられてよい。

図３は、取得部１４内の各信号の一例を示す。図３の（Ａ）は、メイン周期信号５４０を示す。図３の（Ｂ）は、エッジストローブ信号５６０を示す。図３の（Ｃ）は、サブ周期信号５５０を示す。図３の（Ｄ）は、第１ウィンドウストローブ信号５７０−１を示す。図３の（Ｅ）は、第２ウィンドウストローブ信号５７０−２を示す。図３の（Ｆ）は、第３ウィンドウストローブ信号５７０−３を示す。

メイン周期信号５４０は、一例として、図３の（Ａ）に示されるように、試験周期の境界を示す。エッジストローブ信号５６０は、一例として、図３の（Ｂ）に示されるように、試験周期中における指定された位相にパルス波形を有する。

サブ周期信号５５０は、一例として、試験周期の１／Ｎ（Ｎは２以上の整数、本例の場合Ｎ＝４）のサブ周期を示す。サブ周期信号５５０は、一例として、図３の（Ｃ）に示されるように、サブ周期の境界にパルス波形を有する。

メイン周期発生部２４およびサブ周期発生部２６は、共通の基準クロックに基づきメイン周期信号５４０およびサブ周期信号５５０を生成してよい。また、メイン周期発生部２４は、サブ周期発生部２６により生成されたサブ周期信号５５０を分周して、メイン周期信号５４０を生成してもよい。

ウィンドウ期間指定部３２は、試験周期毎に、例えばサブ周期信号５５０により示されたタイミングを境界（開始点および終了点）とした異なる複数のウィンドウ期間を指定する。そして、ウィンドウ期間指定部３２は、一例として、指定した複数のウィンドウ期間のそれぞれについて、開始タイミングにおいてＬ論理からＨ論理に立ち上がり、終了タイミングにおいてＨ論理からＬ論理に立ち下がるウィンドウストローブ信号５７０を発生する。

本例においては、ウィンドウ期間指定部３２は、図３の（Ｄ）に示されるように、試験周期毎に、１番目のサブ周期信号５５０で立ち上がり４番目のサブ周期信号５５０で立ち下がる第１ウィンドウストローブ信号５７０−１を発生する。また、ウィンドウ期間指定部３２は、図３の（Ｅ）に示されるように、試験周期毎に、２番目のサブ周期信号５５０で立ち上がり４番目のサブ周期信号５５０で立ち下がる第２ウィンドウストローブ信号５７０−２を発生する。また、ウィンドウ期間指定部３２は、図３の（Ｆ）に示されるように、試験周期毎に、３番目のサブ周期信号５５０で立ち上がり４番目のサブ周期信号５５０で立ち下がる第３ウィンドウストローブ信号５７０−３を発生する。なお、ウィンドウ期間指定部３２は、図３に示すような位相範囲を示すウィンドウ期間に代えて、例えば、開始点が共通して、終了点が異なる複数のウィンドウ期間を発生してもよい。

図４は、エッジタイミング比較部３０およびウィンドウタイミング比較部３４による比較結果の一例を示す。図４の（Ａ）は、比較信号５３０の一例を示す。図４の（Ｂ）および（Ｃ）は、エッジストローブ信号５６０の一例を示す。図４の（Ｄ）、（Ｅ）および（Ｆ）は、第１〜第３ウィンドウストローブ信号５７０−１〜５７０−３の一例を示す。

本例において、エッジタイミング比較部３０は、図４の（Ｂ）に示されるように、エッジストローブ信号５６０のタイミングにおいて比較信号５３０が所定論理値（例えばＨ論理）の場合、フェイルを出力する。また、本例において、エッジタイミング比較部３０は、図４の（Ｃ）に示されるように、エッジストローブ信号５６０のタイミングにおいて比較信号５３０が所定論理値（Ｈ論理）ではない場合（Ｌ論理の場合）、パスを出力する。

本例において、ウィンドウ回路３８は、図４の（Ｄ）および（Ｅ）に示されるように、ウィンドウストローブ信号５７０により指定されたウィンドウ期間において、比較信号５３０が少なくとも所定論理値（Ｈ論理）となっている期間を含む場合、フェイルを出力する。また、ウィンドウ回路３８は、図４の（Ｆ）に示されるように、ウィンドウストローブ信号５７０により指定されたウィンドウ期間において、比較信号５３０が所定論理値（Ｈ論理）となっている期間を含まない場合（全てＬ論理の場合）、パスを出力する。

図５は、本実施形態に係るウィンドウ期間指定部３２の構成の一例を示す。図６は、図５に示した回路内の信号の一例を示す。ウィンドウ期間指定部３２は、一例として、カウンタ４２と、エッジ発生部４４と、複数のＳＲラッチ４６（本例においては、第１〜第３のＳＲラッチ４６−１〜４６−３）とを有する。

カウンタ４２は、図６の（Ａ）に示されるようなサブ周期信号５５０を入力する。カウンタ４２は、試験周期毎に、サブ周期信号５５０をカウントする。すなわち、一例として、カウンタ４２は、試験周期の開始タイミングにおいてカウント値をリセットして、サブ周期信号５５０が発生される毎にカウント値を１ずつ増加する。本例において、カウンタ４２は、図６の（Ｂ）に示されるように、サブ周期信号５５０が発生される毎に、１から４までの値を巡回的にカウントする。

エッジ発生部４４は、サブ周期信号５５０およびカウンタ４２のカウント値に基づき、生成すべき複数のウィンドウ期間のそれぞれの境界タイミング（開始タイミングおよび終了タイミング）を示す複数のエッジ信号５８０を生成する。本例において、エッジ発生部４４は、図６の（Ｃ）に示されるような第１ウィンドウ期間の開始タイミングを示す第１エッジ信号５８０−１、図６の（Ｄ）に示されるような第２ウィンドウ期間の開始タイミングを示す第２エッジ信号５８０−２を生成する。また、本例において、エッジ発生部４４は、図６の（Ｅ）に示されるような第３ウィンドウ期間の開始タイミングを示す第３エッジ信号５８０−３、図６の（Ｆ）に示されるような、第１ウィンドウ期間、第２ウィンドウ期間および第３ウィンドウ期間の終了タイミングを示す第４エッジ信号５８０−４を生成する。

エッジ発生部４４は、一例として、複数のエッジ信号５８０のうちの次に発生すべきエッジ信号５８０を、カウンタ４２のカウント値に基づき選択する。そして、エッジ発生部４４は、選択したエッジ信号５８０を、サブ周期信号５５０のタイミングに同期させて出力する。

複数のＳＲラッチ４６は、発生すべき複数のウィンドウストローブ信号５７０のそれぞれに対応して設けられる。複数のＳＲラッチ４６のそれぞれは、対応するウィンドウ期間の開始タイミングを示すエッジ信号５８０を、セット端子に入力する。また、複数のＳＲラッチ４６のそれぞれは、対応するウィンドウ期間の終了タイミングを示すエッジ信号５８０を、リセット端子に入力する。このような複数のＳＲラッチ４６のそれぞれは、対応するウィンドウ期間の開始タイミングで例えばＬ論理からＨ論理に立ち上がり、対応するウィンドウ期間の終了タイミングでＨ論理からＬ論理に立ち下がるウィンドウストローブ信号５７０を発生することができる。

本例において、第１ＳＲラッチ４６−１は、第１エッジ信号５８０−１をセット端子に、第４エッジ信号５８０−４をリセット端子にそれぞれ入力して、第１ウィンドウストローブ信号５７０−１を出力する。第２ＳＲラッチ４６−２は、第２エッジ信号５８０−２をセット端子に、第４エッジ信号５８０−４をリセット端子にそれぞれ入力して、第２ウィンドウストローブ信号５７０−２を出力する。第３ＳＲラッチ４６−３は、第３エッジ信号５８０−３をセット端子に、第４エッジ信号５８０−４をリセット端子にそれぞれ入力して、第３ウィンドウストローブ信号５７０−３を出力する。

このようにして、ウィンドウ期間指定部３２は、サブ周期信号５５０を基準として、複数のウィンドウストローブ信号５７０を発生することができる。これにより、試験装置１０によれば、小さい回路構成で複数のウィンドウストローブ信号５７０を発生して、被試験デバイス２００のクラスを判定することができる。なお、ウィンドウ期間指定部３２は、動作モードがウィンドウストローブモードでないことを条件として、当該ウィンドウ期間指定部３２の動作を停止させるマスク回路を更に有してもよい。

図７は、本実施形態に係るウィンドウ回路３８の構成の一例を示す。ウィンドウ回路３８は、一例として、ＡＮＤ回路５２と、遅延器５４と、フリップフロップ５６と、反転器５８とを含む。

ウィンドウ回路３８は、レベルコンパレータ２２から出力された比較信号５３０、および、ウィンドウ期間指定部３２から出力された複数のウィンドウストローブ信号５７０のうちの対応する１つのウィンドウストローブ信号５７０を入力する。ＡＮＤ回路５２は、当該ウィンドウ回路３８が入力した比較信号５３０およびウィンドウストローブ信号５７０のＡＮＤ演算結果を表す信号を出力する。遅延器５４は、ＡＮＤ回路５２から出力された信号を微小遅延した信号をフリップフロップ５６のリセット端子に与える。

フリップフロップ５６は、Ｈ論理の固定値が入力端子に与えられ、当該ウィンドウ回路３８が入力したウィンドウストローブ信号５７０がクロック端子に与えられる。この結果、フリップフロップ５６は、ウィンドウストローブ信号５７０がＬ論理からＨ論理に立ち上がったタイミングで内部にＨ論理をセットする。また、フリップフロップ５６は、リセット端子に遅延器５４から出力された信号が入力されるので、ウィンドウストローブ信号５７０がＨ論理の期間において比較信号５３０がＨ論理の期間を含んでいる場合、内部の値をＬ論理にリセットする。そして、フリップフロップ５６は、内部に格納している値に応じた論理の信号を出力する。

反転器５８は、フリップフロップ５６から出力された信号を論理反転した信号を、セレクタ３６に対して出力する。反転器５８は、Ｈ論理の場合にフェイル、Ｌ論理の場合にパスを表す信号を出力する。

図８は、図７に示したウィンドウ回路３８内の信号の第１例を示す。図９は、図７に示したウィンドウ回路３８内の信号の第２例を示す。

図８および図９の（Ａ）は、比較信号５３０を示す。（Ｂ）は、ウィンドウストローブ信号５７０を示す。（Ｃ）はＡＮＤ回路５２から出力された信号を示す。（Ｄ）は、遅延器５４から出力された信号を示す。（Ｅ）は、フリップフロップ５６の出力信号を示す。（Ｆ）は、反転器５８から出力された信号を示す。

図８の（Ａ）および（Ｂ）に示されるように、ウィンドウストローブ信号５７０のＨ論理の期間（ウィンドウ期間）において、比較信号５３０がＨ論理となっている期間を含む場合、図８の（Ｃ）に示されるように、ＡＮＤ回路５２から出力される信号は、当該期間中においてＬ論理からＨ論理へと立ち上がる。そして、ＡＮＤ回路５２から出力された信号の立ち上がりエッジは、図８の（Ｄ）に示されるように、遅延器５４により微小時間遅延される。これにより、遅延器５４は、フリップフロップ５６のセット端子およびリセット端子へ同時に信号が与えられることを防止することができる。

この結果、フリップフロップ５６から出力される信号は、図８の（Ｅ）に示されるように、ウィンドウストローブ信号５７０の立ち上がりタイミングで立ち上がった後、遅延器５４から出力された信号の立ち上がりタイミングで立ち下がる。従って、ウィンドウストローブ信号５７０のＨ論理の期間において比較信号５３０がＨ論理となっている期間を含む場合、図７に示されるウィンドウ回路３８は、図８の（Ｆ）に示されるような、試験周期の最終タイミングにおいてフェイルを表す信号を出力することができる。

また、図９の（Ａ）および（Ｂ）に示されるように、ウィンドウストローブ信号５７０のＨ論理の期間において、比較信号５３０がＨ論理となっている期間を含まない場合、図９の（Ｃ）に示されるように、ＡＮＤ回路５２から出力される信号は、当該期間においてＬ論理からＨ論理へと立ち上がらない。この結果、フリップフロップ５６がリセットされないので、フリップフロップ５６から出力される信号は、図９の（Ｅ）に示されるように、ウィンドウストローブ信号５７０の立ち上がりタイミングで立ち上がった後、立ち下がらない。従って、ウィンドウストローブ信号５７０のＨ論理の期間において比較信号５３０がＨ論理となっている期間を含まない場合、図７に示されるウィンドウ回路３８は、図９の（Ｆ）に示されるような、試験周期の最終タイミングにおいてパスを表す信号を出力することができる。

このようにして、ウィンドウ回路３８は、ウィンドウ期間において比較信号５３０がＨ論理となっているタイミングを含むことを条件としてフェイルを出力することができる。また、ウィンドウ回路３８は、ウィンドウ期間において比較信号５３０がＨ論理となっているタイミングを含まないことを条件としてパスを出力することができる。なお、ウィンドウ回路３８は、動作モードがウィンドウストローブモードでないことを条件として、当該ウィンドウ回路３８の動作を停止させるマスク回路を更に有してもよい。

図１０は、本実施形態の第１変形例に係るウィンドウ期間指定部３２およびウィンドウタイミング比較部３４の構成を示す。本変形例に係る試験装置１０は、図１〜図９を参照して説明した本実施形態に係る試験装置１０と略同一の構成および機能を採る。以下、図１〜図９において説明した部材および信号と略同一の構成および機能を有する部材および信号については、図中に同一符号を付け、以下相違点を除き説明を省略する。

本変形例に係るウィンドウ期間指定部３２は、サブ周期発生部２６から出力されたサブ周期信号５５０を基準として、複数のウィンドウ期間のそれぞれの境界タイミングを示す複数のエッジ信号５８０を生成する。ウィンドウタイミング比較部３４は、ウィンドウ比較部内前段ＳＲラッチ６０と、ウィンドウ比較部内前段ＡＮＤ回路６２と、立上り検出部６４と、立下り検出部６６と、第１遅延素子６８と、ウィンドウ比較部内後段ＡＮＤ回路７０と、立上り側ＳＲラッチ７２と、立下り側ＳＲラッチ７４と、ＯＲ回路７６と、第２遅延素子７８と、立上り側シフトレジスタ８０と、立下り側シフトレジスタ８２と、デコーダ８４と有する。

ウィンドウ比較部内前段ＳＲラッチ６０は、複数のウィンドウ期間のうち最初に開始されるウィンドウ期間の開始タイミングを示すエッジ信号５８０−１を、セット端子に入力する。また、ウィンドウ比較部内前段ＳＲラッチ６０は、複数のウィンドウ期間のうち最後に終了されるウィンドウ期間の終了タイミングを示すエッジ信号５８０−４を、リセット端子に入力する。このようなウィンドウ比較部内前段ＳＲラッチ６０は、最初に開始されるウィンドウ期間の開始タイミングで例えばＬ論理からＨ論理に立ち上がり、最後に終了されるウィンドウ期間の終了タイミングでＨ論理からＬ論理に立ち下がる判定期間信号５９０を出力する。

ウィンドウ比較部内前段ＡＮＤ回路６２は、比較信号５３０および判定期間信号５９０のＡＮＤ演算結果を表すＡＮＤ信号６００を出力する。立上り検出部６４は、ＡＮＤ信号６００の立上りエッジにおいてパルスを発生して、発生したパルスを立上り側ＳＲラッチ７２のセット端子に与える。立上り検出部６４は、一例として、ＡＮＤ信号６００と、微小遅延後のＡＮＤ信号６００とのＡＮＤ演算結果を出力してよい。

立下り検出部６６は、ＡＮＤ信号６００の立下りエッジにおいてパルスを発生して、発生したパルスをウィンドウ比較部内後段ＡＮＤ回路７０に与える。立上り検出部６４は、一例として、ＡＮＤ信号６００の反転信号と、微小遅延後のＡＮＤ信号６００とのＡＮＤ演算結果を出力してよい。第１遅延素子６８は、判定期間信号５９０を立下り検出部６６における経路遅延時間遅延して、ウィンドウ比較部内後段ＡＮＤ回路７０に与える。ウィンドウ比較部内後段ＡＮＤ回路７０は、立下り検出部６６により発生されたパルスと第１遅延素子６８により遅延された判定期間信号５９０とＡＮＤ演算結果を出力して、立下り側ＳＲラッチ７４のセット端子に与える。

立上り側ＳＲラッチ７２は、最初に開始されるウィンドウ期間の開始タイミングを示すエッジ信号５８０−１がリセット端子に与えられる。立上り側ＳＲラッチ７２は、立上り検出部６４から出力されたパルスでＨ論理にセットされ、最初に開始されるウィンドウ期間の開始タイミングでＬ論理にリセットされる信号を、立上り側シフトレジスタ８０に与える。

立下り側ＳＲラッチ７４は、最初に開始されるウィンドウ期間の開始タイミングを示すエッジ信号５８０−１がリセット端子に与えられる。立下り側ＳＲラッチ７４は、ウィンドウ比較部内後段ＡＮＤ回路７０から出力されたパルスでＨ論理にセットされ、最初に開始されるウィンドウ期間の開始タイミングでＬ論理にリセットされる信号を、立下り側シフトレジスタ８２に与える。

ＯＲ回路７６は、ウィンドウ期間指定部３２から出力された複数のエッジ信号５８０（５８０−１〜５８０−３）のＯＲ演算結果を表す信号を出力する。第２遅延素子７８は、ＯＲ回路７６から出力された信号を経路遅延時間だけ遅延する。

立上り側シフトレジスタ８０は、立上り側ＳＲラッチ７２が出力した信号を入力端子から入力する。また、立上り側シフトレジスタ８０は、第２遅延素子７８が出力した信号をクロック端子から入力する。このような立上り側シフトレジスタ８０は、立上り側ＳＲラッチ７２が出力した信号の論理値を、複数のエッジ信号５８０の各タイミングにおいて入力して、入力した論理値を順番に格納する。また、立上り側シフトレジスタ８０は、メイン周期信号５４０をリセット端子から入力して、メイン周期信号５４０のタイミングにおいて内部の値をリセットする。

立下り側シフトレジスタ８２は、立下り側ＳＲラッチ７４が出力した信号を入力端子から入力する。また、立下り側シフトレジスタ８２は、第２遅延素子７８が出力した信号をクロック端子から入力する。このような立下り側シフトレジスタ８２は、立下り側ＳＲラッチ７４が出力した信号の論理値を、複数のエッジ信号５８０の各タイミングにおいて入力して、入力した論理値を順番に格納する。また、立下り側シフトレジスタ８２は、メイン周期信号５４０をリセット端子から入力して、メイン周期信号５４０のタイミングにおいて内部の値をリセットする。

デコーダ８４は、試験周期毎に、立上り側シフトレジスタ８０および立下り側シフトレジスタ８２内に順番に格納された論理値のパターンに応じて、複数のウィンドウ期間のそれぞれについて、比較信号５３０が所定論理値となったか否かを表す値を出力する。デコーダ８４は、一例として、試験期間の最後のエッジ信号５８０−４のタイミングにおいて、立上り側シフトレジスタ８０および立下り側シフトレジスタ８２内に格納された論理値を読み出してよい。デコーダ８４は、立上り側シフトレジスタ８０から読み出した論理値のパターンに基づき比較信号５３０の立ち上がりタイミングを判定する。また、デコーダ８４は、立下り側シフトレジスタ８２から読み出した論理値のパターンに基づき比較信号５３０の立ち下がりタイミングを判定する。そして、デコーダ８４は、複数のウィンドウ期間のそれぞれについて比較信号５３０が所定論理値となったか否かを判定してよい。

図１１、図１２および図１３は、図１０に示したウィンドウ期間指定部３２およびウィンドウタイミング比較部３４の信号の一例を示す。ウィンドウ期間指定部３２は、一例として、時刻ｔ１において開始され、時刻ｔ２において終了される第１ウィンドウ期間（図１１〜図１３の（Ａ））を指定する。また、ウィンドウ期間指定部３２は、一例として、時刻ｔ２において開始され、時刻ｔ３において終了される第２ウィンドウ期間（図１１〜図１３の（Ｂ））を指定する。また、ウィンドウ期間指定部３２は、一例として、時刻ｔ３において開始され時刻ｔ４において終了される第３ウィンドウ期間（図１１〜図１３の（Ｃ））を指定する。

この場合、ウィンドウ期間指定部３２は、図１１〜図１３の（Ｅ）に示されるように、時刻ｔ１のタイミングを示す第１エッジ信号５８０−１を出力する。また、ウィンドウ期間指定部３２は、図１１〜図１３の（Ｆ）に示されるように、時刻ｔ２のタイミングを示す第２エッジ信号５８０−２を出力する。また、ウィンドウ期間指定部３２は、図１１〜図１３の（Ｇ）に示されるように、時刻ｔ３のタイミングを示す第３エッジ信号５８０−１を出力する。また、ウィンドウ期間指定部３２は、図１１〜図１３の（Ｈ）に示されるように、時刻ｔ４のタイミングを示す第４エッジ信号５８０−４を出力する。

ここで、図１１の（Ｊ）に示されるように、比較信号５３０が時刻ｔ２と時刻ｔ３との間の時刻ｔ５において立ち上がるとする。この場合、立上り検出部６４は、図１１の（Ｌ）に示されるように、時刻ｔ５においてパルスを発生する。なお、立下り検出部６６は、図１１の（Ｍ）に示されるように、パルスを発生しない。

また、立上り側シフトレジスタ８０は、図１１の（Ｎ）に示されるように、時刻ｔ５においてＬ論理からＨ論理に立ち上がる信号を入力する。この結果、立上り側シフトレジスタ８０は、図１１の（Ｐ）に示されるように、Ｌ−Ｈ−Ｈという順で論理値を格納する。また、立下り側シフトレジスタ８２は、図１１の（Ｏ）に示されるように、Ｌ論理のままで変化しない信号を入力する。この結果、立下り側シフトレジスタ８２は、図１１の（Ｑ）に示されるように、Ｌ−Ｌ−Ｌという順で論理値を格納する。

そして、デコーダ８４は、このような立上り側シフトレジスタ８０および立下り側シフトレジスタ８２に格納された論理値に基づき、第１〜第３ウィンドウ期間のそれぞれについて、パスおよびフェイルの判定をする。本例においては、デコーダ８４は、図１１の（Ｒ）に示されるように、第１ウィンドウ期間において比較信号５３０が所定論理値（Ｈ論理）となっていない（パス）、第２ウィンドウ期間および第３ウィンドウ期間において比較信号５３０が所定論理値（Ｈ論理）となっている（フェイル）と判定する。

また、図１２の（Ｊ）に示されるように、比較信号５３０が時刻ｔ２と時刻ｔ３との間の時刻ｔ５において立ち下がるとする。この場合、立上り検出部６４は、図１２の（Ｌ）に示されるように、時刻ｔ１においてパルスを発生する。また、立下り検出部６６は、図１２の（Ｍ）に示されるように、時刻ｔ５においてパルスを発生する。

また、ここで、立上り側シフトレジスタ８０は、図１２の（Ｎ）に示されるように、時刻ｔ１においてＬ論理からＨ論理に立ち上がる信号を入力する。この結果、立上り側シフトレジスタ８０は、図１２の（Ｐ）に示されるように、Ｈ−Ｈ−Ｈという順で論理値を格納する。また、立下り側シフトレジスタ８２は、図１２の（Ｏ）に示されるように、時刻ｔ５においてＬ論理からＨ論理に立ち上がる信号を入力する。この結果、立下り側シフトレジスタ８２は、図１２の（Ｑ）に示されるように、Ｌ−Ｈ−Ｈという順で論理値を格納する。そして、本例においては、デコーダ８４は、図１２の（Ｒ）に示されるように、第１ウィンドウ期間および第２ウィンドウ期間において（フェイル）、第３ウィンドウ期間において（パス）と判定する。

また、ここで、図１３の（Ｊ）に示されるように、比較信号５３０が、時刻ｔ１と時刻ｔ２との間の時刻ｔ６において立ち上がり、時刻ｔ３と時刻ｔ４との間の時刻ｔ７において立ち下がるとする。この場合、立上り検出部６４は、図１３の（Ｌ）に示されるように、時刻ｔ６においてパルスを発生する。また、立下り検出部６６は、図１３の（Ｍ）に示されるように、時刻ｔ７においてパルスを発生する。

また、立上り側シフトレジスタ８０は、図１３の（Ｎ）に示されるように、時刻ｔ６においてＬ論理からＨ論理に立ち上がる信号を入力する。この結果、立上り側シフトレジスタ８０は、図１３の（Ｐ）に示されるように、Ｈ−Ｈ−Ｈという順で論理値を格納する。また、立下り側シフトレジスタ８２は、図１３の（Ｏ）に示されるように、時刻ｔ７においてＬ論理からＨ論理に立ち上がる信号を入力する。この結果、立下り側シフトレジスタ８２は、図１３の（Ｑ）に示されるように、Ｌ−Ｌ−Ｈという順で論理値を格納する。そして、本例においては、デコーダ８４は、図１３の（Ｒ）に示されるように、第１ウィンドウ期間〜第３ウィンドウ期間において（フェイル）と判定する。

このような本変形例に係る取得部１４によれば、回路構成が大きい複数のタイミング発生器を備えることなく、複数のウィンドウ期間のそれぞれについて、比較信号５３０が所定論理値となっている期間を含むか否かを判断することができる。この結果、本変形例に係る試験装置１０によれば、小さい回路構成で被試験デバイス２００のクラスを判定する。

また、以上説明した本実施形態に係る試験装置１０は、デバイスを製造する製造方法に用いることができる。この製造方法は、デバイスを製造する製造段階と、製造されたデバイスを試験装置１０により試験して選別する選別段階とを備える。このような製造方法によれば、精度良く選別されたデバイスを製造することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims

被試験デバイスを試験する試験装置であって、
試験周期を示すメイン周期信号を発生するメイン周期発生部と、
前記試験周期毎に試験周期を分割したサブ周期を示すサブ周期信号を発生するサブ周期発生部と、
前記被試験デバイスから出力された出力信号を閾値と比較して、比較結果に応じた論理値を表す比較信号を出力するレベルコンパレータと、
前記サブ周期信号を基準として、前記試験周期中の異なる位相範囲を示す複数のウィンドウ期間を指定するウィンドウ期間指定部と、
前記複数のウィンドウ期間のそれぞれにおいて前記比較信号が所定論理値となったタイミングを含むか否かを検出するウィンドウタイミング比較部と、
前記ウィンドウタイミング比較部による検出結果に基づき、前記被試験デバイスのクラスを判定する判定部と
を備え、
前記ウィンドウ期間指定部は、前記複数のウィンドウ期間のそれぞれの境界タイミングを示す複数のエッジ信号を生成し、
前記ウィンドウタイミング比較部は、
前記複数のエッジ信号の各タイミングにおいて前記比較信号の論理値を入力して、入力した複数の論理値を入力順に記憶するシフトレジスタと、
前記シフトレジスタに記憶された前記複数の論理値に基づき、前記複数のウィンドウ期間のそれぞれについて前記比較信号が前記所定論理値となったか否かを表す値を出力する出力部と
を有する試験装置。
前記試験周期中の指定された位相を示すエッジストローブ信号を発生するエッジストローブ発生部と、
前記エッジストローブ信号により示された位相において、前記比較信号が前記所定論理値となっているか否かを検出するエッジタイミング比較部と、
エッジストローブモードの場合、前記エッジタイミング比較部による検出結果に基づき、前記被試験デバイスの良否を判定し、ウィンドウストローブモードの場合、前記ウィンドウタイミング比較部による検出結果に基づき、前記被試験デバイスのクラスを判定する判定部とを更に備える
請求項１に記載の試験装置。
デバイスを製造する製造方法であって、
デバイスを製造する製造段階と、
製造されたデバイスを、請求項１または２に記載の試験装置により試験して選別する選別段階と
を備える製造方法。