JPH07151824A - Ｉｃ検査装置 - Google Patents

Abstract

(57)【要約】 【目的】 ウインドウストローブ信号を自由に設定して
測定デバイスの良否判定を行うことができるＩＣ検査装
置を提供する。 【構成】 ストローブ信号Ｓ１を入力とする分周回路
１、ストローブ信号Ｓ２を入力とする分周回路２、分周
回路１の出力信号とストローブ信号Ｓ１を入力とする論
理積回路３、分周回路２の出力信号とストローブ信号Ｓ
２を入力とする論理積回路４、論理積回路３・４の出力
信号をそれぞれ入力とする区間判定パルス発生器７・
８、区間判定パルス発生器７の信号７ａと測定デバイス
９の信号９ａと期待パタンデータ信号ＰＤを入力し信号
７ａの信号幅の間に信号９ａと期待パタンデータ信号Ｐ
Ｄを比較する良否判定回路１１、区間判定パルス発生器
８の信号８ａと測定デバイス９の信号９ａと期待パタン
データ信号ＰＤを入力し信号８ａの信号幅の間に信号９
ａと期待パタンデータ信号ＰＤを比較する良否判定回路
１２、並びに良否判定回路１１・１２の信号１１ａ・１
２ａを合成して良否結果判定信号１５ａを出力する合成
回路１５とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＩＣの論理試験に使
用するＩＣ検査装置についてのものである。

【０００２】

【従来の技術】従来のＩＣ検査装置は、図４に示すよう
に、区間判定パルス発生器７と、測定用デバイス９の出
力する信号９ａと期待パタンデータ信号ＰＤとを比較す
る良否判定回路１１から構成されるものが知られてい
る。ここで、期待パタンデータ信号ＰＤは、測定デバイ
ス９が正常に動作した場合に出力されるパタンデータを
示した信号である。

【０００３】このＩＣ検査装置では、区間判定パルス発
生器７は、ストローブ信号Ｓ１、Ｓ２を入力し、これら
に基づいてウインドウストローブ信号７ａを出力する。
また測定デバイス９は、テストパタン信号ＴＰが入力さ
れると、このテストパタン信号ＴＰを論理演算するなど
した結果を信号９ａとして出力する。更に良否判定回路
１１には、ウインドウストローブ信号７ａ、期待パター
ンデータ信号ＰＤ、並びに信号９ａが入力される。そし
て良否判定回路１１は、ウインドウストローブ信号７ａ
により定められるウインドウストローブ信号７ａの信号
幅（パルス幅）の間において、信号９ａと期待パタンデ
ータ信号ＰＤとを比較して測定デバイス９の良否判定を
行い、良否結果判定信号１１ａを出力する。

【０００４】この図４の装置における各信号を図５
（ａ）〜（ｆ）に例示した。この場合、ストローブ信号
Ｓ１・Ｓ２の立上がりを確実に判別して装置を正常動作
させるなどのため、図５（ｃ）のように、ウインドウス
トローブ信号７ａでは立ち下がりから次の立ち上がりま
でにの間に一定以上の時間（接近時間Ｔ１）をあける必
要がある。

【０００５】

【発明が解決しようとする課題】ところが上記従来のＩ
Ｃ検査装置では、ウインドウストローブ信号の立ち下が
りから次のウインドウストローブ信号立ち上がりまでに
所定の長さの接近時間Ｔ１を設けなければならないとい
う制約がある。このため、例えば図５（ｅ）のように、
測定デバイス９からの信号９ａがこの接近時間Ｔ１の間
に良否判定回路１１に入力された場合、良否判定の如何
にかかわらず、良否結果判定信号１１ａとしては良の論
理信号である「０」が得られてしまうという問題があ
る。よって、ウインドウストローブ信号７ａの設定時間
を変えて検出させるなどの必要があった。

【０００６】この発明は、上記のような接近時間による
制約がなく、ウインドウストローブ信号を自由に設定し
て測定デバイスの良否判定が可能なＩＣ検査装置を提供
することを目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するた
め、この発明では、ストローブ信号に基づいて所定の信
号幅のウインドウストローブ信号を発生する区間判定パ
ルス発生器と、前記ウインドウストローブ信号の信号幅
の間で測定デバイスにテストパタン信号を加えて得られ
た信号を期待パタン信号と比較して良否を判定する良否
判定回路とを備えてなるＩＣ検査装置において、前記良
否判定回路を複数設け、これら複数の良否判定回路に前
記ウインドウストローブ信号を交互に入力し、前記複数
の良否判定回路の出力を合成する。

【０００８】またこの発明では、第１のストローブ信号
を分周する第１の分周回路と、第２のストローブ信号を
分周する第２の分周回路と、第１の分周回路の出力信号
と第１のストローブ信号をそれぞれ入力とする第１の論
理積回路と、第２の分周回路の出力信号と第２のストロ
ーブ信号をそれぞれ入力とする第２の論理積回路と、第
１の論理積回路の出力信号をそれぞれ一方の入力とし第
２の論理積回路の出力信号をそれぞれ他方の入力とする
第１の区間判定パルス発生器と第２の区間判定パルス発
生器と、測定デバイスの出力信号と期待パタンデータと
第１の区間パルス発生器の出力信号を入力とする第１の
良否判定回路と、測定デバイスの出力信号と期待パタン
データと第２の区間パルス発生器の出力信号を入力とす
る第２の良否判定回路と、第１の良否判定回路の出力信
号と第２の良否判定回路の出力信号を合成して出力する
合成回路とを備える。

【０００９】

【作用】この発明のＩＣ検査装置では、複数（第１、第
２）の良否判定回路には区間判定パルス発生器から出力
されるウインドウストローブ信号が交互に入力され、こ
れら良否判定回路において測定デバイスの良否判定が行
われ、またこれら良否判定回路の出力が合成されて出力
される。そしてこのように複数の良否判定回路において
測定デバイスの良否判定を行なうことで、従来のような
２つのストローブ信号の接近時間の制約がなくなる。こ
のため、ウインドウストローブ信号の立ち下がりから次
のウインドウストローブ信号の立ち上がりを自由に設定
して測定デバイスの良否判定を行うことが可能となる。

【００１０】

【実施例】次に、この発明の実施例のＩＣ検査装置にお
ける論理試験回路の構成を図１に示す。図１で、このＩ
Ｃ検査装置は、第１・第２の分周回路１・２、第１・第
２の論理積回路３・４、第１・第２の区間判定パルス発
生器７・８、第１・第２の良否判定回路１１・１２、並
びに合成回路１５から構成される。ここで、測定デバイ
ス９の出力信号は、第１・第２の良否判定回路１１・１
２にそれぞれ入力される。

【００１１】分周回路１はストローブ信号Ｓ１を入力
し、このストローブ信号Ｓ１により分周された出力信号
を発生する。分周回路２はストローブ信号Ｓ２を入力
し、この入力信号ストローブ信号Ｓ２により分周された
出力信号を発生する。また論理積回路３は、分周回路１
の出力信号とストローブ信号Ｓ１を入力し、これらの論
理積をとって出力信号を発生する。論理積回路４は、分
周回路２の出力信号とストローブ信号Ｓ２を入力し、こ
れらの論理積をとって出力信号を発生する。

【００１２】論理積回路３の出力信号は、区間判定パル
ス発生器７・８にそれぞれ入力される。また論理積回路
４の出力信号も、区間判定パルス発生器７・８にそれぞ
れ入力される。区間判定パルス発生器７・８は、論理積
回路３・４の出力信号をそれぞれ受けて、交互にウイン
ドウストローブ信号７ａ・８ａを発生する。また良否判
定回路１１には、ウインドウストローブ信号信号７ａ、
測定デバイス９の出力する信号９ａ、並びに期待パタン
データ信号ＰＤがそれぞれ入力される。良否判定回路１
２には、ウインドウストローブ信号８ａ、信号９ａ、並
びに期待パタンデータ信号ＰＤが入力される。

【００１３】良否判定回路１１では、ウインドウストロ
ーブ信号７ａの信号幅の間において、信号９ａと期待パ
タンデータ信号ＰＤとを比較して測定デバイス９の良否
判定を行い、良否結果を判定した信号１１ａを出力す
る。また良否判定回路１２では、ウインドウストローブ
信号８ａの信号幅の間において、信号９ａと期待パタン
データ信号ＰＤとを比較して測定デバイス９の良否判定
を行い、良否結果を判定した信号１２ａを出力する。こ
れらの良否結果判定信号１１ａ・１２ａは合成回路１５
において合成され、良否結果判定信号１５ａとして出力
される。

【００１４】この実施例のＩＣ検査装置では、測定デバ
イス９の良否判定が２つの良否判定回路１１・１２にお
いて交互に行われるため、従来例のようにウインドウス
トローブ信号の立ち下がりから立ち上がりまでの接近時
間の制約なしで、測定デバイス９の良否判定を行うこと
ができる。

【００１５】次に、実施例のより具体的な回路構成を図
２に示す。図２では、分周回路１・２と区間判定パルス
発生器７・８はそれぞれフリップフロップにより、また
合成回路１５は論理和回路により構成される。また良否
判定回路１１・１２は論理積回路１１１・１２１とレジ
スタ（フリップフロップ）１３・１４により構成され
る。これらフリップフロップには、それらの初期値を設
定するためのリセット信号Ｓ３が入力され、これにより
分周回路１・２、区間判定パルス発生器７・８、並びに
レジスタ１３・１４がクリアされる。このリセット信号
Ｓ３はまた、区間判定パルス発生器７・８の前段に設け
られた論理和回路５・６、並びに論理積回路１１１・１
２１に入力される。

【００１６】ストローブ信号Ｓ１は分周回路１に入力さ
れ、分周回路１は分周された信号１ａ・１ｂを発生す
る。またストローブ信号Ｓ２は分周回路２に入力され、
分周回路２は分周された信号２ａ・２ｂを発生する。論
理積回路３Ａは、信号１ａとストローブ信号Ｓ１を入力
し、これらの論理積をとって信号３ａを発生する。論理
積回路３Ｂは、信号１ｂとストローブ信号Ｓ１を入力
し、これらの論理積をとって信号３ｂを発生する。同様
に、論理積回路４Ａは信号２ａとストローブ信号Ｓ２と
の論理積をとり、また論理積回路４Ｂは信号２ｂとスト
ローブ信号Ｓ２の論理積をとり、それぞれ信号４ａ・４
ｂを発生する。

【００１７】論理和回路５は信号４ａとリセット信号Ｓ
３の論理和をとり、また論理和回路６は信号４ｂとリセ
ット信号Ｓ３の論理和をとり、それぞれ信号５ａ・６ａ
を発生する。区間判定パルス発生器７は、信号３ａと信
号５ａを入力とし、測定デバイス９の良否を判定するた
めのウインドウストローブ信号７ａを発生する。同様
に、区間判定パルス発生器８は、信号３ｂと信号６ａを
入力とし、測定デバイス９の良否を判定するためのウイ
ンドウストローブ信号８ａを発生する。

【００１８】良否判定回路１１は、ウインドウストロー
ブ信号７ａ、測定デバイス９の信号９ａ、インバータ回
路１０によって反転された期待パタンデータ信号ＰＤを
入力する。そしてウインドウストローブ信号７ａの信号
幅の間において、信号９ａと期待パタンデータ信号ＰＤ
との一致・不一致を判定する。不一致の場合には良否判
定回路１１は「１」の信号１１ａを発生する。この信号
１１ａはレジスタ１３にセットされる。また良否判定回
路１２は、ウインドウストローブ信号８ａ、測定デバイ
ス９の信号９ａ、インバータ回路１０によって反転され
た期待パタンデータ信号ＰＤを入力する。そしてウイン
ドウストローブ信号８ａの信号幅の間において、信号９
ａと期待パタンデータ信号ＰＤとの一致・不一致を判定
する。

【００１９】不一致の場合には良否判定回路１２は
「１」の信号１２ａを発生する。この信号１２ａはレジ
スタ１４にセットされる。そしてレジスタ１３、１４か
らは、測定デバイス９の良否結果を示す信号１３ａ、１
４ａが出力される。合成回路１５は、信号１３ａ、１４
ａを入力し、これらの信号１３ａ、１４ａを合成した信
号である良否結果判定信号１５ａを出力する。

【００２０】次に、図２の回路のタイムチャートを図３
に示す。図３（ａ）はリセット信号Ｓ３の波形図、図３
（ｂ）はストローブ信号Ｓ１の波形図、図３（ｃ）はス
トローブ信号Ｓ２の波形図、図３（ｄ）は分周回路１の
信号１ａの波形図である。ここで分周回路１の他の信号
１ｂは、信号１ａの負論理の波形になる。また図３
（ｅ）は分周回路２の信号２ａの波形図であり、他の信
号２ｂは信号２ａの負論理の波形になる。

【００２１】図３（ｆ）は信号１ａとストローブ信号Ｓ
１の論理積をとった信号３ａの波形図である。図示した
ように、ストローブ信号Ｓ１が２発入力した場合には１
発目のストローブ信号Ｓ１が出力される。図３（ｇ）は
信号１ｂとストローブ信号Ｓ１の論理積をとった信号３
ｂの波形図であり、この場合には２発目のストローブ信
号Ｓ１が出力される。同様に、図３（ｈ）は信号２ａと
ストローブ信号Ｓ２の論理積をとった信号４ａの波形図
で、１発目のストローブ信号Ｓ２が出力される。また図
３（ｉ）は信号２ｂとストローブ信号Ｓ２の論理積をと
った信号４ｂの波形図で、２発目の入力信号ストローブ
信号Ｓ２が出力される。

【００２２】図３（ｊ）は、信号３ａと論理和回路５の
出力信号５ａとを入力とした区間判定パルス発生器７の
出力するウインドウストローブ信号７ａを示した波形図
である。図３（ｋ）は信号３ｂと論理和回路６の出力信
号６ａとを入力とした区間判定パルス発生器８の出力す
るウインドウストローブ信号８ａの波形図である。図３
（ｌ）は期待パタンデータ信号ＰＤの波形図、図３
（ｍ）は測定デバイス９の出力する信号９ａの波形図で
ある。

【００２３】図３（ｎ）は、ウインドウストローブ信号
７ａの信号幅の間において測定デバイス９の出力状態を
示す信号９ａと期待パターンデータ信号ＰＤとを比較判
定した、良否判定回路１１の信号１１ａの波形図であ
る。図３（ｏ）は、ウインドウストローブ信号８ａの信
号幅の間において、信号９ａと期待パターンデータ信号
ＰＤとを比較判定した良否判定回路１２の信号１２ａの
波形図である。

【００２４】ここで、図３（ｎ）・（ｏ）に示すよう
に、ウインドウストローブ信号７ａ・８ａが交互に良否
判定回路１１・１２に入力されるため、ウインドウスト
ローブ信号の接近時間の制約なしに測定デバイス９の良
否判定を行うことができる。ウインドウストローブ信号
７ａ・８ａによって判定された結果を示す信号１１ａ・
１２ａはそれぞれレジスタ１３・１４にセットされる。
そしてレジスタ１３・１４の出力する信号１３ａ・１４
ａは合成回路１５において合成され、良否結果判定信号
１５ａとして出力される。図３（ｐ）はこの良否結果判
定信号１５ａの波形図である。

【００２５】

【発明の効果】この発明によれば、測定デバイスの論理
試験においてウインドウストローブ信号における接近時
間の制約がなくなるため、ウインドウストローブ信号を
自由に設定して測定デバイスの良否判定をすることがで
きる。

【図面の簡単な説明】

【図１】この発明のＩＣ検査装置の実施例のブロック図
である。

【図２】図１の実施例の具体的な構成を示した回路図で
ある。

【図３】図２の回路におけるタイムチャートである。

【図４】従来のＩＣ検査装置の回路構成を示したブロッ
ク図である。

【図５】図４の回路におけるタイムチャートである。

【符号の説明】

１・２ 分周回路 ３Ａ・３Ｂ・４Ａ・４Ｂ 論理積回路 ５・６ 論理和回路 ７・８ 区間判定パルス発生器 ９ 測定デバイス １１・１２ 良否判定回路 １５ 合成回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ストローブ信号に基づいて所定の信号幅
   のウインドウストローブ信号を発生する区間判定パルス
   発生器(7,8) と、前記ウインドウストローブ信号の信号
   幅の間で測定デバイス(9) にテストパタン信号を加えて
   得られた信号を期待パタン信号と比較して良否を判定す
   る良否判定回路(11,12) とを備えるＩＣ検査装置におい
   て、 良否判定回路(11,12) を複数設け、これら複数の良否判
   定回路(11,12) に前記ウインドウストローブ信号を交互
   に入力し、複数の良否判定回路(11,12) の出力を合成す
   ることを特徴とするＩＣ検査装置。
2. 【請求項２】 第１のストローブ信号(S1)を分周する第
   １の分周回路(1) と、 第２のストローブ信号(S2)を分
   周する第２の分周回路(2) と、 第１の分周回路(1) の出力信号と第１のストローブ信号
   (S1)をそれぞれ入力とする第１の論理積回路(3) と、 第２の分周回路(2) の出力信号と第２のストローブ信号
   (S2)をそれぞれ入力とする第２の論理積回路(4) と、 第１の論理積回路(3) の出力信号をそれぞれ一方の入力
   とし論理積回路(4) の出力信号をそれぞれ他方の入力と
   する第１の区間判定パルス発生器(7) と第２の区間判定
   パルス発生器(8) と、 測定デバイス(9) の出力信号と期待パタンデータと第１
   の区間パルス発生器(7) の出力信号を入力とする第１の
   良否判定回路(11)と、 測定デバイス(9) の出力信号と期待パタンデータと第２
   の区間パルス発生器(8) の出力信号を入力とする第２の
   良否判定回路(12)と、 第１の良否判定回路(11)の出力信号と第２の良否判定回
   路(12)の出力信号を合成して出力する合成回路(15)とを
   備えることを特徴とするＩＣ検査装置。