KR100496475B1 - 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치 - Google Patents

웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치 Download PDF

Info

Publication number
KR100496475B1
KR100496475B1 KR10-2002-0069980A KR20020069980A KR100496475B1 KR 100496475 B1 KR100496475 B1 KR 100496475B1 KR 20020069980 A KR20020069980 A KR 20020069980A KR 100496475 B1 KR100496475 B1 KR 100496475B1
Authority
KR
South Korea
Prior art keywords
voltage
setting time
board
wafer
wafer burn
Prior art date
Application number
KR10-2002-0069980A
Other languages
English (en)
Other versions
KR20040041880A (ko
Inventor
우상경
박선근
김창환
안성호
Original Assignee
프롬써어티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프롬써어티 주식회사 filed Critical 프롬써어티 주식회사
Priority to KR10-2002-0069980A priority Critical patent/KR100496475B1/ko
Publication of KR20040041880A publication Critical patent/KR20040041880A/ko
Application granted granted Critical
Publication of KR100496475B1 publication Critical patent/KR100496475B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 웨이퍼 번인 시스템에 구비되는 VS 보드의 셋팅 타임을 별도의 측정장비를 사용하지 않고 웨이퍼 번인 시스템에서 자체적으로 측정할 수 있는 웨이퍼 번인 시스템에서의 셋팅 타임 측정 방법 및 이를 위한 장치에 관한 것으로, 본 발명에 따르면, 외부로부터 제공되는 DC 전압을 아날로그 전압으로 변환하여 출력하는 전압 인가수단; 전압인가 수단으로부터 제공되는 아날로그 전압을 고전압 신호로 증폭하여 출력하는 VS 보드; VS 보드로부터 증폭된 고전압 신호의 크기를 측정하는 DC 보드; DC 보드에 의해 측정된 고전압 신호에 대한 전압 상승구간을 소정의 샘플링 주기에 의해 샘플링하여 디지털 형태의 펄스 신호로 변환하는 AD 변환수단; 웨이퍼 번인 시스템의 정상적인 셋팅 타임에 대응하는 기준 펄스 갯수를 기저장하며, AD 변환수단에 의해 변환된 펄스 신호의 갯수를 카운트하여 카운트된 펄스 신호의 갯수가 기준 펄스 신호 갯수 미만일 경우에는 셋팅 타임의 오류를 출력하는 컴퓨터를 포함하여 구성되는 웨이퍼 번인 시스템의 셋팅 타임 측정 장치를 제공한다. 이러한 본 발명에 따르면, 고가의 오토 체커 장치 없이 시스템 자체적으로 측정할 수 있게 됨으로써 웨이퍼 번인 시스템의 셋팅 타임 측정을 위한 비용 및 시간을 최소화할 수 있는 효과와 웨이퍼 번인 시스템의 전반적인 안정성을 향상시킬 수 있는 효과가 있다.

Description

웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한 장치{METHOD AND APPARATUS FOR MEASURING A PRESETTING TIME IN A WAFER BURN-IN SYSTEM}
본 발명은 웨이퍼 번인(Burn-In) 시스템에 관한 것으로, 더욱 상세하게는 웨이퍼 번인 테스트 공정에서 웨이퍼에 인가되는 전원에 대한 셋팅 타임을 측정하는 방법 및 이를 위한 장치에 관한 것이다.
일반적으로, 웨이퍼 번인 공정은 반도체 소자를 웨이퍼 상태에서 최종 소비자에게 공급하기 이전에 제품이 사용될 조건보다 더 악화된 고온(약 125℃)의 환경에서 통상의 사용전압(5.0V)보다 높은 전압을 인가하여 칩(chip)의 이상유무를 판별하는 일종의 테스트 공정으로서, 주로 반도체 제조 후공정에서 수행된다. 그리고, 이러한 웨이퍼 번인 공정을 수행함으로써 반도체 소자에 대한 신뢰성과 생산성을 조기에 확보할 수 있다.
이와 관련하여, 도 1은 종래의 일반적인 웨이퍼 번인 시스템에 대한 전반적인 구성을 도시한 도면으로서, 컴퓨터(100), 웨이퍼 로딩장치(200), 성능측정 보드(250) 및 메인 테스트 장치(300)를 포함하여 구성되며, 이러한 각각의 장치는 통상적으로 독립적인 개별 장치로 구성된다. 즉, 도 1에 도시된 웨이퍼 로딩장치 (200), 성능측정 보드(250) 및 메인 테스트 장치(300)는 각각 독립적인 개별 장치로 구성되며, 소정의 접속 방식에 의해 상호 연결되어 웨이퍼 번인 공정을 수행하게 된다.
도 1을 참조하여 각 구성수단의 기능에 대해 설명하면, 먼저 컴퓨터(100)는 통상의 개인용 컴퓨터나 워크스테이션으로 구성되어 사용자의 조작에 의해 웨이퍼 번인 공정에 대한 실행 조건 및 명령을 입력하여 후술하는 메인 테스트 장치(300)에 제공함으로써 웨이퍼 번인 공정을 실행을 제어하며, 그에 따른 공정의 진행 상태를 감시하기 위한 수단이다.
웨이퍼 로딩장치(200)는 테스트를 진행할 웨이퍼를 후술하는 성능측정 보드 (250)로 이송하여 로딩(loading) 및 정렬(Alignment)하는 기능과 테스트가 완료된 웨이퍼를 언로딩(Unloading)하는 기능을 수행한다.
성능측정 보드(250)는 웨이퍼 로딩장치(200)에 의해 로딩된 웨이퍼를 테스트하는 수단으로써, 번인 테스트를 수행하기 위해 필요한 다수의 측정 디바이스와 웨이퍼를 접속시키기 위한 다수의 핀, 그리고 테스트 진행 상태를 표시하기 위한 표시수단(예를 들어, LED) 등을 포함하여 구성되며, 후술하는 메인 테스트 장치(300)로부터 제공되는 제어신호에 의거하여 번인 공정에 따른 소정의 전압과 각종 테스트 신호 등을 다수의 핀을 통해 웨이퍼에 제공한다. 그리고, 이에 대응하여 웨이퍼로부터 출력되는 신호를 메인 테스트 장치(300)로 전송한다.
메인 테스트 장치(300)는 상술한 컴퓨터(100)를 통해 입력되는 실행 명령에 의거하여 웨이퍼 번인 공정에 따른 전반적인 테스트 과정을 수행 및 제어하는 메인 구성수단으로서, 상술한 성능측정 보드(250)와 연결되어 테스트를 수행하기 위한 소정의 전압 및 각종 테스트 신호를 발생하여 성능측정 보드(250)로 제공한다. 그리고, 다시 성능측정 보드(250)로부터 제공되는 출력신호를 조합하여 그에 상응하는 테스트 결과신호를 별도의 경보발생 장치로 제공하거나 자체 모니터(도시 생략됨) 또는 컴퓨터(100)로 전송한다.
따라서, 이 메인 테스트 장치(300)는 웨이퍼 번인 테스트를 실행하기 위한 각종 구성수단을 포함하여 구성되는데, 예를 들면 타이밍 클록 발생수단과 테스트 파형 발생수단 및, 실행을 위한 제어명령을 저장하는 메모리 수단, 파형 모니터링 수단, 구동 드라이버 및 DC 파라미터 측정수단, 전압변환 수단 등을 포함하여 구성되며, 이러한 각각의 구성수단은 다수의 보드(board) 형태로 장착된다. 그리고, 이러한 각각의 구성수단의 동작 및 검출 신호 분석을 위한 CPU와 전반적인 공정 상태를 디스플레이하기 위한 디스플레이 수단(모니터)도 포함하여 구성된다. 특히, 메인 테스트 장치(300) 내에는 성능측정 보드(250)에 소정의 테스트 전압(프로그램 전압)을 공급하기 위한 VS 보드(Voltage Supply Board)가 다수개(통상적으로 4개) 장착된다. 여기서, 각 VS 보드는 통상적으로 -3V에서 +12V의 전압을 성능측정 보드(250)에 제공한다.
한편, 이와 같이 웨이퍼 번인 시스템에서 VS 보드로부터 인가되는 전원이 웨이퍼 상에 형성된 다수의 반도체 소자에 제공되는 과정에서, 일정한 셋팅 타임(setting time)을 갖고 각각의 반도체 소자에 제공된다. 여기서, 셋팅 타임이란 웨이퍼 상의 반도체 소자에 인가되는 전압이 일정한 시간 간격을 갖고 최대 전압에 도달하도록 유도하는 시간이다. 예를 들어 설명하면, 8V의 전압을 웨이퍼 상의 각 반도체 소자에 인가함에 있어서 최초 전압이 인가되는 시점에서 정상적인 전압 8V에 도달하는 시간을 의미한다.
이러한 셋팅 타임의 설정은 웨이퍼 번인 테스트 공정에 있어서 필수 요소가 되는데, 이 셋팅 타임이 너무 짧을 경우 순간적인 스파크(Spark)성 전류의 유입으로 인해 웨이퍼 상에 형성된 각 반도체 소자의 파손이 발생할 수 있다. 따라서, 웨이퍼 번인 시스템에서는 웨이퍼 상의 반도체 소자에 영향을 주지 않는 범위 내에서 이 셋팅 타임을 설정하게 되는데, 이는 결국 웨이퍼 번인 시스템의 안정성과 밀접한 관계가 있다. 특히, 최근에는 저전압을 요구하는 반도체 소자가 점차 널리 사용되고 있는데, 이 저전압 반도체 소자의 경우에는 이 셋팅 타임에 보다 더 민감한 특성을 갖기 때문에 셋팅 타임에 대한 중요성이 증가하고 있다.
따라서, 이러한 웨이퍼 번인 시스템을 이용하여 번인 테스트를 수행하기에 앞서 각 VS 보드로부터 출력되는 전압에 대한 셋팅 타임을 측정하는 과정을 필수적으로 요구된다. 이러한 웨이퍼 번인 시스템의 셋팅 타임을 측정하기 위해서 종래에는 오토 체커(Auto Checker) 장치가 일반적으로 사용되었는데, 이 오토 체커 장치는 PC와 오실로스코프 및 DVM(Digital Volt Meter : 디지털 전압계)로 구성된다.
도 2는 웨이퍼 번인 시스템의 셋팅 타임을 측정하기 위해서 종래에 일반적으로 사용되는 오토 체커 장치 및 이와 연관된 구성수단을 도시한 블록도로서, DVM(410), 오실로스코프(420), PC(430)로 구성된 오토 체커 장치(400)와 웨이퍼 번인 시스템의 메인 테스트 장치(300) 내에 장착되는 VS 보드(310) 및 제어보드(320)를 도시하였다.
동도면을 참조하여 종래의 셋팅 타임 측정 방법에 대해 설명하면 다음과 같다.
먼저, 사용자가 PC(430)를 조작하여 셋팅 타임 측정 명령을 입력하면, PC (430)로부터 출력된 명령 신호는 제어 보드(320)로 전달된다. 제어 보드(320)는 이 명령 신호에 의거하여 그에 대응하는 패턴을 갖는 전압 제어신호를 생성하고 이를 VS 보드(310)로 전달한다. 따라서, VS 보드(310)는 제어 보드(310)로부터 이 전압 제어신호에 의거하여 소정의 전압을 발생하여 출력하게 된다. 이때, VS 보드(310)로부터 출력되는 전압 신호는 DVM(410)과 오실로스코프(420)로 제공되어 VS 보드 (310)로부터 출력된 전압에 대한 수치 및 파형이 DVM(410)과 오실로스코프(420)에 각각 디스플레이된다. 따라서, 오실로스코프(420)를 통해 디스플레이된 전압 파형에 의거하여 VS 보드(310)의 셋팅 타임을 측정할 수 있게 된다.
하지만, 이와 같은 종래의 셋팅 타임 측정 방법을 수행하기 위해서는 고가의 오실로스코프 및 DVM(디지털 전압계)을 반드시 구비해야만 하기 때문에 비경제적인 문제점이 있으며, 또 웨이퍼 번인 시스템에 장착된 다수의 VS 보드에 대해 셋팅 타임을 측정하기 위해서는 각각의 VS 보드를 웨이퍼 번인 시스템으로부터 분리한 다음, 상술한 바와 같은 셋팅 타임 측정 과정을 각각 별도로 수행해야하기 때문에 많은 시간이 소요되는 문제점이 있었다. 또한, 종래에는 이러한 문제점으로 인해 웨이퍼 번인 시스템의 셋팅 타임을 측정하는 과정을 생략 또는 간과하는 경우가 종종 발생하여 웨이퍼 사의 반도체 소자의 파손이 자주 발생하는 결과를 초래하기도 한다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 웨이퍼 번인 시스템에 구비되는 VS 보드의 셋팅 타임을 별도의 측정장비를 사용하지 않고 웨이퍼 번인 시스템에서 자체적으로 측정할 수 있는 웨이퍼 번인 시스템에서의 셋팅 타임 측정 방법 및 이를 위한 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면,
웨이퍼 번인 시스템에서 웨이퍼 상에 형성된 다수의 반도체 소자에 인가되는 전압에 대한 셋팅 타임을 측정하기 위한 장치에 있어서, 외부로부터 제공되는 DC 전압을 아날로그 전압으로 변환하여 출력하는 전압 인가수단; 상기 전압인가 수단으로부터 제공되는 아날로그 전압을 고전압 신호로 증폭하여 출력하는 VS 보드; 상기 VS 보드로부터 증폭된 고전압 신호의 크기를 측정하는 DC 보드; 상기 DC 보드에 의해 측정된 고전압 신호에 대한 전압 상승구간을 소정의 샘플링 주기에 의해 샘플링하여 디지털 형태의 펄스 신호로 변환하는 AD 변환수단; 상기 웨이퍼 번인 시스템의 정상적인 셋팅 타임에 대응하는 기준 펄스 갯수를 기저장하며, 상기 AD 변환수단에 의해 변환된 펄스 신호의 갯수를 카운트하여 상기 카운트된 펄스 신호의 갯수가 상기 기준 펄스 신호 갯수 미만일 경우에는 상기 셋팅 타임의 오류를 출력하는 컴퓨터를 포함하여 구성되는 웨이퍼 번인 시스템의 셋팅 타임 측정 장치를 제공한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따르면,
웨이퍼 번인 시스템에서 웨이퍼 상에 형성된 다수의 반도체 소자에 인가되는 전압에 대한 셋팅 타임을 측정하기 위한 방법에 있어서, 외부로부터 제공되는 DC 전압을 아날로그 전압으로 변환하여 출력하는 제 1 단계; 상기 아날로그 전압을 고전압 신호로 증폭하여 출력하는 제 2 단계; 상기 증폭된 고전압 신호의 크기를 측정하는 제 3 단계; 상기 측정된 고전압 신호에 대한 전압 상승구간을 소정의 샘플링 주기에 의해 샘플링하여 디지털 형태의 펄스 신호로 변환하는 제 4 단계; 컴퓨터를 이용하여 상기 펄스 신호의 갯수를 카운트하고 상기 카운트된 펄스 신호의 갯수가 기설정된 기준 펄스 신호 갯수 미만일 경우에는 상기 셋팅 타임의 오류를 출력하는 제 5 단계를 포함하는 웨이퍼 번인 시스템의 셋팅 타임 측정 방법을 제공한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 3은 본 발명에 따른 웨이퍼 번인 시스템의 셋팅 타임 측정 장치를 도시한 도면으로서, 컴퓨터(100), 전압변환 보드(330), VS 보드(340), DC 보드(350)를 도시하였다. 여기서, 컴퓨터(100)는 도 1에 도시된 웨이퍼 번인 시스템에 연결된 바와 같은 통상의 PC 또는 워크스테이션으로서, 본 발명에 따라 웨이퍼 번인 시스템의 셋팅 타임을 측정하기 위한 소정의 프로그램을 내장한다. 이 프로그램의 기능 및 동작 과정은 이하의 설명에서 상세히 기재하기로 한다.
그리고, 전압변환 보드(330), VS 보드(340) 및 DC 보드(350)는 통상적으로 도 1에 도시된 메인 테스트 장치(300)에 보드(Board) 형태로 장착되는 수단을 의미한다. 여기서, 각각의 보드(330, 340, 350)는 동도면에 도시된 것 보다 더 많은 다양한 구성수단 및 회로소자를 포함하여 구성되나, 동도면에서는 편의상 본 발명과 관련된 구성수단만을 도시하였다.
도 3을 참조하여 본 발명에 따른 셋팅 타임 측정 장치의 전반적인 구성 및 각 구성수단의 기능에 대해 설명하면 다음과 같다.
먼저, 전압변환 보드(330)는 내부의 디지털 신호를 아날로그 신호로 변환하여 출력하거나 외부로부터 입력되는 디지털 신호를 아날로그 신호로 변환하기 위해 구비되는 수단으로서, 도 3에 도시된 바와 같이 전압 인가부(331), 스위치(SW1) 및 A/D 변환부(332)를 포함하여 구성된다. 전압 인가부(321)는 외부로부터 제공되는 DC 전압을 제공받아 이를 웨이퍼 상의 각 반도체 소자로 제공하기 위한 아날로그 전압으로 변환하여 출력한다. 그리고, 전압변환 보드(330)에 포함된 AD 변환부 (332)는 후술하는 DC 보드(350)로부터 제공되는 아날로그 전압을 디지털 전압으로 변환하여 출력하는 수단으로서, 디지털 신호 변환을 위한 소정의 샘플링 주기가 설정되어 있다.
VS 보드(340)는 상술한 전압변환 보드(330)로부터 출력되는 아날로그 전압신호를 고전압 고전류 신호로 증폭하여 출력하는 수단이며, DC부(350)는 제 2 릴레이 스위치(RS2)를 통해 VS 보드(340)로부터 출력되는 고전압 신호를 측정하여 상술한 전압변환 보드(330)의 AD 변환부(332)로 제공한다.
도 3을 참조하여 본 발명에 따른 셋팅 타임 측정 과정을 상세히 설명하면 다음과 같다.
먼저, 초기 셋팅 타임 측정 단계에서 전압변환 보드(330)의 제 1 스위치 (SW1) 및 제 2 스위치(SW2)는 온(ON) 상태가 되며, VS 보드(340)의 제 1 릴레이스위치(RS1)는 오프(OFF), 제 2 릴레이스위치(RS2)는 온(ON) 상태가 된다. 이러한 각각의 스위치(SW1, SW2, RS1, RS2)는 각 보드(330, 340)의 동작을 제어하는 도시 생략된 내부 제어수단(예를 들어, FPGA)에 의해 프로그램적으로 자동 구동되도록 구성할 수 있으며, 이는 본 발명의 기술적 범주 내에서 용이하게 구현 가능하다.
이와 같이 각각의 스위치(SW1, SW2, RS1, RS2)가 동작된 상태에서 전압변환 보드(330)의 전압 인가부(331)에 소정의 DC 전압을 인가하면, 전압 인가부(331)는 이 DC 전압을 아날로그 전압신호로 변환하여 출력한다. 그리고, 전압 인가부(331)로부터 출력되는 아날로그 전압신호는 제 1 스위치(SW1)와 각각의 증폭기를 거쳐 VS 보드(340)로 전달된다.
이때, VS 보드(340)에서는 제 1 릴레이스위치(RS1)가 오프된 상태이고 제 2 릴레이스위치만 온된 상태이기 때문에 전압변환 보드(330)로부터 제공된 아날로그 전압신호는 고전압/고전류 신호로 변환된 다음, 제 2 릴레이스위치(RS2)를 통해 DC 보드(350)로 전달한다. 그리고, DC 보드(350)는 VS 보드(340)로부터 제공되는 전압을 측정하여 출력하게 되며, 이 DC 보드(350)로부터 측정된 전압 신호는 전압변환 보드(330)의 제 2 스위치(SW2)를 통해 AD 변환부(332)로 전달된다.
전압변환 보드(330)의 AD 변환부(332)는 DC 보드(350)로부터 제공된 전압 신호가 아날로그 전압 신호이기 때문에 이를 디지털 전압 신호로 변환하게 되는데, 이때 내부에 기설정된 샘플링 주기를 이용하여 디지털 전압 신호로 변환하여 출력하게 된다. 따라서 전압변환 보드(330)로부터 출력되는 전압 신호는 펄스 신호 형태로 출력된다.
이러한 각각의 과정을 거쳐 전압변환 보드(330)로부터 출력되는 디지털 전압 신호는 컴퓨터(100)로 전송되는데, 컴퓨터(100)는 내부에 기저장된 프로그램을 이용하여 이 디지털 전압 신호에 대한 펄스의 갯수를 카운팅하게 된다. 즉, AD 변환부(332)로부터 출력되는 전압 신호는 디지털 형태의 전압 신호이기 때문에 소정의 펄스 형태로 제공되며, 컴퓨터(100)는 이 펄스의 갯수를 카운팅함으로써 웨이퍼 번인 시스템의 셋팅 타임을 측정하게 된다.
여기서, 본 발명에 따라 컴퓨터(100)에서 펄스의 갯수를 카운팅하여 웨이퍼 번인 시스템의 셋팅 타임을 측정하는 과정에 대해 상세히 설명하면 다음과 같다.
먼저, 전압변환 보드(330)의 AD 변환부(332)는 기설정된 샘플링 주기를 이용하여 DC 보드(350)로부터 제공되는 전압 신호를 디지털 신호로 변환하기 때문에 AD 변환부(332)로부터 출력되는 전압 신호에 대해 정상 범위에서의 셋팅 타임에 대한 기준 펄스 갯수를 컴퓨터(100) 내부에 미리 설정할 수가 있다. 따라서, 컴퓨터 (100)는 이 기준 펄스 갯수 이상의 펄스가 카운트된 경우에는 웨이퍼 번인 시스템의 셋팅 타임이 정상 범위에 속한 것으로 판단하고, 카운트된 펄스의 갯수가 기준 펄스 갯수 미만인 경우에는 반도체 소자의 파손이 발생할 수 있는 셋팅 타임 오류로 판별할 수 있게 된다.
도 4a 및 4b는 이를 설명하기 위해 도시한 도면으로서, 도 4a는 웨이퍼 번인 시스템이 정상적인 셋팅 타임을 갖는 경우에 DC 보드(350)로부터 출력되는 전압 신호에 대한 파형을 도시한 도면이며, 도 4b는 비정상적인 셋팅 타임을 갖는 경우, 즉 셋팅 타임이 너무 짧아 웨이퍼 상의 반도체 소자의 파손이 발생할 가능성이 있는 전압 신호에 대한 파형을 도시한 도면이다.
먼저, 도 4a에서 P1은 최초 전압이 인가되는 시점을 의미하며, P2에서 P3의 구간은 컴퓨터(100)에서 펄스의 갯수를 카운트하는 구간을 의미하는 것으로서, 전체 전압에 대한 하위 10%지점과 상위 10%지점을 각각 설정한다. 따라서, 동도면에 도시된 바와 같이 웨이퍼 번인 시스템에 인가되는 전체 전압이 8V일 경우에 P2는 0.8V가 되는 시점을 의미하며, P3은 7.2V가 되는 시점을 의미한다. 이와 같이 펄스의 갯수를 카운트하기 위한 구간을 전체 전압(0∼8V) 구간에 대응하는 각 시점으로 설정하지 않고 하위 10% 전압(0.8V)에 대응하는 시점 P2에서부터 상위 10% 전압 (7.2V)에 대응하는 시점 P3으로 설정하는 것은 카운팅 오차를 최소화하기 위한 것이다. 마찬가지로, 도 4b에서 P1´는 최초 전압이 인가되는 시점을, P2´에서부터 P3´은 컴퓨터(100)에서 펄스의 갯수를 카운팅하는 구간을 의미한다.
도 4b에 도시된 바와 같이 셋팅 타임이 너무 짧은 비정상적인 경우에는 펄스 카운팅 구간(P2´∼P3´)이 도 4a에 도시된 정상적인 경우에 비해 상대적으로 짧게 나타나며, 그로 인해 이 구간(P2´∼P3´)을 샘플링하여 디지털 신호로 변환한 경우에 나타나는 펄스의 갯수도 상대적으로 적게 된다.
따라서, 컴퓨터(100)에서는 셋팅 타임 측정이 시작되면, 기설정된 프로그램에 의해 P2∼P3 또는 P2´∼P3´ 구간을 인식하고, 이 구간에서 생성된 펄스의 갯수를 카운팅한다. 그리고, 카운팅된 펄스의 갯수가 기준치 이상인 경우에는 웨이퍼 번인 시스템의 셋팅 타임이 정상인 것으로 판단하고, 기준치 미만인 경우에는 셋팅 타임이 비정상인 것으로 판단하여 에러 상태를 출력함으로써 웨이퍼 번인 시스템의 셋팅 타임을 측정할 수 있게 된다.
그리고, 만일 이러한 과정을 거쳐 웨이퍼 번인 시스템에 대한 셋팅 타임을 측정한 결과, 정상적인 셋팅 타임을 갖는 경우에는 제 1 릴레이스위치(RS1)가 온 상태로 전환되고, 제 2 릴레이스위치(RS2)가 오프 상태로 전환되어 전압변환 보드 (330)로부터 제공되는 전압 신호를 도 1의 성능측정 보드(250)를 통해 웨이퍼 상의 각 반도체 소자에 제공함으로써 정상적인 웨이퍼 번인 공정을 수행하게 된다.
결과적으로, 상술한 바와 같은 과정을 거쳐 웨이퍼 번인 시스템의 셋팅 타임을 측정한 다음, 정상적인 셋팅 타임을 갖는 것으로 판단되는 경우에만 웨이퍼 상의 각 반도체 소자에 전압을 인가하게 된다.
상술한 실시예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적이 아니며, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 상기 실시예 및 첨부된 도면에 한정되는 것은 아님은 물론이며, 후술하는 청구범위뿐만이 아니라 청구범위와 균등 범위를 포함하여 판단되어야 한다.
이상 설명한 바와 같이 본 발명에 따르면, 웨이퍼 번인 시스템의 셋팅 타임을 측정함에 있어서 고가의 오토 체커 장치 없이 시스템 자체적으로 측정할 수 있게 됨으로써 웨이퍼 번인 시스템의 셋팅 타임 측정을 위한 비용 및 시간을 최소화할 수 있는 효과가 있으며, 보다 더 간편한 셋팅 타임 측정 방법을 통해 웨이퍼 번인 시스템의 전반적인 안정성을 향상시킬 수 있는 효과가 있다.
도 1은 일반적인 웨이퍼 번인 시스템의 구성을 도시한 블록도.
도 2는 종래의 일반적인 오토 체커 장치 및 이와 연관된 구성수단을 도시한 블록도.
도 3은 본 발명에 따른 웨이퍼 번인 시스템의 셋팅 타임 측정 장치를 도시한 도면.
도 4a는 웨이퍼 번인 시스템이 정상적인 셋팅 타임을 갖는 경우에 출력되는 전압 신호에 대한 파형을 도시한 도면.
도 4b는 웨이퍼 번인 시스템이 비정상적인 셋팅 타임을 갖는 경우에 출력되는 전압 신호에 대한 파형을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 컴퓨터 200 : 웨이퍼 로딩장치
250 : 성능측정 보드 300 : 메인 테스트 장치
310, 340 : VS 보드 320 : 제어 보드
330 : 전압변환 보드 350 : DC 보드
400 : 오토 체커 장치

Claims (6)

  1. 삭제
  2. 웨이퍼 번인 시스템에서 웨이퍼 상에 형성된 다수의 반도체 소자에 인가되는 전압에 대한 셋팅 타임을 측정하기 위한 장치에 있어서,
    외부로부터 제공되는 DC 전압을 아날로그 전압으로 변환하여 출력하는 전압 인가수단;
    상기 전압인가 수단으로부터 제공되는 아날로그 전압을 고전압 신호로 증폭하여 출력하는 VS 보드;
    상기 VS 보드로부터 증폭된 고전압 신호의 크기를 측정하는 DC 보드;
    상기 DC 보드에 의해 측정된 고전압 신호에 대한 전압 상승구간을 소정의 샘플링 주기에 의해 샘플링하여 디지털 형태의 펄스 신호로 변환하는 AD 변환수단;
    상기 웨이퍼 번인 시스템의 정상적인 셋팅 타임에 대응하는 기준 펄스 갯수를 기저장하며, 상기 AD 변환수단에 의해 변환된 펄스 신호의 갯수를 카운트하여 상기 카운트된 펄스 신호의 갯수가 상기 기준 펄스 신호 갯수 미만일 경우에는 상기 셋팅 타임의 오류를 출력하는 컴퓨터를 포함하여 구성되고,
    상기 VS 보드는,
    상기 증폭된 고전압 신호를 상기 웨이퍼로 전송하기 위한 제 1 스위칭 수단과, 상기 증폭된 고전압 신호를 상기 DC 보드로 전송하기 위한 제 2 스위칭 수단과, 상기 제 1 및 제 2 스위칭 수단을 선택적으로 온/오프 제어하는 제어수단을 더 포함하여 구성되며,
    상기 제어수단은, 상기 컴퓨터로부터 상기 웨이퍼 번인 시스템의 셋팅 타임이 정상인 것으로 통보되는 경우에 상기 제 1 스위칭 수단을 온 시켜 상기 고전압 신호를 상기 웨이퍼로 제공하는 것을 특징으로 하는 웨이퍼 번인 시스템의 셋팅 타임 측정 장치.
  3. 웨이퍼 번인 시스템에서 웨이퍼 상에 형성된 다수의 반도체 소자에 인가되는 전압에 대한 셋팅 타임을 측정하기 위한 장치에 있어서,
    외부로부터 제공되는 DC 전압을 아날로그 전압으로 변환하여 출력하는 전압 인가수단;
    상기 전압인가 수단으로부터 제공되는 아날로그 전압을 고전압 신호로 증폭하여 출력하는 VS 보드;
    상기 VS 보드로부터 증폭된 고전압 신호의 크기를 측정하는 DC 보드;
    상기 DC 보드에 의해 측정된 고전압 신호에 대한 전압 상승구간을 소정의 샘플링 주기에 의해 샘플링하여 디지털 형태의 펄스 신호로 변환하는 AD 변환수단;
    상기 웨이퍼 번인 시스템의 정상적인 셋팅 타임에 대응하는 기준 펄스 갯수를 기저장하며, 상기 AD 변환수단에 의해 변환된 펄스 신호의 갯수를 카운트하여 상기 카운트된 펄스 신호의 갯수가 상기 기준 펄스 신호 갯수 미만일 경우에는 상기 셋팅 타임의 오류를 출력하는 컴퓨터를 포함하여 구성되고,
    상기 컴퓨터는,
    전체 전압 상승구간 중에서 하위 10% 구간부터 상위 10% 구간까지에 대응하는 펄스 신호의 갯수를 카운트하여 상기 웨이퍼 번인 시스템의 셋팅 타임에 대한 오류 여부를 판단하는 것을 특징으로 하는 웨이퍼 번인 시스템의 셋팅 타임 측정 장치.
  4. 삭제
  5. 웨이퍼 번인 시스템에서 웨이퍼 상에 형성된 다수의 반도체 소자에 인가되는 전압에 대한 셋팅 타임을 측정하기 위한 방법에 있어서,
    외부로부터 제공되는 DC 전압을 아날로그 전압으로 변환하여 출력하는 제 1 단계;
    상기 아날로그 전압을 고전압 신호로 증폭하여 출력하는 제 2 단계;
    상기 증폭된 고전압 신호의 크기를 측정하는 제 3 단계;
    상기 측정된 고전압 신호에 대한 전압 상승구간을 소정의 샘플링 주기에 의해 샘플링하여 디지털 형태의 펄스 신호로 변환하는 제 4 단계;
    컴퓨터를 이용하여 상기 펄스 신호의 갯수를 카운트하고 상기 카운트된 펄스 신호의 갯수가 기설정된 기준 펄스 신호 갯수 미만일 경우에는 상기 셋팅 타임의 오류를 출력하는 제 5 단계를 포함하고,
    상기 컴퓨터에서 상기 웨이퍼 번인 시스템의 셋팅 타임이 정상인 것으로 판단되면, 상기 증폭된 고전압 신호를 상기 웨이퍼 상의 각 반도체 소자에 인가하여 웨이퍼 번인 공정을 수행하는 제 6 단계를 더 포함하는 웨이퍼 번인 시스템의 셋팅 타임 측정 방법.
  6. 웨이퍼 번인 시스템에서 웨이퍼 상에 형성된 다수의 반도체 소자에 인가되는 전압에 대한 셋팅 타임을 측정하기 위한 방법에 있어서,
    외부로부터 제공되는 DC 전압을 아날로그 전압으로 변환하여 출력하는 제 1 단계;
    상기 아날로그 전압을 고전압 신호로 증폭하여 출력하는 제 2 단계;
    상기 증폭된 고전압 신호의 크기를 측정하는 제 3 단계;
    상기 측정된 고전압 신호에 대한 전압 상승구간을 소정의 샘플링 주기에 의해 샘플링하여 디지털 형태의 펄스 신호로 변환하는 제 4 단계;
    컴퓨터를 이용하여 상기 펄스 신호의 갯수를 카운트하고 상기 카운트된 펄스 신호의 갯수가 기설정된 기준 펄스 신호 갯수 미만일 경우에는 상기 셋팅 타임의 오류를 출력하는 제 5 단계를 포함하고,
    상기 제 5 단계에서 상기 컴퓨터는, 전체 전압 상승구간 중에서 하위 10% 구간부터 상위 10% 구간까지에 대응하는 펄스 신호의 갯수를 카운트하여 상기 웨이퍼 번인 시스템의 셋팅 타임에 대한 오류 여부를 판단하는 것을 특징으로 하는 웨이퍼 번인 시스템의 셋팅 타임 측정 방법.
KR10-2002-0069980A 2002-11-12 2002-11-12 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치 KR100496475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0069980A KR100496475B1 (ko) 2002-11-12 2002-11-12 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0069980A KR100496475B1 (ko) 2002-11-12 2002-11-12 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치

Publications (2)

Publication Number Publication Date
KR20040041880A KR20040041880A (ko) 2004-05-20
KR100496475B1 true KR100496475B1 (ko) 2005-06-20

Family

ID=37338734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0069980A KR100496475B1 (ko) 2002-11-12 2002-11-12 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치

Country Status (1)

Country Link
KR (1) KR100496475B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6147572A (ja) * 1984-08-13 1986-03-08 Hitachi Ltd 直流試験方式
JPH0587871A (ja) * 1991-09-30 1993-04-06 Sharp Corp 半導体素子の直流試験方法
JPH06118128A (ja) * 1992-10-08 1994-04-28 Fujitsu Ltd 半導体集積回路のバーンイン試験装置
JP2002196051A (ja) * 2000-12-27 2002-07-10 Sony Corp 半導体装置の動作試験装置および動作試験方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6147572A (ja) * 1984-08-13 1986-03-08 Hitachi Ltd 直流試験方式
JPH0587871A (ja) * 1991-09-30 1993-04-06 Sharp Corp 半導体素子の直流試験方法
JPH06118128A (ja) * 1992-10-08 1994-04-28 Fujitsu Ltd 半導体集積回路のバーンイン試験装置
JP2002196051A (ja) * 2000-12-27 2002-07-10 Sony Corp 半導体装置の動作試験装置および動作試験方法

Also Published As

Publication number Publication date
KR20040041880A (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
EP2434363B1 (en) Presence and operability test of a decoupling capacitor
KR20070121559A (ko) 반도체 장치, 반도체 장치의 검사 방법, 프로브 카드
JP2010139442A (ja) 試験装置および診断方法
KR20090046463A (ko) 분산제어시스템 입,출력 모듈 시험장치
US6259267B1 (en) Power-current measuring circuit in burn-in tester
KR100496475B1 (ko) 웨이퍼 번인 시스템의 셋팅 타임 측정 방법 및 이를 위한장치
US20050030056A1 (en) Apparatus for measuring VS parameters in a wafer burn-in system
KR102436931B1 (ko) 반도체 소자 신뢰성 시험장치 및 그의 구동방법
US20190391202A1 (en) System and device for automatic signal measurement
KR101928815B1 (ko) 전자소자 신뢰성 측정 시스템 및 그에 따른 신뢰성 측정 방법
KR100483493B1 (ko) 웨이퍼 번인 시스템의 메인 테스트 장치
US20070296428A1 (en) Semiconductor device having supply voltage monitoring function
KR100469984B1 (ko) 웨이퍼 번인 시스템의 경보 발생 장치
KR100507918B1 (ko) 웨이퍼 번인 시스템에서의 브이에스 케이블 단선 검출 장치
JPH1183923A (ja) 電子機器検査装置
JP2009288064A (ja) 半導体試験装置及び方法
US20050285612A1 (en) Apparatus for measuring DC parameters in a wafer burn-in system
KR100798128B1 (ko) Ｄｃ 아웃 릴레이의 자가 진단 방법
JP2000208569A (ja) 測定装置及び測定方法
JPH01129432A (ja) 集積回路
KR20040062769A (ko) 웨이퍼 번인 시스템에서의 디씨 파라미터 측정 장치
JP2006013009A (ja) ウェハバーンインシステムにおけるｄｃパラメータ測定装置
KR200234483Y1 (ko) 회로기판상 전자부품측정장치
KR20040037640A (ko) 웨이퍼 번인 시스템에서의 보드별 버전 확인 방법
JP2006038791A (ja) プローバ針切り換え装置、プローバ装置および半導体素子測定方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130610

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170608

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190610

Year of fee payment: 15