KR20000034827A - 반도체 메모리 시험방법 및 그 장치 - Google Patents

반도체 메모리 시험방법 및 그 장치 Download PDF

Info

Publication number
KR20000034827A
KR20000034827A KR1019990008052A KR19990008052A KR20000034827A KR 20000034827 A KR20000034827 A KR 20000034827A KR 1019990008052 A KR1019990008052 A KR 1019990008052A KR 19990008052 A KR19990008052 A KR 19990008052A KR 20000034827 A KR20000034827 A KR 20000034827A
Authority
KR
South Korea
Prior art keywords
memory
test
analysis
information
under test
Prior art date
Application number
KR1019990008052A
Other languages
English (en)
Other versions
KR100348760B1 (ko
Inventor
시바노가즈히로
강기상
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR20000034827A publication Critical patent/KR20000034827A/ko
Application granted granted Critical
Publication of KR100348760B1 publication Critical patent/KR100348760B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935—Storing data, e.g. failure memory
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Abstract

본 발명은 반도체 메모리 시험방법 및 장치를 공개한다. 그 장치는 불량해석 전용의 CPU, 제1불량해석 메모리와 같은 구성을 가진 제2불량해석 메모리, 2개의 CPU, 및 2개의 불량해석 메모리를 서로 절환하는 절환용 멀티플렉서1, 2를 반도체 메모리 시험장치에 추가하여 구성되어 있다. 멀티플렉서1, 2에서 2개의 불량 해석 메모리를 교대로 절환해서 논리 비교기에서 검출한 피시험 메모리의 불량정보를 교대로 기입해 간다. 시험용 CPU의 제어하에 피시험 메모리의 불량정보를 제1불량해석 메모리에 기입하고 있는 동안에 제2불량해석 메모리로부터 전회 시험한 피시험 메모리의 불량정보를 불량해석용 CPU에 읽어들여 전회 시험한 피시험 메모리의 불량해석을 수행한다. 따라서, 피시험 메모리의 시험과 불량해석을 병행 처리하므로써 시험을 단축할 수 있다.

Description

반도체 메모리 시험방법 및 그 장치{semiconductor memory test method and apparatus thereof}
본 발명은 반도체 메모리 시험방법 및 그 장치에 관한 것으로, 특히 피시험 메모리의 불량정보의 기입과 전회 시험한 피시험 메모리의 불량정보의 독출을 병행으로 행할 수 있도록 해서 시험시간을 줄일 수 있는 반도체 메모리 시험방법 및 그 장치에 관한 것이다.
도 1은 종래의 반도체 메모리 시험장치를 나타낸다. 패턴 발생기4는 피시험 메모리10 (이하, DUT10이라 한다) 에 기입하는 시험패턴과 그 기입위치를 지정하는 어드레스를 출력한다. 또, 패턴 발생기4는 기대치가 될 기대치 패턴을 출력하고, 이 기대치 패턴을 논리 비교기(디지털 컴퍼레이터)3에 주어 논리 비교기3에서 DUT10으로부터 독출한 시험패턴과 상기 기대치 패턴을 비교한다. 논리 비교기3이 불일치(불량)을 검출할 때마다 그 불량정보를 불량해석 메모리7이 불량을 발생한 해당 어드레스에 기입하고, 불량해석 메모리7에 불량셀의 위치정보를 기억한다. 여기에 불량해석 메모리7은 피시험 메모리10과 구성이 기본적으로 같다. 시험용 CPU1은 제어신호를 논리 비교기3, 패턴 발생기4, 및 불량해석 메모리7에 주어서 이들 논리 비교기3, 패턴 발생기 4 및 불량해석 메모리7을 총괄 제어한다.
DUT10을 시험하려면 시험용CPU1의 제어하에서 어드레스 지정해서 DUT10에 패턴 발생기4로부터 출력된 시험패턴을 기입해 간다. DUT10으로부터 독출한 시험패턴은 패턴 발생기4로부터 출력된 기대치패턴과 함께 논리 비교기3에 더한다. 패턴이 불일치가 되고 불량을 검출했다면 불량해석 메모리7의 해당 어드레스에 불량정보를 기입한다. DUT10에 대해서의 불량정보의 기입이 종료하면 시험이 종료된 DUT10의 불량정보를 불량해석 메모리7로부터 시험용 CPU1에 기입하고, 이 시험용 CPU1에서 해당 DUT10의 불량해석을 한다. 이렇게 종래의 반도체 메모리 시험방법, DUT10을 시험할 시에 불량정보를 기입, 그 기입을 기다린 후 불량해석을 행한다는 시분할 처리에 의해 피시험 메모리를 시험하고 있다.
상술한 바와 같이 종래의 반도체 메모리 시험장치에서는 피시험 메모리에 대응한 불량해석 메모리가 하나밖에 없기 때문에 피시험 메모리의 불량정보의 기입과 불량정보의 독출을 동시에 행할 수 없다. 또 1대의 시험용 CPU에서 시험/기억(단순히 시험이라 한다)과 독출/불량해석(단순히 불량해석이라 한다)을 겸해서 하고 있으므로 시험과 불량해석을 동시에 행할 수 없다. 이 때문에 피시험 메모리를 시험하는 데는 불량정보를 기입, 그 기입을 기다린 후 불량해석을 행한다는 시분할 처리를 취하므로 시험을 수행하는 데 시간이 걸린다는 결점이 있다. 특히 반도체 메모리가 대용량화함에 따라 시험시간이 길어지므로 큰 문제가 되고 있다.
2대의 반도체 메모리 시험장치를 사용해서 병렬처리하면, 물론 시험시간의 단축화를 꾀할 수가 있으나 생산량의 향상을 꾀하기 위한 반도체 메모리 시험장치당 시험시간의 단축화가 절실히 요구되고 있다.
그래서, 본 발명의 목적은 1대의 메모리 시험장치에 병행처리를 시킴으로써 상술한 종래 기술의 문제점을 해소해서 시험시간을 단축할 수 있는 반도체 메모리 시험방법 및 그 장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 시험 방법의 하나는 피시험 메모리의 불량정보를 기억하는 불량해석 메모리를 2개 이용해서 2개의 불량해석 메모리에 각 피시험 메모리의 시험결과인 불량정보를 교대로 기억시키고, 한쪽의 불량해석 메모리를 사용해 피시험 메모리를 시험하는 동안 다른쪽 불량해석 메모리를 기록한 전회의 피시험 메모리의 불량정보를 해석하도록 한 반도체 메모리 시험방법이다. 여기에 한쪽의 불량해석 메모리를 사용해 피시험 메모리를 시험하고 있는 동안이란 피시험 메모리를 바꿔 넣는 시간, 피시험 메모리의 시험시간, 피시험 메모리의 불량정보를 불량해석 메모리에 기억시키는 처리시간이 포함된다. 또, 다른쪽의 불량해석 메모리에 기억된 전회의 피시험 메모리의 불량정보를 해석하는 내용에는 다른 불량해석 메모리로부터 불량정보를 독출해서 불량해석하고, 그 해석결과에 근거해 불량 셀을 구제하는 것이 가능한가의 여부를 판단하는 것도 포함된다.
불량해석 메모리를 2개 이용해 피시험 메모리시험에 교대로 사용함으로써 피시험 메모리의 시험중에 시험끝난 피시험 메모리의 불량해석을 행할 수 있기 때문에, 종래법에 따르면 피시험 메모리의 시험을 기다려 행했던 불량해석을 기다리지않고 행할 수 있으므로 불량해석을 포함한 전시험시간의 단축화를 꾀할 수 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 시험 방법의 다른 하나는 피시험 메모리에 시험패턴을 기입, 기입된 시험패턴을 독출해서 기대치 패턴과 비교하고, 그 비교결과로부터 피시험 메모리의 불량정보를 검출해서 불량해석 메모리에 기억하며, 상기 불량정보를 근거로 불량해석을 행하는 반도체 메모리 시험방법에 있어서, 상기 불량해석 메모리를 2개 준비하고, 상기 피시험 메모리를 시험해서 그 불량정보를 한쪽의 불량해석 메모리에 기억시킨 후, (a)다른 쪽의 불량해석 메모리로 자동적으로 절환해서 다음회의 피시험 메모리를 시험해서 그 불량정보를 기억시키고, 그 동안 한쪽의 불량정보 메모리에 기억시킨 전회의 피시험 메모리의 불량정보를 해석하는 단계, (b)해석후 다시 한쪽의 불량해석 메모리로 자동적으로 절환해서 다음 회의 피시험 메모리를 시험해서 그 불량정보를 기억시키고, 그동안 다른 쪽의 불량해석 메모리에 기억된 상기 다음 회의 피시험 메모리의 불량정보를 해석하는 단계로 이루어져, 상기 (a)-(b)단계를 반복함으로써 시험과 불량해석을 병행 처리할 수 있도록 한 반도체 메모리 시험방법이다.
즉, 두번째 시험방법은 첫번째 시험방법의 효과에 덧붙여 2개의 불량해석 메모리의 절환을 반복해서 할 수 있으므로 특히 피시험 메모리의 시험수량이 많은 경우에는 시험시간의 대폭적인 단축이 가능하게 된다.
상기 목적을 달성하기 위한 본 발명의 반도체 메모리 장치의 시험장치는 피시험 메모리에 기입하는 시험패턴, 논리 비교기에 주는 기대치 패턴 및 피시험 메모리에 주는 어드레스를 출력하는 패턴 발생기와, 상기 피시험 메모리로부터 독출한 시험패턴과 상기 패턴 발생기로부터 출력된 기대치 패턴을 비교해서 상기 피시험 메모리의 불량정보를 검출하는 논리 비교기와, 상기 패턴 발생기로부터 주어진 피시험 메모리와 동일 어드레스가 억세스되어 상기 논리 비교기에서 검출된 불량정보를 기억하는 2개의 불량해석 메모리를 구비한다.
또한, 어느 한쪽의 불량해석 메모리로부터의 불량정보를 읽어 들여 불량해석을 행하기 위한 불량해석용 CPU와, 상기 논리 비교기, 상기 패턴 발생기, 상기 2개의 불량해석 메모리를 총괄 제어해서 피시험 메모리의 시험을 하는 시험용 CPU와, 상기 시험용CPU로부터 한쪽의 불량해석 메모리에 주어진 제어신호를 다른쪽의 불량해석 메모리로 절환함과 동시에 다른 쪽의 불량해석 메모리로부터 불량해석용 CPU에 읽어들인 불량정보를 한쪽의 불량해석 메모리로부터의 불량정보로 절환하는 절환기를 구비한 반도체 메모리 장치이다.
본 발명의 시험장치는 우선 절환기에서 시험용 CPU를 한쪽의 불량해석 메모리에 접속하고, 불량해석용 CPU를 다른쪽의 불량해석 메모리에 접속해서 피시험 메모리를 시험한다. 이 시험에서는 시험용 CPU의 제어하에서 피시험 메모리의 어드레스에 패턴 발생기로부터 출력된 시험패턴을 기입해 간다. 피시험 메모리로부터 독출한 시험패턴은 패턴 발생기로부터 출력된 기대치 패턴과 함께 논리 비교기에 더한다. 패턴이 불일치가 되고 불량을 검출했으면 한쪽의 불량해석 메모리의 해당 어드레스에 불량정보를 기입한다.
이어 절환기에서 시험용 CPU를 다른쪽의 불량해석 메모리에 접속하고, 불량해석용 CPU를 한쪽의 불량해석 메모리로 바꿔 접속한다. 시험용 CPU의 제어하에서 다음 피시험 메모리의 어드레스에 패턴 발생기로부터 출력된 시험패턴을 기입해 간다. 피시험 메모리로부터 독출한 시험패턴은 패턴 발생기로부터 출력된 기대치 패턴과 함께 논리 비교기에 더한다. 패턴이 불일치가 되고 불량을 검출했으면 한쪽의 불량해석 메모리의 해당 어드레스에 불량정보를 기입한다. 이 다음의 피시험 메모리의 시험기간중에 다른쪽의 불량해석 메모리로부터 전회의 피시험 메모리의 불량정보를 불량해석용 CPU로 읽어 들인다. 불량해석용 CPU에서 전회의 피시험 메모리의 불량해석을 다음회의 피시험 메모리의 시험과 병행해서 한다.
도 1은 종래의 반도체 메모리 시험장치의 개략구성도이다.
도 2는 본 발명의 실시형태에 의한 메모리 시험장치의 개략구성도이다.
도 3은 반도체 메모리 시험의 타이밍 챠트를 나타내고, (A)는 시분할 처리에 의한 종래 예의 설명도, (B)는 병행처리를 한 실시형태의 설명도이다.
* 도면의 주요부호에 대한 설명 *
1 - 시험용 CPU 2 - 불량해석용 CPU
3 - 논리 비교기 4 - 패턴 발생기
5, 6 - 멀티플렉서(절환기) 7 - 제 1 불량해석 메모리
8 - 제 2 불량해석 메모리 10 - DUT(피시험 메모리)
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예의 형태에 의한 반도체 메모리 시험방법 및 그 장치를 설명한다.
도 2는 실시형태의 반도체 메모리 시험장치를 나타낸다. 종래 예의 도 1과 다른 점은 불량해석용 CPU2와, 불량해석 메모리7 (제 1 불량해석 메모리7) 과 동일 구성의 제 2 불량해석 메모리8을 하나씩 증설하고, 절환기로서의 멀티플렉서5, 6을 2개 추가한 점이다.
시험용 CPU1은 논리 비교기3, 패턴 발생기4, 멀리플렉서5, 6, 제1, 제2불량해석 메모리7, 8에 제어신호를 입력해서 반도체 메모리 시험장치 전체를 총괄 제어한다. 즉, 논리 비교기3에 기입제어신호를 인가해 논리 비교기3을 기입 가능하게 한다. 패턴 발생기4에 제어신호를 더해 패턴 발생기4로부터 기대치 패턴, 시험패턴, 어드레스를 출력시킨다. 또 멀티플렉서5, 6에 각각 절환신호를 주어 시험용 CPU1로부터 제 1 불량해석 메모리7에 주었던 제어신호를 제 2 불량해석 메모리8로 절환함과 동시에 불량해석용 CPU2에 읽혀 들여진 제 2 불량해석 메모리8로부터의 불량정보를 제 1 불량해석 메모리7로부터의 불량정보로 절환한다.
추가된 불량해석용 CPU2는 제 1 불량해석 메모리7 및 제 2 불량해석 메모리8로부터 각각 불량정보를 독출해서 불량해석용 CPU2의 내부로 받아 들이고, 그 불량정보에 근거해 피시험 메모리의 불량해석을 한다. 불량해석에는 불량 셀의 유무 외에 DUT10이 구제기능을 갖는, 이른바 리던던시 구성의 메모리일 경우 불량 셀을 구제할 수 있는가의 여부의 판단이 포함된다.
패턴 발생기4는 DUT10에 어드레스와 시험패턴을 더해 어드레스 지정된 기입위치에 시험패턴을 기입해 간다. 이 때 2개의 불량해석 메모리7, 8에도 동일한 어드레스를 더해 DUT10과 같은 기입위치에 불량정보를 기입되게 한다.
논리 비교기3은 DUT10으로부터 독출한 시험패턴과 패턴 발생기4로부터의 기대치패턴을 비교해서 불일치를 검출할 때마다 그 검출데이터를 불량정보로서 제 1 불량해석 메모리 7 또는 제 2 불량해석 메모리 8에 입력한다.
제 1 불량해석 메모리 7 및 제 2 불량해석 메모리 8은 입력된 불량정보에 근거해 불량셀의 위치정보를 기억한다. 제 1 불량해석 메모리7 및 제 2 불량해석 메모리8은 같은 용량의 것을 사용하고, 이들은 DUT10과도 같은 용량으로 한다. 제 1 불량해석 메모리7 및 제 2 불량해석 메모리8은 동일 디바이스의 1면과 2면을 사용하거나 디바이스를 2개 사용하더라도 관계없다.
멀티플렉서5는 제 1 불량해석 메모리7의 제어입력단자에 구성되고, 제 1 불량해석 메모리7에 대한 시험용 CPU1로부터의 제어신호와 불량해석용 CPU2로의 독출신호를 선택한다. 멀티플렉서6은 제 2 불량해석 메모리8의 제어입력단자에 개설되고, 제 2 불량해석 메모리8에 대한 불량해석용 CPU2로의 독출신호와 시험용 CPU1로부터의 제어신호를 선택한다.
상기와 같은 구성에서의 작용을 도 3을 이용해 설명한다. CPU를 2개 가지고 있으므로 도 3(A) 에 나타낸 바와 같이 반도체 메모리 시험은 병렬 처리하게 된다. 2단으로 나타낸 병렬처리의 상단은 시험용 CPU1의 처리를 나타내고, 하단은 불량해석용 CPU2의 처리를 나타낸다.
시험용 CPU1로부터 멀티플렉서5, 6에 절환신호를 내고, 시험용 CPU1을 제 1 불량해석 메모리7에 접속해서 제 1 불량해석 메모리 7에 불량정보가 기입되도록 하며, 불량해석용 CPU2를 제 2 불량해석 메모리 8에 접속해서 제 2 불량해석 메모리8로부터 불량해석용 CPU2에 불량정보를 독출하도록 한다.
시험용 CPU1의 제어하에서 첫 번째의 DUT10에 패턴 발생기4로부터 출력된 시험패턴을 어드레스 지정에 따라 기입해 간다. DUT10으로부터 독출한 시험패턴은 패턴 발생기4로부터 출력된 기대치 패턴과 함께 논리 비교기 3에 더한다. 패턴이 불일치가 되고 불량을 검출했으면 제 1 불량해석 메모리 7의 해당 어드레스에 불량정보를 기입한다. 이것을 DUT10의 전 셀에 대해 수행했을 시 최초의 DUT10의 시험이 종료한다.
최초의 DUT10의 시험종료를 확인했으면 시혐용 CPU1로부터 멀티플렉서5, 6에 절환신호를 내서 시험용 CPU1를 제 1 불량해석 메모리8에 접속하고, 불량해석용 CPU2를 제 1 불량해석 메모리 7로 바꿔 접속한다. 첫 번째의 피시험 메모리를 소켓으로부터 뽑아 내어 2번째의 DUT10의 소켓에 삽입한다. 시험용 CPU1의 제어하에서 2번째의 DUT10의 어드레스에 패턴 발생기4로부터 출력된 시험패턴을 기입해 간다. DUT10으로부터 독출한 시험패턴은 패턴 발생기4로부터 출력된 기대치패턴과 함께 논리 비교기3에 더한다. 패턴이 불일치가 되고 불량을 검출했다면 제 2 불량해석 메모리8의 해당 어드레스에 불량정보를 기입한다. 2번째의 DUT10의 시험기간중 제 1 불량해석 메모리7로부터 첫 번째의 DUT10의 불량정보를 불량해석용 CPU2에 읽어 들이고, 불량해석용 CPU2에서 첫 번째의 DUT10의 불량해석 (리던던시(RD)처리)를 병렬해서 행한다.
일반적으로는 불량해석 처리시간보다도 피시험 메모리의 시험시간쪽이 길므로 시험종료를 기다린 후 3번째의 DUT10의 시험을 개시한다. 이 때 멀티플렉서5, 6에 시험용 CPU1로부터 각각 절환신호를 주어 시험용 CPU1로부터 제 2 불량해석 메모리8에 주었던 제어신호를 다시 제 1 불량해석 메모리7로 절환함과 동시에 제 1 불량해석 메모리7로부터 불량해석용 CPU2에 주어진 불량정보를 제 2 불량해석 메모리8로부터의 불량정보로 절환한다. 이렇게 제 1, 제 2 불량해석 메모리7, 8의 절환을 반복해서 행해 감으로써 이번 회의 피시험 메모리의 시험과 전회 시험한 피시험 메모리의 불량해석을 병행 처리해 간다.
도 3(A)에 나타낸 종래의 시분할처리에 의한 시험과 비교하면 알 수 있듯이 시분할처리에서는 1개의 CPU를 시험용으로도 불량해석용으로도 사용하므로 시험처리중은 불량해석을 할 수 없고 시험처리를 기다린 후 불량해석을 하는 것에 대해, 도 3(B)의 실시형태의 병행처리에서는 이번회 시험할 피시험 메모리의 불량정보를 기입할 불량해석 메모리 외에 전회의 피시험 메모리의 불량정보를 기억하는 불량해석 메모리를 준비하고, CPU를 2개 준비해서 시험용과 불량해석용으로 각각 전용으로 사용하므로 피시험 메모리의 시험이 끝나는 것을 기다리는 일 없이 피시험 메모리를 시험중에 시험끝난 피시험 메모리의 불량해석을 할 수 있게 된다. 따라서 실시형태의 것은 기다림 시간이 적이지므로 메모리 시험시간은 종래 예의 것보다도 현격히 빨라진다.
또, 실시형태의 것은 하드웨어적으로는 불량해석용 CPU2, 멀티플렉서5, 6, 제 2 불량해석 메모리8을 추가하게 되므로 구조적으로 복잡하게 되는 것은 피할 수 없으나 반도체 메모리 장치를 2대 사용하므로써 상당히 간단하다. 3대 또는 그 이상의CPU를 사용해 병행 운전하는 경우에 병행처리를 원활하게 행하기 위해 시스템의 컴파일러를 대폭으로 고칠 필요는 있지만 2대까지의 CPU라면 CPU에 2대까지의 병행 처리를 예정하고 있는 것을 사용하면 컴파일러에 변경을 가할 필요가 없다. 또한, 불량해석 메모리와 같이 멀티플렉서5, 6은 하나의 디바이스를 사용하더라도 2개의 디바이스를 사용하더라도 관계없다.
본 발명 방법에 따르면 한쪽의 불량해석 메모리를 사용해서 피시험 메모리를 시험하고 있는 동안에 다른쪽의 불량해석 메모리에 기억된 불량정보의 불량해석을 행하도록 했으므로 시험시간을 대폭으로 단축할 수 있다.
본 발명 장치에 따르면 불량해석용 CPU와 불량해석 메모리를 추가하고, 절환기를 추가한다는 구조에 의해 시험시간을 대폭적으로 단축할 수 있다.

Claims (3)

  1. 피시험 메모리의 불량정보를 기록하는 불량해석 메모리를 2개 이용해 2개의 불량해석 메모리에 각 피시험 메모리의 시험결과인 불량정보를 교대로 기억시키고,
    한쪽의 불량해석 메모리를 사용해 피시험 메모리를 시험하고 있는 동안,
    다른쪽의 불량해석 메모리에 기억된 전회의 피시험 메모리의 불량정보를 해석하도록 한 것을 특징으로 하는 반도체 메모리 시험방법.
  2. 피시험 메모리에 시험패턴을 기입하고, 기입된 시험패턴을 독출해서 기대치 패턴과 비교하여 그 비교결과로부터 피시험 메모리의 불량정보를 검출해서 불량해석 메모리에 기억하고, 상기 불량정보를 근거로 상기 피시험 메모리의 불량해석을 하는 반도체 메모리 시험방법에 있어서,
    상기 불량해석 메모리를 2개 준비하고, 상기 피시험 메모리를 시험해서 그 불량정보를 한쪽의 불량해석 메모리에 기억시킨 후,
    (a) 다른쪽의 불량해석 메모리로 자동적으로 절환해서 다음회의 피시험 메모리를 시험해서 그 불량정보를 기억시키고, 그 동안 한쪽의 불량해석 메모리에 기억시킨 전회의 피시험 메모리의 불량정보를 해석하는 단계; 및
    (b) 해석후 다시 한쪽의 불량해석 메모리로 자동적으로 절환해서 다음회의 피시험 메모리를 시험해서 그 불량정보를 기억시키고, 그 동안 다른쪽의 불량해석 메모리에 기억되어 있는 상기 다음회의 피시험 메모리의 불량정보를 해석하는 단계로 이루어져,
    상기 (a)-(b)단계를 반복하므로써 시험과 불량해석을 병행 처리하도록 한 것을 특징으로 하는 반도체 메모리 시험방법.
  3. 피시험 메모리에 기입한 시험패턴, 논리 비교기에 주어진 기대치패턴 및 피시험 메모리에 주어진 어드레스를 출력하는 패턴 발생기;
    상기 피시험 메모리로부터 독출한 시험패턴과 상기 패턴 발생기로부터 출력된 기대치 패턴을 비교해서 상기 피시험 메모리의 불량정보를 검출하는 논리 비교기;
    상기 패턴 발생기로부터 주어진 피시험 메모리와 동일 어드레스가 억세스되어 상기 논리 비교기에서 검출된 불량정보를 기억하는 2개의 불량해석 메모리;
    어느 한쪽의 불량해석 메모리로부터의 불량정보를 읽어들여 불량해석을 하기위한 불량해석용 CPU;
    상기 논리 비교기, 상기 패턴 발생기, 상기 2개의 불량해석 메모리를 총괄 제어해서 피시험 메모리의 시험을 하는 시험용 CPU; 및
    상기 시험용 CPU로부터 한쪽의 불량해석 메모리에 주어진 제어신호를 다른쪽의 불량해석 메모리로 절환함과 동시에 다른쪽의 불량해석 메모리로부터 불량해석용 CPU에 읽어 들인 불량정보를 한쪽의 불량해석 메모리로부터의 불량정보로 절환하는 절환기를 구비한 것을 특징으로 하는 반도체 메모리 장치.
KR1019990008052A 1998-11-19 1999-03-11 반도체 메모리 시험방법 및 그 장치 KR100348760B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10329100A JP2000156095A (ja) 1998-11-19 1998-11-19 半導体メモリ試験方法及びその装置
JP?10-329100 1998-11-19

Publications (2)

Publication Number Publication Date
KR20000034827A true KR20000034827A (ko) 2000-06-26
KR100348760B1 KR100348760B1 (ko) 2002-08-13

Family

ID=18217618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008052A KR100348760B1 (ko) 1998-11-19 1999-03-11 반도체 메모리 시험방법 및 그 장치

Country Status (4)

Country Link
US (1) US6288955B1 (ko)
JP (1) JP2000156095A (ko)
KR (1) KR100348760B1 (ko)
TW (1) TW425570B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6405293B1 (en) * 2000-03-21 2002-06-11 Oak Technology, Inc. Selectively accessible memory banks for operating in alternately reading or writing modes of operation
US6499118B1 (en) * 2000-05-17 2002-12-24 Teradyne, Inc. Redundancy analysis method and apparatus for ATE
US7528622B2 (en) * 2005-07-06 2009-05-05 Optimal Test Ltd. Methods for slow test time detection of an integrated circuit during parallel testing
US20070118778A1 (en) * 2005-11-10 2007-05-24 Via Telecom Co., Ltd. Method and/or apparatus to detect and handle defects in a memory
JP4952160B2 (ja) * 2006-09-15 2012-06-13 横河電機株式会社 半導体試験装置
DK2453942T3 (en) 2009-07-15 2014-11-24 Univ Denmark Tech Dtu Polymer coating, which comprises 2-methoxyethylacrylatenheder synthesized by surface-initiated Atom transfer radical polymerisation
US9329235B2 (en) * 2013-03-13 2016-05-03 Synopsys, Inc. Localizing fault flop in circuit by using modified test pattern
US9411014B2 (en) 2013-03-22 2016-08-09 Synopsys, Inc. Reordering or removal of test patterns for detecting faults in integrated circuit
US9239897B2 (en) 2013-04-03 2016-01-19 Synopsys, Inc. Hierarchical testing architecture using core circuit with pseudo-interfaces
US9417287B2 (en) 2013-04-17 2016-08-16 Synopsys, Inc. Scheme for masking output of scan chains in test circuit
US9588179B2 (en) 2013-06-12 2017-03-07 Synopsys, Inc. Scheme for masking output of scan chains in test circuit
US10067187B2 (en) 2013-07-19 2018-09-04 Synopsys, Inc. Handling of undesirable distribution of unknown values in testing of circuit using automated test equipment
CN109346119B (zh) * 2018-08-30 2021-07-23 武汉精鸿电子技术有限公司 一种半导体存储器老化测试核心板
US11011249B2 (en) * 2019-08-21 2021-05-18 Nvidia Corporation Concurrent testing of a logic device and a memory device within a system package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294100A (ja) * 1988-09-30 1990-04-04 Hitachi Ltd メモリｉｃ試験装置
JPH03209699A (ja) * 1990-01-11 1991-09-12 Ando Electric Co Ltd セルフチェック回路つきパターンメモリ回路
JPH0453100A (ja) * 1990-06-20 1992-02-20 Hitachi Ltd メモリ試験装置
JPH04186600A (ja) * 1990-11-21 1992-07-03 Hitachi Ltd Ｉｃメモリ試験装置
GB9417266D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Testing a non-volatile memory

Also Published As

Publication number Publication date
TW425570B (en) 2001-03-11
US6288955B1 (en) 2001-09-11
JP2000156095A (ja) 2000-06-06
KR100348760B1 (ko) 2002-08-13

Similar Documents

Publication Publication Date Title
JP3893238B2 (ja) 半導体記憶装置の不良解析装置
KR100348760B1 (ko) 반도체 메모리 시험방법 및 그 장치
KR20020062635A (ko) 자동 테스트 장비를 위한 고속 오류 캡춰 방법 및 장치
JP2010123159A (ja) 半導体集積回路
US7235995B2 (en) Test apparatus and testing method
JP3736701B2 (ja) 半導体メモリ装置の並列テスト回路
JPH09318707A (ja) 半導体メモリ試験方法および装置
US5889786A (en) Memory testing device
JP2001273794A (ja) フェイル前情報取得回路およびその取得方法
JP4208127B2 (ja) 半導体集積回路装置
JPWO2002037504A1 (ja) メモリの不良救済解析処理方法及びメモリ試験装置
JP3377371B2 (ja) Ｉｃ試験装置
JPH10106293A (ja) 半導体メモリ試験方法及びその装置
JPH0258800A (ja) 半導体メモリ用オンチップテスト回路及びテスト方式
JP2578076Y2 (ja) Ｉｃ試験装置の不良データ取込み装置
JPH1186593A (ja) 集積回路試験装置
JP2002050195A (ja) メモリ評価システム
JP4423407B2 (ja) 半導体試験装置
JPH09152470A (ja) 高速データ取り込み装置及びｉｃ試験装置
JPS63161600A (ja) 論理ｌｓｉ用組込みテスト回路
JP2001243791A (ja) データ記憶装置、データ測定装置、半導体解析装置および半導体装置
JPH0997194A (ja) フェイルメモリのデータ取得装置
JP2008071451A (ja) 半導体試験装置
JPH07198784A (ja) 演算論理診断装置
JPH09127210A (ja) 半導体テスト装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee