JPH0555086U - Lsiテスタ - Google Patents

Lsiテスタ

Info

Publication number
JPH0555086U
JPH0555086U JP10638691U JP10638691U JPH0555086U JP H0555086 U JPH0555086 U JP H0555086U JP 10638691 U JP10638691 U JP 10638691U JP 10638691 U JP10638691 U JP 10638691U JP H0555086 U JPH0555086 U JP H0555086U
Authority
JP
Japan
Prior art keywords
voltage
output
level shift
arbitrary waveform
dut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10638691U
Other languages
English (en)
Inventor
公男 荻野
Original Assignee
横河電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 横河電機株式会社 filed Critical 横河電機株式会社
Priority to JP10638691U priority Critical patent/JPH0555086U/ja
Publication of JPH0555086U publication Critical patent/JPH0555086U/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 ソケットボードに設けられた信号変換回路の
バラツキを信号変換回路毎に校正する。 【構成】DUTを検査するLSIテスタにおいて、入力
側に設けられたレベルシフト回路が、任意波形発生器の
印加する基準電圧に基づいて出力する電圧を測定する電
圧測定器と、基準電圧に基づいてレベルシフト回路が出
力する電圧を電圧測定器に切り換えると共に、検査信号
をDUTに切り換える第一のスイッチ手段と、出力側に
設けられた分圧回路に、任意波形発生器が印加する基準
電圧とDUTが出力する応答信号とを切り換えて出力す
る第二のスイッチ手段とを設け、入出力側に設けられた
分圧回路とレベルシフト回路のゲイン及びオフセットを
校正する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、被検査対象物(以下DUTという)とソケットボードを介して検査 信号を授受するLSIテスタに関し、更に詳しくは、ソケットボードに設けられ た信号変換回路が検査信号に与える影響を信号変換回路毎に校正し、正確にDU Tの測定を行うことができるLSIテスタに関する。
【0002】
【従来の技術】
LSIテスタは、検査のための各種の信号をDUTに加え、その結果DUTか ら出力される応答信号をテスタの各測定モジュールに導入してDUTの品質を検 査する装置である。 このため、LSIテスタは、DUTの各ピンと各種の信号を授受できるように 各モジュールから引き出された信号ケーブルをソケットボードを介してDUTと 接続している。 ソケットボードは、測定するDUTに応じて交換されるようになっていて、D UTとテスタ間で授受される検査信号が測定に適正な波形で得られるようにDU Tの入出力側に信号変換回路が設けられている。
【0003】
【考案が解決しようとする課題】
このような従来のLSIテスタは、信号変換回路を構成する電子部品のバラツ キが信号変換回路の特性を左右するために、DUTから出力された応答信号を信 号変換回路のバラツキを考慮して判断しなければならず、測定マージンが厳しい ものになっていた。このため、DUTの良否判定や等級分けが困難になる場合が あり、信号変換回路毎に校正を行う必要があった。
【0004】 本考案は、このような点に鑑みてなされたもので、テスタからソケットボード の信号変換回路に基準電圧を印加し、この基準電圧に基づいて信号変換回路が出 力した電圧によって、信号変換回路の校正データを求めるようにしたもので、信 号変換回路の校正によって、DUTを正確に測定することができるLSIテスタ を提供することを目的としている。
【0005】
【課題を解決するための手段】
このような目的を達成するために本考案は、 被測定対象物の入力側に設けられた分圧回路とレベルシフト回路を介して任意 波形発生器によって検査信号を与え、この検査信号に基づいて被測定対象物が出 力した応答信号を出力側に設けられた分圧回路とレベルシフト回路を介して入力 し、前記被測定対象物の良否を判断するLSIテスタにおいて、 前記入力側に設けられたレベルシフト回路が、前記任意波形発生器の印加する 基準電圧に基づいて出力する電圧を測定する電圧測定器と、 前記基準電圧に基づいて前記レベルシフト回路が出力する電圧を前記電圧測定 器に切り換えると共に、前記検査信号を前記被測定対象物に切り換える第一のス イッチ手段と、 前記出力側に設けられた分圧回路に、前記任意波形発生器が印加する基準電圧 と前記被測定対象物が出力する応答信号とを切り換えて出力する第二のスイッチ 手段と、 を設け、前記任意波形発生器が印加する基準電圧に基づいて、入出力側に設け られた分圧回路とレベルシフト回路のゲイン及びオフセットを校正するようにし たことを特徴としている。
【0006】
【作用】
本考案の各構成要素は、次のような作用をする。 電圧測定装置は、任意波形発生器が印加する基準電圧に基づいてレベルシフト 回路が出力する電圧を測定する。 第一のスイッチ手段は、レベルシフト回路が出力する信号をDUTと電圧測定 装置とに切り換えて出力する。 第二のスイッチ手段は、DUTの出力する応答信号と任意波形発生器が印加す る基準電圧とを切り換えて分圧回路に出力する。
【0007】
【実施例】
以下、図面を用いて本考案の一実施例を詳細に説明する。図1は、本考案のL SIテスタの一実施例を示した構成ブロック図である。図中、10はテスタで、 ソケットボード20を介して検査信号をソケットボード20に搭載されたDUT 30と授受する。 21はDUT30の各ピンに対応して設けられた検査信号変換回路で、テスタ 10の任意波形発生器11から入力した検査信号S1をDUT30に合った検査 信号S1*に変換し、リレーRL1のa接点を介してDUT30に出力する。
【0008】 21Aは検査信号S1の振幅を任意に変調する分圧回路、21Bは分圧回路2 1Aから入力される検査信号S1に直流成分を加減し、オフセットを補正するレ ベルシフト回路である。 検査信号変換回路21は、測定が行われる前に、構成される電子部品の特性の バラツキの影響を除くため、任意波形発生器11から基準電圧V1i(i=1〜n )が印加されて校正がなされる。 校正は、リレーRL1がb接点に接続された後、異なった値の基準電圧V1iが 検査信号変換回路21にn回印加されて行われる。
【0009】 直流電圧測定器12は、検査信号変換回路21が基準電圧V1iに基づいて出力 した電圧X1iを測定し、その電圧データをCPU(図省略)に伝達する。 CPUは、直流電圧測定器12が測定した電圧X1iデータと任意波形発生器1 1が検査信号変換回路21に印加した基準電圧V1iとに基づいて校正データを求 め、任意波形発生器11とレベルシフト回路21Bに校正データを設定する。
【0010】 22はDUT30の出力側にリレーRL2を介して設けられた応答信号変換回 路で、DUT30から入力した応答信号S2*を任意波形解析器13で測定できる 信号S2に変換してテスタ10に出力する。 応答信号変換回路22は、分圧回路22Aとレベルシフト回路22Bから構成 されていて、検査信号変換回路21と同様に、任意波形発生器11から印加され る基準電圧V2iによって校正される。
【0011】 校正は、リレーRL2がb接点に接続され、任意波形発生器11から異なった 値の基準電圧V2iが応答信号変換回路22にn数回印加されて行われる。 任意波形解析器13は、応答信号変換回路22が基準電圧V2iに基づいて出力 した電圧X2iを測定し、その電圧データをCPU(図省略)に伝達する。 CPUは、任意波形解析器13が測定した電圧データX2iと任意波形発生器1 1が応答信号変換回路22に印加した基準電圧V2iとに基づいて校正データを求 め、任意波形解析器13とレベルシフト回路22Bに校正データを設定する。 14は直流電圧発生器で、CPUの校正データに基づいた電圧V1S,2Sをレベ ルシフト回路21B、22Bに印加し、オフセット補正を行う。
【0012】 図2は、本考案のLSIテスタの校正動作を説明するためのフロチャートであ る。 尚、校正は、検査信号変換回路21を代表して行い、応答信号変換回路22は 検査信号変換回路21と、ほぼ同じ校正動作であるために省略する。
【0013】 リレーRL1を接点b側に接続する(ステップ(1))。 任意波形発生器11により基準電圧V1i(i=1〜n)を検査信号変換回路2 1に印加する(ステップ(2))。ここで、nは検査信号変換回路21に印加する 基準電圧V1iの印加回数を示したもので、一般的には、異なった電圧値の電圧が n数回指定される。 直流電圧測定器12は、リレーRL1の接点bを介して入力した検査信号変換 回路21の出力する電圧X1iを測定し、その測定結果をCPUに出力する(ステ ップ(3))。
【0014】 CPUは、直流電圧測定器12の測定結果を記憶すると共に、測定が必要回数 行われたかどうかを判断する。即ち、異なった値の基準電圧がn回数与えられた かどうかの判断を行う。 測定回数が初期に設定したn回数に満たない場合は、再びステップ(2)に戻り 、測定回数が指定された回数nになるまでプロセスを繰り返えす(ステップ(4 ))。
【0015】 測定回数が指定された回数nになると、CPUは、直流電圧測定器12が得た 測定結果X1iと任意波形発生器11が印加した基準電圧V1iとに基づき、V1i■ →X1i*k+Cの演算を行い、k及びCの値を得る(ステップ(5))。 続いて、CPUは、ここで得たkの値に基づき、任意波形発生器11にゲイン を校正する校正データを出力する。この場合は1/kの校正データが出力される (ステップ(6))。 さらに、CPUは、Cの値に基づいて、レベルシフト回路21Aにオフセット を補正する校正データを出力する。この場合は−Cの校正データが出力される( ステップ(7))。 このようにして、検査信号変換回路21の校正が終了すると、リレーRL1は 、a接点に切り換えられ、テスタは測定動作に入る(ステップ(8))。尚、応答 信号変換回路22についても測定動作の開始前までには、同様な校正が行われる 。 テスタは、DUT30を測定するための検査信号S1*を検査信号変換回路21 を介してDUT30に出力し(ステップ(9))、DUT30が検査信号S1*に基 づいて出力する応答信号S2*を測定する(ステップ(10))。
【考案の効果】
以上詳細に説明したように、本考案のLSIテスタは、ソケットボードに設け られた信号変換回路に、任意波形発生器によって既知の基準電圧を印加し、信号 変換回路の校正をするようにしたもので、DUTの測定を正確に行えるため、D UTの良否判定や等級分けの測定マージンを大きくとることができる。
【図面の簡単な説明】
【図1】本考案のLSIテスタの一実施例を示した構成
ブロック図である。
【図2】本考案のLSIテスタの校正動作を説明するた
めのフロチャートである。
【符号の説明】
12 直流電圧測定器 21 検査信号変換回路 22 応答信号変換回路 RL1,2 リレー

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 被測定対象物の入力側に設けられた分圧
    回路とレベルシフト回路を介して任意波形発生器によっ
    て検査信号を与え、この検査信号に基づいて被測定対象
    物が出力した応答信号を出力側に設けられた分圧回路と
    レベルシフト回路を介して入力し、前記被測定対象物の
    良否を判断するLSIテスタにおいて、 前記入力側に設けられたレベルシフト回路が、前記任意
    波形発生器の印加する基準電圧に基づいて出力する電圧
    を測定する電圧測定器と、 前記基準電圧に基づいて前記レベルシフト回路が出力す
    る電圧を前記電圧測定器に切り換えると共に、前記検査
    信号を前記被測定対象物に切り換える第一のスイッチ手
    段と、 前記出力側に設けられた分圧回路に、前記任意波形発生
    器が印加する基準電圧と前記被測定対象物が出力する応
    答信号とを切り換えて出力する第二のスイッチ手段と、 を設け、前記任意波形発生器が印加する基準電圧に基づ
    いて、入出力側に設けられた分圧回路とレベルシフト回
    路のゲイン及びオフセットを校正するようにしたことを
    特徴としたLSIテスタ。
JP10638691U 1991-12-24 1991-12-24 Lsiテスタ Withdrawn JPH0555086U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10638691U JPH0555086U (ja) 1991-12-24 1991-12-24 Lsiテスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10638691U JPH0555086U (ja) 1991-12-24 1991-12-24 Lsiテスタ

Publications (1)

Publication Number Publication Date
JPH0555086U true JPH0555086U (ja) 1993-07-23

Family

ID=14432268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10638691U Withdrawn JPH0555086U (ja) 1991-12-24 1991-12-24 Lsiテスタ

Country Status (1)

Country Link
JP (1) JPH0555086U (ja)

Similar Documents

Publication Publication Date Title
JPH04102080A (ja) 半導体評価回路
JPH0645941A (ja) 検査装置
JPH0555086U (ja) Lsiテスタ
KR960019094A (ko) 다기능 측정기
JP3052754B2 (ja) 半導体試験装置
JP3494942B2 (ja) 集積半導体回路
JPS5817377A (ja) フラットケ−ブルの導通検査装置
JPH04109174A (ja) インピーダンス測定装置
WO2023210250A1 (ja) 接触抵抗測定装置およびインピーダンス測定装置
JP3592647B2 (ja) 半導体検査装置、半導体集積回路、及び半導体検査方法
KR100355716B1 (ko) 인서키트테스터에서의 저저항 측정방법
JP2517456Y2 (ja) アナログicテスタの校正用治具
JPH10227837A (ja) 半導体テスト装置の試験電圧校正装置及び方法
JP3469369B2 (ja) 電気計測器
JP2001059853A (ja) ネットワーク・アナライザの測定誤差補正装置及び方法
JP2001153902A (ja) 抵抗測定方法
JP2002296556A (ja) Lcdアレイテスタの校正方法
JPH04260346A (ja) 半導体素子の検査方法
CN116068450A (zh) 测试方法以及测试系统
JPH10112651A (ja) ディジタルテスタを用いたd/a変換器の検査方法
JPH01100474A (ja) 回路基板検査装置
JPH10104323A (ja) Ic試験装置及び該装置におけるパターン測定方法
JP2000147072A (ja) デジタル・アナログ混在icの検査装置およびデジタル・アナログ混在icの検査方法
JPH0465684A (ja) 半導体集積回路試験装置
JPS5931011B2 (ja) 半導体集積線形回路の入力オフセツト電圧測定方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19960404