JPH0766031B2

JPH0766031B2 - 検査装置

Info

Publication number: JPH0766031B2
Application number: JP58126045A
Authority: JP
Inventors: 文仁井上; 祐一大山; 欽一中原; 和彦木村
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-07-13
Filing date: 1983-07-13
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: JPS6018780A

Description

【発明の詳細な説明】本発明は各種半導体装置、例えばモノリシック、ハイブ
リッド半導体集積回路、モジュール回路の良否の検査、
各種特性を測定する際に用いられる検査装置に関する。

昨今の半導体集積回路に関する技術的動向の一つに、集
積回路の機能数の増加がある。例えば１個の半導体集積
回路（以下において単にICという。）について、ラジオ
受信機、テレビジョン受像機，音声記録再生用に使用可
能に構成されているものがある。またディジタル機能と
しては、いわゆるマイクロコンピュータ機能の増加した
ものがある。更に１個のICについて、アナログ機能を有
する各回路とディジタル機能を有する各回路とが構成さ
れているものもある。このように多機能、或いは複合機
能を有するICにおいては、ACパラメータ測定,DCパラメ
ータ測定を行なう際に、必然的に測定項目（検査項目）
が増加する。

上述の如きパラメータ測定装置は、DCパラメータ測定部
が基本構成部となっているのが普通である。第１図は本
発明に先立って本発明者等によって検討された検査装置
のブロックダイヤグラムを示している。

マトリクス回路１のＹ軸には、IC2の外部接続端子（接
続ピン）Ｐがそれぞれ接続されている。なおIC2が28本
の接続ピンを有するものであれば、28本の接続ピンＰが
すべて接続されるが、第１図では説明の便宜上そのうち
の数本について図示する。そしてマトリクス回路１のＸ
軸には、IC2に対する測定用電源e₁〜e₆が接続されてい
る。e₁〜e₆は電圧レベル，電流レベル等が異っているも
のとする。またＹ軸の出力端には、A/D変換器3,計測判
定回路４が接続されている。更にマトリクス回路１の各
Ｙ軸と各Ｘ軸とのそれぞれの交点は、リードリレー（図
示せず）によって選択的に接続可能になされている。従
って例えばY₁とX₁との交点がリードリレーによって接続
されたとすれば、信号e₁がIC2に供給される。そして増
幅回路2a,2bの出力信号が、Y₂,X₇の交点,Y₃,X₇の交点を
経由しA/D変換器３を介して計測判定回路４に供給され
る。この結果、計測判定回路４によって増幅回路2a,2b
の良否の検査が行なわれる。

ところで上述の検査は、信号源e₁に対する増幅回路2a,2
bの検査にすぎず、実際には必要に応じて信号源e₂〜e₆
の信号についても同様の検査を行なわなければならな
い。このためアナログ機能やディジタル機能を有するIC
を検査する場合、検査用の信号源が多数必要である。そ
して信号源に対応して、多数のリードリレーを設ける必
要もある。

DCパラメータ測定は半導体素子テストとほぼ同様であっ
て、測定時間が短かい。しかしACパラメータ測定は、実
装回路とほぼ同様であって、外付けのL,C,R等により決
定される個有の時定数を有するため、一般にDCパラメー
タ測定に比較して非常に時間がかかる。それゆえ、ACパ
ラメータ測定をDCパラメータ測定への置換が行なわれ、
DCパラメータ測定項目は集積度向上にともない増加し、
経済性より測定速度の向上が検査装置の主要課題となっ
た。

このため本願発明者等によってICの技術的動向と、これ
に対する検査装置の検討がなされた。そして従来の検査
装置には、（１）、接続ピン１本当りの測定時間が長く、２〜3mse
cを要する。

（２）、接続ピンの増加に対応して、マトリクス回路に
おけるリードリレーの数を増加させねばならず、回路構
成が複雑になる。

（３）、リードリレーについては、信頼度が低い上に、
高価であるため、装置全体がコスト高になる。

（４）、測定結果をＡ−Ｄ変換器を介して連続的に計測
判定回路に供給しているため、全体の測定に時間がかか
る。

等の欠陥が判明した。

依って本発明の目的とするところは、半導体集積回路の
如きD.U.Tの各種測定，測定結果にもとづく良否の判
定、或いは検査を正確かつ高速度に行ない得る上に、低
コストで生産し得る半導体装置の如きD.U.Tの検査装置
を提供することにある。

以下、本発明を適用した検査装置の一実施例を、第２図
〜第３図について説明する。なお第２図は検査装置の全
体の回路構成を示すブロックダイアグラム、第３図は検
査装置の一部を構成し、測定信号の発生と被測定ICへの
供給，測定結果の記録及び良否の判定を説明するため信
号受授回路の回路図である。

先ず、第２図を参照して全体の回路構成を述べる。

10は制御回路であって、これには特にデジタル電子計算
機が用いられている。11はパターン信号発生器、12は精
密測定用電源とDCパラメータ測定部、13はモニター回路
である。14は時間測定回路、15はオーディオ信号発生
器、16は高周波（例えばVHF）信号発生器、17は映像信
号発生器である。なお時間測定回路14から映像信号発生
器17までは、オプションとして設けられるものであっ
て、測定項目によっては除去してもよく、更に他の装置
を用いてもよい。第２図の構成においては、パターン信
号発生器11,時間測定回路14乃至映像信号発生器17の使
用によって、夫々所定のACパラメータ測定を行うことが
できる。

本願発明の特徴に従って、デバイスアンダーテスト（以
下D.U.Tという）21としての被測定ICの複数の接続ピンT
l,Tm,Tnに対応して複数の信号受授回路20a,20b,20cが配
置されている。被測定装置としてのD.U.Tとは、当業者
間に周知なように、検査測定によって測定されるべきデ
バイス（回路素子もしくは電子回路）を意味する。

ところで複数の信号受授回路20a,20b,20cは、コントロ
ールバス51を介して制御回路10から供給される制御信号
にもとづき以下に述べるような動作を行なう。なお、制
御回路10と信号受授回路20との間はデータバス50によっ
て結合されている。

次に第３図について各信号受授回路20a,20b,20cの具体
的な回路構成，回路動作を述べる。

さらに、本願発明は下記の特徴を有する、（１） D.U.T21の接続ピンTl（Tm,Tn）の測定条件を設
定するための第１の信号発生器31と第２の信号発生器32
とが各信号受授回路20a（20b,20c）内に配置され、各信
号発生器31,32内においては測定条件の設定のための情
報はデジタル情報の形で記憶され、このデジタル情報は
Ｄ−Ａ変換され、さらにこのＤ−Ａ変換出力が測定条件
を定める。

（２）第１の信号発生器31のＤ−Ａ変換出力と第２の
信号発生器32のＤ−Ａ変換出力のひとつを接続ピンTeの
測定条件として選択する手段31d,32dが配置されてい
る。

（３） D.U.T21の接続ピンTl（Tm,Tn）の測定結果の良
否を判定するための第１の判定回路41と第２の判定回路
42とが各信号受授回路20a（20b,20c）内に配置され、各
判定回路41,42内においては良否を判定するための基準
値情報はデジタル情報の形で記憶され、このデジタル情
報はＤ−Ａ変換され、さらにこのＤ−Ａ変換出力と接続
ピンTl（Tm,Tn）の測定結果が比較される。

（４）制御回路10が各信号受授回路20a,20b,20cの動
作を制御する。

上記特徴を有する本発明に従った検査装置は、下記の如
き多機能の応用形態で使用されることが可能である。

（５）第１と第２の信号発生器31,32のＤ−Ａ変換出
力の一方が接続ピンTl（Tm,Tn）の測定条件のひとつで
あるデジタル信号のハイレベルを定め、他方のＤ−Ａ変
換出力が接続ピンTl（Tm,Tn）の他の測定条件であるデ
ジタル信号のローレベルを定める。上記ハイレベルとロ
ーレベルの切換は、アナログスイッチ31d,32dにより高
速度で実行される。

（６）もしくは、第１と第２の信号発生器31,32の少
なくともひとつのＤ−Ａ変換出力が接続ピンTl（Tm,T
n）の測定条件であるアナログ直流信号の直流レベルを
定める。

（７）第１の測定回路41は接続ピンTl（Tm,Tn）の測
定結果のひとつであるデジタル信号のローレベルが所定
の低基準値以下であるか否かを判定し、第２の判定回路
42は接続ピンTl（Tm,Tn）の測定結果の他のひとつであ
るデジタル信号のハイレベルが所定の高基準値以上であ
るか否かを判定する。

（８）第１の判定回路41は接続ピンTl（Tm,Tn）の測
定結果であるアナログ直流信号が所定の下限値以上であ
るか否かを判定し、第２の判定回路42は接続ピンTl（T
m,Tn）の測定結果である該アナログ直流信号が所定の上
限値以下であるか否かを判定する。

（９）制御回路10は信号受授回路20a,20b,20cが上記
（５）のデジタル測定条件設定、上記（６）のアナログ
測定条件設定、上記（７）のデジタル測定結果の判定あ
るいは上記（８）のアナログ測定結果の判定の少なくと
もひとつを選択的に実行することを指令する。

さらに、可能な変形例としては、補助制御回路（図示せ
ず）が各信号受授回路20a（20b,20c）内に配置されてい
る。この補助制御回路は制御回路10によって制御され、
その結果上記した（５）デジタル測定条件の設定、
（６）アナログ測定条件の設定、（７）デジタル測定結
果の判定および（８）アナログ測定結果の判定のひとつ
を上記信号受授回路20a（20b,20c）に実行せしめる。

以下、本発明の実施例をより詳細に説明する。

第１の信号発生器31は、デジタル・メモリー回路31a、
デジタル−アナログ変換器（以下においてＤ−Ａ変換器
という。）31b、出力信号（測定信号）の電圧レンジを
例えば2V〜30V程度までの間で段階的にかつ任意に切換
えられることを示す電圧レンジ切換用抵抗器VR₁、負帰
還抵抗R_f1を含む電圧増幅器31c、アナログスイッチ31d
によって構成されている。なおメモリー回路31aには、
測定に必要な電圧レンジに対応したデジタル情報が記録
されている。そして制御回路10から、コントロールバス
51を介して供給される制御信号によって読み出しが行な
われ、この読み出しにもとづく電圧がＤ−Ａ変換器31b
で発生し、レンジをVR₁で定められて実際の出力電圧が
決定される。

第２の信号発生器32は、上記第１の信号発生器31と同様
の回路構成になされている。そしてパターン信号発生器
11から、ラインl₀に任意の波形のパターン信号が供給さ
れると、このパターン信号がハイレベルの時、アナログ
スイッチ31dがオン状態に切換えられる。また上記パタ
ーン信号がローレベルの時、アナログスイッチ32dがオ
ン状態に切換えられる。かくして、第１の信号発生器31
によって、ラインl₁に出力される信号のハイレベルが決
定され、一方の第２の信号発生器32によってラインl₁に
出力される信号のローレベルが決定される。

増幅器33,34は、バッファアンプを構成するものである
が、増幅器34はスイッチSW₁がオン状態の時、電流帰還
アンプとして作用する。抵抗器VR₃は測定電流のレンジ
を設定するためのものである。クランパー38は、バッフ
ァーアンプとD.U.Tである被測定IC21の保護用であっ
て、ダイオードD₁,D₂,D₃,D₄によって構成されている。
スイッチSW₃,SW₄は、D.U.Tとしての被測定IC21の測定項
目によって選択的に切換えられるものである。なおT₂,T
₁はそれぞれ信号受授回路20a（20b,20c）のフィード端
子とセンス端子であり、被測定IC21の被測定IC21の接続
ピンTlにフィード端子T₂及びセンス端子T₁を接続する。
アナログスイッチ35は、電流測定を行なう際にオン状態
に切換えられ、アナログスイッチ36は電圧測定を行なう
際にオン状態に切換えられる。増幅回路37は電圧スケー
ル調整器として動作する。

下限制定回路41と上限設定回路42とは、本発明でいう判
定回路を構成するものであってD.U.Tとしての被測定IC2
1の良否の判定と、検査結果の記録とを行なうものであ
る。上限設定回路41は、電圧比較器41a,インバータ41b,
アンド回路41c,デジタル・メモリー回路41d,更に下限基
準電圧値が記録されているデジタル・メモリー回路41e,
メモリー回路41eの出力信号をＤ−Ａ変換するＤ−Ａ変
換器41fによって構成されている。

上限設定回路42は、上記下限設定回路41と同様の回路構
成になされている。しかしデジタル・メモリー回路42e
に記憶されているデジタル情報に対応した電圧レベルは
上限基準電圧であって、上記デジタル・メモリー回路41
eに記録されているデジタル情報に対応した電圧レベル
よりも高レベルになされている。そしてラインl₂には、
パターン信号発生器11からのパターン信号が供給され、
このパターン信号はアンド回路41c,42eの入力端子ｂに
それぞれ供給される。

直接測定回路43は、Ａ−Ｄ変換器43aとその出力電圧を
記録するデジタル・メモリー回路43bとによって構成さ
れている。なおラインl₃は、モニター回路13に測定結果
を伝達するためのものである。ラインl₄は、任意の測定
信号を被測定IC21に供給するためのものである。ライン
l₅は、アナログスイッチ35,36を測定項目に応じてオン
又はオフ状態に選択的に切換えるためのものである。

次に所定の測定電圧が印加された時の被測定IC21の電流
特性を測定し、測定結果にもとづき良否を検査する場合
の回路動作を述べる。

この場合、スイッチSW₁がオフ状態、スイッチSW₂がオン
状態に切換えられる。またアナログスイッチ35がオン状
態、アナログスイッチ36はオフ状態に切換えられる。更
にスイッチSW₃,SW₄がオン状態、スイッチSW₅が接点ｂ側
に、スイッチSW₆がオフ状態に切換えられる。従って被
測定IC21の接続ピンTeから得られる被測定信号が、モニ
ター回路13へ供給されることはない。

上述の状態で、スイッチ31dを介してラインl₀に信号が
供給されると、第１の信号発生器31の測定電圧信号がラ
インl₁に出力される。

抵抗器VR₃,スイッチSW₄,フィード端子T₂,センス端子T₁,
スイッチSW₃,SW₂を介して増幅器33の出力端子から増幅
器33の反転入力端子（−）へ100パーセント電圧負帰還
ループが形成されているため、フィード端子T₂の電圧ラ
インl₀における測定電圧と等しくなる。かくして、接続
ピンTeにおける測定電圧が設定される。

上述の如く被測定IC21の接続ピンTeに測定電圧信号が供
給されると、抵抗器VR₃の両端間に電流量に対応した電
圧降下が生じる。この電流量は、被測定IC21の特性の良
否によって変化し、その変化に対応した抵抗器VR₃の電
圧降下分は、増幅器34に対し差動入力となる。故に上記
電圧降下分に対応してレベル変化する出力電圧信号I
_Mが、増幅器34から発生される。すなわち、上記増幅器3
4,抵抗器VR₃は、電流−電圧変換器として動作するもの
である。

上述の動作が行なわれると同時に、増幅器34の出力電圧
信号I_Mはアナログスイッチ35を介してラインl_Sに供給さ
れる。そして出力電圧信号I_Mは、電圧比較器41a,42a,A
−Ｄ変換器43aにそれぞれ供給される。

電圧比較器41aの入力端子ｂには、既に述べた如くメモ
リー回路41eに記録されているデジタル情報に対応した
基準電圧が供給されている。また電圧比較器42aについ
ても、入力端子ｂにはメモリー回路42eに記録されてい
たデジタル情報に対応した基準電圧が供給されている。
そして各基準電圧の電圧レベルが異っていることも既に
述べた。

従って電圧比較器41a,42aにおいて、上記各基準電圧と
出力信号I_Mとの電圧比較が行なわれる。ここで下限設定
回路41の回路動作から述べると、基準電圧よりも出力信
号I_Mの電圧レベルが高レベルの場合、電圧比較器41aか
らローレベルの出力信号が得られる。この出力信号はイ
ンバータ41bによってハイレベルに位相反転され、次段
のアンド回路41cの入力端子ａに供給される。

ところで、アンド回路41cの入力端子ｂには、パターン
信号が供給されている。従って入力端子ｂが、上記パタ
ーン信号によってハイレベルになった時、アンド回路41
cからハイレベルの出力信号が得られ、このハイレベル
の出力信号がメモリー回路41dによって記録される。す
なわち、メモリー回路41dには、被測定IC21の電流特性
について、少なくとも出力電圧信号I_Mに変換された接続
ピンTeのアナログ直流電流がその許容範囲の下限レベル
よりは低下していないことが記録される。

次に上限設定回路42について述べると、出力信号I_M又は
V_Sに対しメモリー回路42に記憶されたデジタル情報に対
応したところの基準電圧の電圧レベルが高レベルであれ
ば、電圧比較器42aからローレベルの出力信号が得られ
る。この出力信号はインバータ42bによってハイレベル
に反転され、次段のアンド回路42cの入力端子ａに供給
される。そして入力端子ｂに供給されるパターン信号が
ハイレベルの時、アンド回路42cからハイレベルの出力
信号が得られ、メモリー回路42dに記録される。

以上の如く、増幅器34の出力信号I_M又はV_Sの電圧レベル
が、良否判定の許容範囲内であれば、これが下限及び上
限レベルについてそれぞれ記録されることになる。そし
て出力信号I_M又はV_Sの電圧レベルが、下限レベルよりも
低下したものであれば、メモリー回路41dにハイレベル
の電圧レベルが記録されない。また上限レベルについて
もまったく同様の動作が行なわれ、出力信号I_M又はV_Sの
電圧レベルが上限レベルよりも更に高レベルであれば、
メモリー回路42dにハイレベル電圧レベルが記録されな
い。

ところで、出力信号V_Sについて下限及び上限レベルにつ
き良否の検査が行なわれている間、直接測定回路43にお
いて以下の如き動作が行なうことができる。すなわち、
出力信号V_Sはパターン信号の周期に対応したパルス状の
アナログ信号であるから、この出力信号I_M又はV_SはＡ−
Ｄ変換器43aによってディジタル化される。このディジ
タル信号のパルス数は、出力信号I_M又はV_Sの電圧レベル
に対応して変化する。そして上記ディジタル信号は、メ
モリー回路43bに記録される。従ってメモリー回路43bに
記録されたディジタル信号を読み出せば、被測定IC21の
良否の判定データとは異ったデータが得られる。メモリ
ー回路41d,42d,43bに記録された信号、換言すれば被測
定IC21の良否を検査するためのデータは、データバス50
を介して制御回路10、（すなわち電子計算機）において
読み取られ、かつ表示される。

次に所定の測定電流における電圧測定を行なう際の回路
動作を述べる。

この場合、スイッチSW₁はオン状態、スイッチSW₂はオフ
状態に切換えられる。更にスイッチSW₃,SW₄がオン状態
に切換えられ、スイッチSW₅は端子ａに、スイッチSW₆は
オフ状態に切換えられる。またアナログスイッチ35はオ
フ状態、アナログスイッチ36はオン状態に切換えられ
る。

ラインl₁には、第１信号発生器31よりの所定電圧が電流
測定について述べた場合と同様の経緯で現われる。

そして、増幅器33の出力信号は、抵抗VR₃,スイッチSW₄,
フィード端子T₂を介して被測定IC21の希望する接続ピン
Tlに供給される。抵抗VR₃とフィード端子T₂に流れる増
幅器33の出力電流は下記の方法により決定されることが
できる。

すなわち、抵抗VR₃の電圧降下と増幅器34の電圧利得と
の積はラインl₁の電圧と等しくなる。かくして、接続ピ
ンTeに流れる測定電流が決定される。

端子T₁に現われた被測定電圧信号は、スイッチSW₅を介
して増幅回路37に供給される。なお増幅回路37は、所定
の比率で増幅又は減衰の何れを行なうものであってよ
い。増幅回路37の出力信号V_Mは、オン状態に切換えられ
たアナログスイッチ36を介して、ラインl_Sに現われる。
そして出力信号V_Mは、電圧比較器41a,42aの各入力端子
a,A−Ｄ変換器43aに供給される。

以下、下限設定回路41,上限設定回路42,直流測定回路43
が、電流測定について述べた場合と同様に動作する。従
って各メモリー回路41d,42d,43bには、被測定IC21の接
続ピンTlの電圧の良否を検査するためのデータが、読み
取り可能にメモリーされる。

次に測定信号をモニターする場合の回路動作を述べる。
この場合、スイッチSW₃,SW₄がオン状態に切換えられ、
スイッチSW₅が接点ｂ、スイッチSW₆がオフ状態に切換え
られる。

被測定IC21には、電流測定及び電圧測定について述べた
如く制御信号が供給される。被測定IC21から得られる被
測定信号は、センス端子T₁からスイッチSW₅の接点b,ラ
インl₃,スイッチSW₇,アナログバス51を介してモニター
回路13に供給される。

なお本実施例において、増幅回路33から得られる測定信
号を被測定IC21に供給するようにしたが、これに換えて
外部の測定部と接続することも可能である。これは例え
ば精密測定用電源およびDCパラメータ測定部12（以下精
密測定部と称す）との接続の例で示されることができ
る。この場合、スイッチSW₃,SW₄がオフ状態に切換えら
れ、スイッチSW₅が接点ｂ、スイッチSW₆がオン状態に切
換えられる。精密測定部12はスイッチSW₈,ラインl₄,ス
イッチSW₆,フィード端子T₂を介して、被測定IC21の所望
の接続ピンTlに供給される。そして、電圧又は電流は、
図１と同様にして計測することも可能としている。

次にディジタル測定を行なう場合の回路動作を述べる。

この場合、ラインl₀,l₂に測定タイミングを決定する制
御パルスが供給される。そして上記（５）のデジタル測
定条件設定および上記（７）のデジタル測定結果の判定
で説明したように電流測定時、及び電圧測定時と同様の
操作を行なうことによって、ディジタルファンクション
検査を行なうことも可能になる。本実施例においては、
被測定IC21の各接続ピンのうちひとつの接続ピンTlにつ
いての各種測定方法を述べた。しかし上述の各種測定
は、被測定IC21の他の接続ピンTm,Tnについて他の信号
受授回路20b,20cを用いることにより同時に行ない得
る。従って、ひとつの接続ピンTlについて、例えば電流
測定が行なわれている間、他の接続ピンTm,Tnについて
例えば他の増幅部の入，出力関係の測定を行なう。従っ
て両者の測定値にもとづく検査が同時に行ない得られ
る。更に、電源印加直後の接続試験，全端子のバイアス
試験やリーク試験など、従来個々従続的に実施していた
ものが、同時に測定判定でき、被測定IC21の良否を極め
て短時間に判定できる。また測定項目に対応して切換え
られるスイッチSW₁〜SW₉は、リードリレーによって構成
しても良い。なぜなら、使用頻度が少なく上記回路動作
に特に悪影響を及ぼさない。

一方、第１信号発生器31のデジタル・メモリ31a中又は
第２信号発生器32のデジタル・メモリ32a中には、アナ
ログ正弦波データより量子化されたデジタル情報が記録
されることができる。かくして、Ｄ−Ａ変換器31b又32b
の出力から、シリアルにアナログ正弦波測定電圧を得る
ことができる。

同様に、Ａ−Ｄ変換器43aによってアナログ正弦波被測
定データを量子化することによって得られるデジタル情
報は直接測定回路43のデジタル・メモリ43b中に記録さ
れることができる。このデジタル・メモリ43b中のこの
デジタル情報は、位相，振幅，周波数成分に関して、制
御回路10（例えばデジタル計算機）によって解析される
ことができる。

以上の如く、本発明を適用した半導体装置の検査装置に
よれば、半導体装置の諸特性を同時に測定し得るので、
極めて短時間のうちに測定結果にもとづく良否の判定、
すなわち検査を行なうことができる。これらの効果は、
高集積化され、被測定デバイスのリードピン数が多くな
る程顕著になる。更に半導体装置の測定に必要な測定信
号と、これにもとづく検査結果とを記録しておくことが
できるので、測定項目毎に測定信号とこれに対応した測
定結果とを、情報としてその都度電子計算機に帰還させ
る必要がない。機械的構造のスイッチング素子数が少な
いので、装置全体の信頼度が向上するとともに、生産コ
ストを大巾に低減することができる。

【図面の簡単な説明】

第１図は本発明に先立って本願発明者等によって検討さ
れた半導体装置を示す回路図、第２図は本発明を適用した半導体装置の検査装置につき
全体の回路構成を示すブロックダイアグラム、第３図は第２図の検査装置において測定動作、良否の検
査動作を説明するための信号受授回路の回路図である。

フロントページの続き (72)発明者木村和彦東京都小平市上水本町1450番地株式会社日立製作所武蔵工場内 (56)参考文献特開昭53−143144（ＪＰ，Ａ) 特公平５−65830（ＪＰ，Ｂ２)

Claims

【特許請求の範囲】

【請求項１】被検査用集積回路（21）の測定を行なうべ
き各接続ピンに一対一対応してなる複数の信号授受回路
（20a,20b,20c）と、データバス（50）及びコントロー
ルバス（51）を介して上記複数の信号授受回路（20a,20
b,20c）と結合され信号授受回路（20a,20b,20c）を制御
する制御回路（10）とからなり、被検査用集積回路（2
1）のDCパラメータ測定を含む測定が可能な検査装置で
あって、各信号授受回路（20a,20b,20c）は、被検査用集積回路
（21）の測定対象となる接続ピンに接続され該接続ピン
に信号を供給するためフィード端子（T₂）及び被検査用
集積回路（21）から接続ピンへ出力される信号をセンス
するためのセンス端子（T₁）を備えてなるとともに、測
定条件を設定するための第１及び第２の信号発生器（3
1,32）と、測定結果の良否を判定するための第１及び第
２の判定回路（41,42）と、直接測定回路（43）とを備
えてなり、上記第１の信号発生回路（31）は、Ｄ−Ａ変換されるデ
ータを上記データバス（50）を介して受ける第１メモリ
ー（31a）と、上記第１メモリーの出力を受ける第1D−
Ａ変換器（31b）と、上記第1D−Ａ変換器（31b）の出力
を受ける第１増幅手段（31c）と、上記第１増幅手段（3
1c）の出力を受けかつ上記コントロールバス（51）によ
って制御される第１アナログスイッチ（31d）とからな
り、上記第２の信号発生器（32）は、Ｄ−Ａ変換されるデー
タを上記データバス（50）を介して受ける第２メモリー
（32a）と、上記第２メモリーの出力を受ける第2D−Ａ
変換器（32b）と、上記第2D−Ａ変換器（32b）の出力を
受ける第２増幅手段（32c）と、第２増幅手段（32c）の
出力を受け上記コントロールバス（51）によって制御さ
れるようにされかつその出力が上記第１アナログスイッ
チ（31d）の出力と共通接続される第２アナログスイッ
チ（32d）とからなり、上記第１アナログスイッチ（31d）と上記第２アナログ
スイッチ（32d）との上記共通接続点（l₁）に非反転入
力端子が接続された第１増幅器（33）と、上記第１増幅
器（33）の出力端子と上記フィード端子（T₂）との間に
接続される抵抗器（VR₃）と、上記抵抗器（VR₃）の端子
間電圧をその一対の入力端子間に受ける第２増幅器（3
4）と、上記第２増幅器（34）の出力と上記第１増幅器
（33）の反転入力端子との間に設けられた第１スイッチ
（SW₁）とから構成され上記第１スイッチ（SW₁）のオン
により電流−電圧変換として動作しかつ上記第１スイッ
チ（SW₁）のオフによりバッファアンプとして動作する
結合手段（33,34,VR₃,SW₁）を設けてなり、上記第１の判定回路（41）は、Ｄ−Ａ変換されるべきデ
ータを上記データバス（50）を介して受ける第３メモリ
ー（41e）と、上記第３メモリーの出力を受ける第3D−
Ａ変換器（41f）と、第３アナログスイッチ（35）を介
して上記第２増幅器（34）の出力が供給されかつ第４ア
ナログスイッチ（36）を介して上記センス端子（T₁）の
信号に基づく信号が供給される一方の比較入力端子
（ａ）と、上記第3D−Ａ変換器（41f）の出力が供給さ
れる他方の比較入力（ｂ）とをもつ第１の電圧比較器
（41a）と、データバス（50）に結合され、かつ、パタ
ーン信号発生手段（11）からのパターン信号によって制
御されるゲート手段を介して上記第１の電圧比較器（41
a）の出力が供給される第４メモリー（41d）とからな
り、上記第２の判定回路（42）は、Ｄ−Ａ変換されるべきデ
ータを上記データバス（50）を介して受ける第５メモリ
ー（42e）と、上記第５メモリーの出力を受ける第4D−
Ａ変換器（42f）と、第１の電圧比較器（41a）の上記一
方の比較入力端子（ａ）と共通接続された一方の比較入
力端子（ａ）と上記第4D−Ａ変換器（42f）の出力が供
給される他方の比較入力端子（ｂ）とをもつ第２の電圧
比較器（42a）と、データバス（50）に結合され、か
つ、パターン信号発生手段（11）からのパターン信号に
よって制御されるゲート手段を介して上記第２の電圧比
較器（42a）の出力が供給される第６メモリー（42d）と
からなり、上記直接測定回路（43）は、上記第１、第２電圧比較器
（41a,42a）の上記一方の入力端子（ａ）の信号が供給
されかつ上記データバス（50）に結合されてなる第７メ
モリー（43b）とからなることを特徴とする検査装置。
【請求項２】上記複数の信号受授回路の少なくともひと
つ（20a）中の第１と第２デジタルメモリー（31a,32a）
にはそれぞれ第１と第２のデジタル情報が記憶され、そ
の結果上記第１と第２のＤ−Ａ変換器（31b,32b）のい
ずれか一方の出力が測定する接続ピン（Tl）の測定条件
のひとつであるデジタル信号のハイレベルを定め、他方
の出力が該ひとつの接続ピン（Tl）の他の測定条件であ
るデジタル信号のローレベルを定めることを特徴とする
特許請求の範囲第１項記載の検査装置。
【請求項３】上記複数の信号受授回路の少なくともひと
つ（20a）中の第１と第２のデジタルメモリー（31a,32
a）の少なくともひとつにはデジタル情報が記憶され、
その結果上記第１と第２のＤ−Ａ変換器（31b,32b）の
少なくともひとつの出力が該ひとつの接続ピン（Tl）の
測定条件であるアナログ直流信号の直流レベルを定める
ことを特徴とする特許請求の範囲第１項記載の検査装
置。
【請求項４】上記複数の信号受授回路の少なくともひと
つ（20a）中で上記第１の判定回路（41）は該接続ピン
（Tl）の測定結果のひとつであるデジタル信号のローレ
ベルが所定の低基準以下であるか否かを判定し、第２の
判定回路（42）は該ひとつの接続ピン（Tl）の測定結果
の他のひとつであるデジタル信号のハイレベルが所定の
高基準値以上であるか否かを判定することを特徴とする
特許請求の範囲第１項記載の検査装置。
【請求項５】上記複数の信号受授回路の少なくともひと
つ（20a）中で上記第１の判定回路（41）は該接続ピン
（Tl）の測定結果であるアナログ直流信号が所定の下限
値以上であるか否かを判定し、上記第２の判定回路（4
2）は該アナログ直流信号が所定の上限値以下であるか
否かを判定することを特徴とする特許請求の範囲第１項
記載の検査装置。