JP2001160754A - Ｄ／ａコンバータ - Google Patents
Ｄ／ａコンバータInfo
- Publication number
- JP2001160754A JP2001160754A JP34347299A JP34347299A JP2001160754A JP 2001160754 A JP2001160754 A JP 2001160754A JP 34347299 A JP34347299 A JP 34347299A JP 34347299 A JP34347299 A JP 34347299A JP 2001160754 A JP2001160754 A JP 2001160754A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- converter
- test
- constant level
- signal source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 簡易な構成の組み込み検査回路によって容易
に高精度のテストを行うことができるＤ／Ａコンバータ
を提供する。 【解決手段】 Ｄ／Ａコンバータ１００でテストモード
に設定し、テスト用の電流スイッチ５０が最下位の定電
流源１０−１の電流スイッチ２０−１と連動してオン、
オフする。したがって、最下位の電流スイッチ２０−１
のオン時（すなわち奇数時）には、定電流源１０−１と
テスト用の定電流源４０が合成され、電流スイッチ５０
を介して出力される。この状態で、ある偶数データ（１
０００）と、奇数データ（０１１１）を順次入力した場
合、現実的なＤ／Ａコンバータでは誤差があるので、Ｄ
／Ａコンバータの出力信号にはその誤差分の揺れが生じ
る。そこで、この揺れのＡＣ成分を、ウインドウコンパ
レータ回路１５０を使って基準値と比較し、２つのデー
タの差が規定に入っているかどうかを判別する。
に高精度のテストを行うことができるＤ／Ａコンバータ
を提供する。 【解決手段】 Ｄ／Ａコンバータ１００でテストモード
に設定し、テスト用の電流スイッチ５０が最下位の定電
流源１０−１の電流スイッチ２０−１と連動してオン、
オフする。したがって、最下位の電流スイッチ２０−１
のオン時（すなわち奇数時）には、定電流源１０−１と
テスト用の定電流源４０が合成され、電流スイッチ５０
を介して出力される。この状態で、ある偶数データ（１
０００）と、奇数データ（０１１１）を順次入力した場
合、現実的なＤ／Ａコンバータでは誤差があるので、Ｄ
／Ａコンバータの出力信号にはその誤差分の揺れが生じ
る。そこで、この揺れのＡＣ成分を、ウインドウコンパ
レータ回路１５０を使って基準値と比較し、２つのデー
タの差が規定に入っているかどうかを判別する。
Description
【０００１】
【発明の属する技術分野】本発明は、検査回路を組み込
んだＤ／Ａコンバータに関する。
んだＤ／Ａコンバータに関する。
【０００２】
【従来の技術】従来より、Ｄ／Ａコンバータを評価する
には、図５に示すように、Ｄ／Ａコンバータ２の出力に
高精度のＤＣ電圧計４を接続し、このＤＣ電圧計４を用
いて各入力ビットに対するデータの組み合わせ出力を測
定し、各出力値が規定通り出ていることを１つ１つ試験
していた。この方法では、入力のビット幅をｎとした場
合、２のｎ乗の組み合わせ出力を測定する必要になる。
また、１つ１つの組み合わせ出力を測定する毎に、十分
な測定精度を満足するのに十分な安定時間が必要とな
り、測定時間も長くなる。なお、このような安定時間が
必要な理由は、配線の引き回しから回り込んでくる外乱
ノイズを除去するために積分したり、アベレージが必要
になるからである。
には、図５に示すように、Ｄ／Ａコンバータ２の出力に
高精度のＤＣ電圧計４を接続し、このＤＣ電圧計４を用
いて各入力ビットに対するデータの組み合わせ出力を測
定し、各出力値が規定通り出ていることを１つ１つ試験
していた。この方法では、入力のビット幅をｎとした場
合、２のｎ乗の組み合わせ出力を測定する必要になる。
また、１つ１つの組み合わせ出力を測定する毎に、十分
な測定精度を満足するのに十分な安定時間が必要とな
り、測定時間も長くなる。なお、このような安定時間が
必要な理由は、配線の引き回しから回り込んでくる外乱
ノイズを除去するために積分したり、アベレージが必要
になるからである。
【０００３】また、テストを簡素化するために、各ｂｉ
ｔの重みを測る方法があるが、この方法では、全ての組
み合わせを見るわけではないので、特定の組み合わせで
起こるロジック不良を除去できない。なお、Ｄ／Ａ専用
のテスタであれば、歪測定等で機能不良を除去できる
が、高価である。いずれにしても、この方法では、テス
トをＤ／Ａコンバータの分解能以上の精度をもった直流
電圧測定器で測る必要があるが、そういった機能をＩＣ
に内蔵させるには、現状の半導体技術では性能／コスト
両面で無理がある。
ｔの重みを測る方法があるが、この方法では、全ての組
み合わせを見るわけではないので、特定の組み合わせで
起こるロジック不良を除去できない。なお、Ｄ／Ａ専用
のテスタであれば、歪測定等で機能不良を除去できる
が、高価である。いずれにしても、この方法では、テス
トをＤ／Ａコンバータの分解能以上の精度をもった直流
電圧測定器で測る必要があるが、そういった機能をＩＣ
に内蔵させるには、現状の半導体技術では性能／コスト
両面で無理がある。
【０００４】
【発明が解決しようとする課題】上述のように従来のＤ
／Ａコンバータでは、内蔵の組み込み回路によって容易
に高精度のテストを行うことが困難である。
／Ａコンバータでは、内蔵の組み込み回路によって容易
に高精度のテストを行うことが困難である。
【０００５】そこで本発明の目的は、簡易な構成の組み
込み検査回路によって容易に高精度のテストを行うこと
ができるＤ／Ａコンバータを提供することにある。
込み検査回路によって容易に高精度のテストを行うこと
ができるＤ／Ａコンバータを提供することにある。
【０００６】
【課題を解決するための手段】本発明は前記目的を達成
するため、デジタルデータを入力し、前記デジタルデー
タに応じたアナログ信号を出力するＤ／Ａコンバータに
おいて、前記デジタルデータの各ビットに対応して配置
される複数の定レベルアナログ信号源と、入力されたデ
ジタルデータの各ビットの値に応じて前記複数の定レベ
ルアナログ信号源を選択的に開閉する複数のスイッチ
と、前記スイッチの開閉動作によって前記定レベルアナ
ログ信号源から選択的に供給されるアナログ信号を合成
して出力する合成部と、前記複数の定レベルアナログ信
号源のうちの特定ビットの定レベルアナログ信号源に対
応するレベルを有するテスト用定レベルアナログ信号源
と、テストモード時に、前記テスト用定レベルアナログ
信号源のアナログ信号と前記特定ビットの定レベルアナ
ログ信号源のアナログ信号とを合成するテスト用スイッ
チとを有することを特徴とする。
するため、デジタルデータを入力し、前記デジタルデー
タに応じたアナログ信号を出力するＤ／Ａコンバータに
おいて、前記デジタルデータの各ビットに対応して配置
される複数の定レベルアナログ信号源と、入力されたデ
ジタルデータの各ビットの値に応じて前記複数の定レベ
ルアナログ信号源を選択的に開閉する複数のスイッチ
と、前記スイッチの開閉動作によって前記定レベルアナ
ログ信号源から選択的に供給されるアナログ信号を合成
して出力する合成部と、前記複数の定レベルアナログ信
号源のうちの特定ビットの定レベルアナログ信号源に対
応するレベルを有するテスト用定レベルアナログ信号源
と、テストモード時に、前記テスト用定レベルアナログ
信号源のアナログ信号と前記特定ビットの定レベルアナ
ログ信号源のアナログ信号とを合成するテスト用スイッ
チとを有することを特徴とする。
【０００７】本発明のＤ／Ａコンバータにおいて、テス
ト用定レベルアナログ信号源は、特定ビットの定レベル
アナログ信号源に対応するレベルを有し、テストモード
時に、このテスト用定レベルアナログ信号源からのアナ
ログ信号がテスト用スイッチによって特定ビットの定レ
ベルアナログ信号源のアナログ信号に合成される。そし
て、テストモード時には、まず、特定ビットの定レベル
アナログ信号源のスイッチをオフして所定の偶数値のア
ナログ出力値を測定する。次に、特定ビットの定レベル
アナログ信号源のスイッチをオンして前記偶数値より１
つ小さい奇数値のアナログ出力値とを測定する。そし
て、これら偶数値と奇数値の２つのアナログ出力値の測
定結果を比較し、その差を検出することにより、各アナ
ログ出力値間の誤差を判定する。
ト用定レベルアナログ信号源は、特定ビットの定レベル
アナログ信号源に対応するレベルを有し、テストモード
時に、このテスト用定レベルアナログ信号源からのアナ
ログ信号がテスト用スイッチによって特定ビットの定レ
ベルアナログ信号源のアナログ信号に合成される。そし
て、テストモード時には、まず、特定ビットの定レベル
アナログ信号源のスイッチをオフして所定の偶数値のア
ナログ出力値を測定する。次に、特定ビットの定レベル
アナログ信号源のスイッチをオンして前記偶数値より１
つ小さい奇数値のアナログ出力値とを測定する。そし
て、これら偶数値と奇数値の２つのアナログ出力値の測
定結果を比較し、その差を検出することにより、各アナ
ログ出力値間の誤差を判定する。
【０００８】
【発明の実施の形態】以下、本発明によるＤ／Ａコンバ
ータの実施の形態について説明する。なお、Ｄ／Ａコン
バータの内部構成には様々な方式のものがあるが、ここ
では電流スイッチ方式を例に説明する。図１は、本発明
の実施の形態によるＤ／Ａコンバータの内部構成を示す
ブロック図であり、図２は、図１に示すＤ／Ａコンバー
タの検査システムの一例を示すブロック図である。
ータの実施の形態について説明する。なお、Ｄ／Ａコン
バータの内部構成には様々な方式のものがあるが、ここ
では電流スイッチ方式を例に説明する。図１は、本発明
の実施の形態によるＤ／Ａコンバータの内部構成を示す
ブロック図であり、図２は、図１に示すＤ／Ａコンバー
タの検査システムの一例を示すブロック図である。
【０００９】図１に示すＤ／Ａコンバータ１００は、ｎ
ビットのデジタルデータをアナログ信号に変換するもの
であり、最上位ビットｎ（ＭＳＢ）から最下位ビット１
（ＬＳＢ）までの各ビットに対応してｎ個の定電流源１
０−ｎ〜１０−１を有している。各定電流源１０−ｎ〜
１０−１の電流値は、従来の一般的なＤ／Ａコンバータ
と同様に、最上位から最下位までの各ビットが順次１／
２の比を有するものである。
ビットのデジタルデータをアナログ信号に変換するもの
であり、最上位ビットｎ（ＭＳＢ）から最下位ビット１
（ＬＳＢ）までの各ビットに対応してｎ個の定電流源１
０−ｎ〜１０−１を有している。各定電流源１０−ｎ〜
１０−１の電流値は、従来の一般的なＤ／Ａコンバータ
と同様に、最上位から最下位までの各ビットが順次１／
２の比を有するものである。
【００１０】また、これら定電流源１０−ｎ〜１０−１
に対応して電流スイッチ２０−ｎ〜２０−１が設けられ
ている。各電流スイッチ２０−ｎ〜２０−１は、外部か
らのデジタルデータ入力に応じてオン、オフされ、各定
電流源１０−ｎ〜１０−１からの電流を選択的にＩＶ変
換増幅器３０の−入力端子に供給するものである。した
がって、定電流源１０−ｎ〜１０−１から出力される電
流信号は、電流スイッチ２０−ｎ〜２０−１によって選
択され、互いに合成されてＩＶ変換増幅器３０の−入力
端子に入力される。
に対応して電流スイッチ２０−ｎ〜２０−１が設けられ
ている。各電流スイッチ２０−ｎ〜２０−１は、外部か
らのデジタルデータ入力に応じてオン、オフされ、各定
電流源１０−ｎ〜１０−１からの電流を選択的にＩＶ変
換増幅器３０の−入力端子に供給するものである。した
がって、定電流源１０−ｎ〜１０−１から出力される電
流信号は、電流スイッチ２０−ｎ〜２０−１によって選
択され、互いに合成されてＩＶ変換増幅器３０の−入力
端子に入力される。
【００１１】ＩＶ変換増幅器３０は、−入力端子に電流
スイッチ２０−ｎ〜２０−１によって選択された各定電
流源１０−ｎ〜１０−１の電流信号を入力し、その電流
量に応じた電圧値と＋入力端子に付与されている基準電
圧とを比較し、その差分に対応するアナログ電圧を出力
するものである。このような構成により、入力デジタル
データに対応して、各電流スイッチ２０−ｎ〜２０−１
を選択的にオン、オフし、各定電流源１０−ｎ〜１０−
１の電流信号を選択的にＩＶ変換増幅器３０を構成し、
その電流値に基づくアナログ電圧信号を出力すること
で、デジタル−アナログ変換を行うものである。
スイッチ２０−ｎ〜２０−１によって選択された各定電
流源１０−ｎ〜１０−１の電流信号を入力し、その電流
量に応じた電圧値と＋入力端子に付与されている基準電
圧とを比較し、その差分に対応するアナログ電圧を出力
するものである。このような構成により、入力デジタル
データに対応して、各電流スイッチ２０−ｎ〜２０−１
を選択的にオン、オフし、各定電流源１０−ｎ〜１０−
１の電流信号を選択的にＩＶ変換増幅器３０を構成し、
その電流値に基づくアナログ電圧信号を出力すること
で、デジタル−アナログ変換を行うものである。
【００１２】また、このＤ／Ａコンバータ１００には、
テスト用の定電流源４０、及び電流スイッチ５０が設け
られている。定電流源４０は、各定電流源１０−ｎ〜１
０−１と並列に設けられており、最下位の定電流源１０
−１と等しい電流値を有している。また、電流スイッチ
５０は、定電流源４０と最下位の定電流源１０−１の電
流スイッチ２０−１との間に挿入されている。この電流
スイッチ５０は、テストモード入力端子６０からの信号
に基づいてオン、オフするものである。したがって、こ
のテスト用の電流スイッチ５０をオンすることにより、
テスト用の定電流源４０からの電流が定電流源１０−１
の電流に合成され、電流スイッチ２０−１に供給され
る。
テスト用の定電流源４０、及び電流スイッチ５０が設け
られている。定電流源４０は、各定電流源１０−ｎ〜１
０−１と並列に設けられており、最下位の定電流源１０
−１と等しい電流値を有している。また、電流スイッチ
５０は、定電流源４０と最下位の定電流源１０−１の電
流スイッチ２０−１との間に挿入されている。この電流
スイッチ５０は、テストモード入力端子６０からの信号
に基づいてオン、オフするものである。したがって、こ
のテスト用の電流スイッチ５０をオンすることにより、
テスト用の定電流源４０からの電流が定電流源１０−１
の電流に合成され、電流スイッチ２０−１に供給され
る。
【００１３】また、図２に示すように、本実施の形態に
おけるＤ／Ａコンバータ１００の検査システムは、Ｄ／
Ａコンバータ１００の出力端にコンデンサ１１０を介し
て接続されたビット比検査用スイッチ１２０と、Ｄ／Ａ
コンバータ１００の出力端に接続されたオフセット検査
用スイッチ１３０と、検査信号のゲインを制御するため
の増幅器１４０と、検査信号を判定するウインドウコン
パレータ回路１５０とを有する。本実施の形態では、Ｄ
／Ａコンバータ１００の出力電圧からコンデンサ１１０
によるＡＣ結合によって交流成分だけを取り出し、これ
をビット比検査用スイッチ１２０及び増幅器１４０を介
してウインドウコンパレータ回路１５０に送ることによ
り、Ｄ／Ａコンバータ１００の出力電圧が適正か否かを
判定するものである。
おけるＤ／Ａコンバータ１００の検査システムは、Ｄ／
Ａコンバータ１００の出力端にコンデンサ１１０を介し
て接続されたビット比検査用スイッチ１２０と、Ｄ／Ａ
コンバータ１００の出力端に接続されたオフセット検査
用スイッチ１３０と、検査信号のゲインを制御するため
の増幅器１４０と、検査信号を判定するウインドウコン
パレータ回路１５０とを有する。本実施の形態では、Ｄ
／Ａコンバータ１００の出力電圧からコンデンサ１１０
によるＡＣ結合によって交流成分だけを取り出し、これ
をビット比検査用スイッチ１２０及び増幅器１４０を介
してウインドウコンパレータ回路１５０に送ることによ
り、Ｄ／Ａコンバータ１００の出力電圧が適正か否かを
判定するものである。
【００１４】ウインドウコンパレータ回路１５０は、２
つのコンパレータ１５２、１５４、基準電圧源１５６、
１５８、及びアンド回路１６０によって出力交流電圧が
一定の範囲に入っているか否かを判定し、アンド回路１
６０から判定結果（Ｈ＝ｏｋまたはＬ＝ＮＧ）を出力す
るものである。コンデンサ１１０は、ＤＣオフセット及
びデータ切り替え時におけるスパイクノイズを除去する
ものである。なお、オフセット検査用スイッチ１３０
は、Ｄ／Ａコンバータ１００のオフセット特性を検査す
るものであり、本発明には直接関係しないため説明は省
略する。
つのコンパレータ１５２、１５４、基準電圧源１５６、
１５８、及びアンド回路１６０によって出力交流電圧が
一定の範囲に入っているか否かを判定し、アンド回路１
６０から判定結果（Ｈ＝ｏｋまたはＬ＝ＮＧ）を出力す
るものである。コンデンサ１１０は、ＤＣオフセット及
びデータ切り替え時におけるスパイクノイズを除去する
ものである。なお、オフセット検査用スイッチ１３０
は、Ｄ／Ａコンバータ１００のオフセット特性を検査す
るものであり、本発明には直接関係しないため説明は省
略する。
【００１５】次に、以上のような構成を用いた本実施の
形態による検査方法について具体的に説明する。図３
は、本実施の形態におけるテストモード時における出力
信号の具体例を示す説明図である。まず、デジタルデー
タとして、ある偶数データと、それよりも１つ小さい奇
数データを交互にＤ／Ａコンバータ１００に入力する。
図３（Ａ）に示す例では、偶数データとして「１００
０」を入力し、奇数データとして「０１１１」を入力し
ている。通常のＤ／Ａコンバータの場合は、図３（Ａ）
に示すように、１ビットの振幅を有する波形が出力され
る。
形態による検査方法について具体的に説明する。図３
は、本実施の形態におけるテストモード時における出力
信号の具体例を示す説明図である。まず、デジタルデー
タとして、ある偶数データと、それよりも１つ小さい奇
数データを交互にＤ／Ａコンバータ１００に入力する。
図３（Ａ）に示す例では、偶数データとして「１００
０」を入力し、奇数データとして「０１１１」を入力し
ている。通常のＤ／Ａコンバータの場合は、図３（Ａ）
に示すように、１ビットの振幅を有する波形が出力され
る。
【００１６】次に、Ｄ／Ａコンバータ１００でテストモ
ードに設定すると、本例では、テスト用の電流スイッチ
５０が最下位の定電流源１０−１の電流スイッチ２０−
１と連動してオン、オフする。したがって、最下位の電
流スイッチ２０−１のオン時（すなわち奇数データ入力
時）には、定電流源１０−１とテスト用の定電流源４０
が合成され、電流スイッチ５０を介して出力される。す
なわち、最下位より１つ上のビットの定電流源１０−２
の電流分が加算されることになる。したがって、このテ
ストモードの状態で、上述した偶数データ「１０００」
と奇数データ「０１１１」を順次入力した場合、理想的
なＤ／Ａコンバータであれば、図３（Ｂ）に示すような
直流波形が出力される。しかし、現実的なＤ／Ａコンバ
ータでは誤差があるので、図３（Ｃ）に示すような誤差
分の揺れが生じる。そこで、この揺れのＡＣ成分を、図
２に示したウインドウコンパレータ回路１５０を使って
基準値と比較し、２つのデータの差が規定に入っている
かどうかを判別する。
ードに設定すると、本例では、テスト用の電流スイッチ
５０が最下位の定電流源１０−１の電流スイッチ２０−
１と連動してオン、オフする。したがって、最下位の電
流スイッチ２０−１のオン時（すなわち奇数データ入力
時）には、定電流源１０−１とテスト用の定電流源４０
が合成され、電流スイッチ５０を介して出力される。す
なわち、最下位より１つ上のビットの定電流源１０−２
の電流分が加算されることになる。したがって、このテ
ストモードの状態で、上述した偶数データ「１０００」
と奇数データ「０１１１」を順次入力した場合、理想的
なＤ／Ａコンバータであれば、図３（Ｂ）に示すような
直流波形が出力される。しかし、現実的なＤ／Ａコンバ
ータでは誤差があるので、図３（Ｃ）に示すような誤差
分の揺れが生じる。そこで、この揺れのＡＣ成分を、図
２に示したウインドウコンパレータ回路１５０を使って
基準値と比較し、２つのデータの差が規定に入っている
かどうかを判別する。
【００１７】以上のように、あるビットだけを１とした
パターンのデジタルデータを入力するとともに、それよ
り１つだけ小さいデジタルパターンを入力して、上述の
ような判定作業を行えば、各ビットの重みの比が適正に
取れているかどうかを判定することができる。例えば、
４ビット幅のＤ／Ａコンバータの場合、「１０００」と
「０１１１」、「０１００」と「００１１」、「００１
０」と「０００１」を比較して判定を行うことが可能で
ある。また、その他のパターンについても、Ｄ／Ａコン
バータ１００にロジック不良が無いかどうかを検証する
のに適宜採用することができる。以上のようにして、Ｄ
／Ａコンバータの隣接するビット間のデータの比（ビッ
ト比）が適正にとれていることを確認することができ
る。
パターンのデジタルデータを入力するとともに、それよ
り１つだけ小さいデジタルパターンを入力して、上述の
ような判定作業を行えば、各ビットの重みの比が適正に
取れているかどうかを判定することができる。例えば、
４ビット幅のＤ／Ａコンバータの場合、「１０００」と
「０１１１」、「０１００」と「００１１」、「００１
０」と「０００１」を比較して判定を行うことが可能で
ある。また、その他のパターンについても、Ｄ／Ａコン
バータ１００にロジック不良が無いかどうかを検証する
のに適宜採用することができる。以上のようにして、Ｄ
／Ａコンバータの隣接するビット間のデータの比（ビッ
ト比）が適正にとれていることを確認することができ
る。
【００１８】また、以上のような構成のＤ／Ａコンバー
タでは、テスト用の回路を容易にＤ／Ａコンバータに内
蔵化することが可能である。すなわち、従来の検査で
は、上述のように直流電圧を測っているので、内蔵化す
るのは、精度及び回路規模の点で非現実的である。ま
た、従来方式のＤ／Ａコンバータに偶数のデータとそれ
よりも１つ小さい奇数データを交互に入力して交流的に
検査するのは、検査精度の点や、検査のための端子増や
回路規模等の理由から非現実的である。
タでは、テスト用の回路を容易にＤ／Ａコンバータに内
蔵化することが可能である。すなわち、従来の検査で
は、上述のように直流電圧を測っているので、内蔵化す
るのは、精度及び回路規模の点で非現実的である。ま
た、従来方式のＤ／Ａコンバータに偶数のデータとそれ
よりも１つ小さい奇数データを交互に入力して交流的に
検査するのは、検査精度の点や、検査のための端子増や
回路規模等の理由から非現実的である。
【００１９】これに対し、本実施の形態で必要とされる
機能は、テスト用のビット（電流源、電流スイッチ、及
びテストモード入力端子）と、コンパレータを設けるだ
けで実現でき、追加端子も少なく、回路規模的にも実現
可能である。なお、検査精度については、増幅器１４０
のゲインを大きくすることにより、ウインドウコンパレ
ータ回路１５０の感度を高くすることができる。
機能は、テスト用のビット（電流源、電流スイッチ、及
びテストモード入力端子）と、コンパレータを設けるだ
けで実現でき、追加端子も少なく、回路規模的にも実現
可能である。なお、検査精度については、増幅器１４０
のゲインを大きくすることにより、ウインドウコンパレ
ータ回路１５０の感度を高くすることができる。
【００２０】また、以上のような構成において、Ｄ／Ａ
コンバータの基準値（電圧または電流）を外部で用意し
てある場合には、上述したビット比の検証とオフセット
の検証を内部で行うことにより、全ての検証を行うこと
が可能である。また、基準値を内部で用意してある場合
には、最大電圧の検証だけは外部の直流電圧測定器で行
う必要がある。以上のようにして、本実施の形態では、
ＩＣの内部でビット比の検証が行えるので測定時間を短
縮できる。また、ＩＣ内部で特性検証ができるので、組
み込み後の検査に使え、システムの信頼性を向上でき
る。
コンバータの基準値（電圧または電流）を外部で用意し
てある場合には、上述したビット比の検証とオフセット
の検証を内部で行うことにより、全ての検証を行うこと
が可能である。また、基準値を内部で用意してある場合
には、最大電圧の検証だけは外部の直流電圧測定器で行
う必要がある。以上のようにして、本実施の形態では、
ＩＣの内部でビット比の検証が行えるので測定時間を短
縮できる。また、ＩＣ内部で特性検証ができるので、組
み込み後の検査に使え、システムの信頼性を向上でき
る。
【００２１】また、図４は、本発明の実施の形態による
Ｄ／Ａコンバータの内部構成を示すブロック図である。
なお、図１と共通の構成については同一符号を付して説
明は省略する。図示のように、この例では、テスト用の
電流スイッチ５２をテスト用定電流源４０とＩＶ変換増
幅器３０の−入力端子の間に接続し、電流スイッチ２０
−１へのデジタルデータＤ１とテストモード信号ＴＥＳ
Ｔとをアンド回路５４でアンドをとり、テストモードの
ときだけ電流スイッチ５２をオンして上述した検査を行
うようにしたものである。このような構成においても、
図１に示す構成と同様の検査を行うことが可能である。
Ｄ／Ａコンバータの内部構成を示すブロック図である。
なお、図１と共通の構成については同一符号を付して説
明は省略する。図示のように、この例では、テスト用の
電流スイッチ５２をテスト用定電流源４０とＩＶ変換増
幅器３０の−入力端子の間に接続し、電流スイッチ２０
−１へのデジタルデータＤ１とテストモード信号ＴＥＳ
Ｔとをアンド回路５４でアンドをとり、テストモードの
ときだけ電流スイッチ５２をオンして上述した検査を行
うようにしたものである。このような構成においても、
図１に示す構成と同様の検査を行うことが可能である。
【００２２】なお、以上の実施の形態においては、Ｄ／
Ａコンバータ１００の出力をＡＣ結合して増幅器１４０
を含むウインドウコンパレータ回路１５０につないだ
が、Ｄ／Ａコンバータ１００の出力にグリッチ（データ
切り替え時のスパイクノイズ）が多い場合には、サンプ
ルホールド（Ｓ／Ｈ）手段を用いてグリッチの部分をマ
スクすればよい。また、以上の実施の形態においては、
説明を簡素化するため、Ｄ／Ａコンバータ１００の入力
部をパラレル形式のラッチ無しの構成で説明したが、ラ
ッチ入力付きのＤ／Ａコンバータでもシリアル入力のＤ
／Ａコンバータでも入力方式は限定しないものである。
Ａコンバータ１００の出力をＡＣ結合して増幅器１４０
を含むウインドウコンパレータ回路１５０につないだ
が、Ｄ／Ａコンバータ１００の出力にグリッチ（データ
切り替え時のスパイクノイズ）が多い場合には、サンプ
ルホールド（Ｓ／Ｈ）手段を用いてグリッチの部分をマ
スクすればよい。また、以上の実施の形態においては、
説明を簡素化するため、Ｄ／Ａコンバータ１００の入力
部をパラレル形式のラッチ無しの構成で説明したが、ラ
ッチ入力付きのＤ／Ａコンバータでもシリアル入力のＤ
／Ａコンバータでも入力方式は限定しないものである。
【００２３】また、電流スイッチ方式以外の構成であっ
ても、ＬＳＢと同じ重みのテスト用ビットをテストモー
ドでオン、オフすることができれば、同様の機能を実現
できる。また、以上の実施の形態では、最下位ビットと
テストビットの各電流スイッチをそのまま連動させた
が、極性を反転させたり、連動させるビットを変えるこ
とで、検査するデータの組み合わせを変えることもでき
る。
ても、ＬＳＢと同じ重みのテスト用ビットをテストモー
ドでオン、オフすることができれば、同様の機能を実現
できる。また、以上の実施の形態では、最下位ビットと
テストビットの各電流スイッチをそのまま連動させた
が、極性を反転させたり、連動させるビットを変えるこ
とで、検査するデータの組み合わせを変えることもでき
る。
【００２４】
【発明の効果】以上説明したように本発明のＤ／Ａコン
バータでは、デジタルデータの各ビットに対応した定レ
ベルアナログ信号源のうちの特定ビットの定レベルアナ
ログ信号源に対応するレベルを有するテスト用定レベル
アナログ信号源と、テストモード時に、テスト用定レベ
ルアナログ信号源のアナログ信号と特定ビットの定レベ
ルアナログ信号源のアナログ信号とを合成するテスト用
スイッチとを設け、テストモード時には、テスト用定レ
ベルアナログ信号源を特定ビットに連動させることで、
隣接する２つのアナログ出力値の測定結果から各アナロ
グ出力値間の誤差を判定するようにした。このため、本
発明では、Ｄ／Ａコンバータの各ビット間のデータの比
が適正にとれていることを確認することができ、簡易な
構成の組み込み検査回路によって容易に高精度のテスト
を行うことができるＤ／Ａコンバータを提供することが
可能となる。
バータでは、デジタルデータの各ビットに対応した定レ
ベルアナログ信号源のうちの特定ビットの定レベルアナ
ログ信号源に対応するレベルを有するテスト用定レベル
アナログ信号源と、テストモード時に、テスト用定レベ
ルアナログ信号源のアナログ信号と特定ビットの定レベ
ルアナログ信号源のアナログ信号とを合成するテスト用
スイッチとを設け、テストモード時には、テスト用定レ
ベルアナログ信号源を特定ビットに連動させることで、
隣接する２つのアナログ出力値の測定結果から各アナロ
グ出力値間の誤差を判定するようにした。このため、本
発明では、Ｄ／Ａコンバータの各ビット間のデータの比
が適正にとれていることを確認することができ、簡易な
構成の組み込み検査回路によって容易に高精度のテスト
を行うことができるＤ／Ａコンバータを提供することが
可能となる。
【図１】本発明の実施の形態によるＤ／Ａコンバータの
内部構成を示すブロック図である。
内部構成を示すブロック図である。
【図２】図１に示すＤ／Ａコンバータの検査システムを
示すブロック図である。
示すブロック図である。
【図３】図１に示すＤ／Ａコンバータの検査時における
波形例を示す説明図である。
波形例を示す説明図である。
【図４】本発明の他の実施の形態によるＤ／Ａコンバー
タの内部構成を示すブロック図である。
タの内部構成を示すブロック図である。
【図５】従来のＤ／Ａコンバータの内部構成を示すブロ
ック図である。
ック図である。
【符号の説明】 １０−ｎ〜１０−１……定電流源、２０−ｎ〜２０−１
……電流スイッチ、３０……ＩＶ変換増幅器、４０……
テスト用定電流源、５０……テスト用電流スイッチ、６
０……テストモード端子、１００……Ｄ／Ａコンバー
タ、１１０……コンデンサ、１２０……ビット比検査用
スイッチ、１３０……オフセット検査用スイッチ、１４
０……増幅器、１５０……ウインドウコンパレータ回
路、１５２、１５４……コンパレータ、１５６、１５８
……基準電圧源、１６０……アンド回路。
……電流スイッチ、３０……ＩＶ変換増幅器、４０……
テスト用定電流源、５０……テスト用電流スイッチ、６
０……テストモード端子、１００……Ｄ／Ａコンバー
タ、１１０……コンデンサ、１２０……ビット比検査用
スイッチ、１３０……オフセット検査用スイッチ、１４
０……増幅器、１５０……ウインドウコンパレータ回
路、１５２、１５４……コンパレータ、１５６、１５８
……基準電圧源、１６０……アンド回路。
Claims (5)
- 【請求項１】 デジタルデータを入力し、前記デジタル
データに応じたアナログ信号を出力するＤ／Ａコンバー
タにおいて、 前記デジタルデータの各ビットに対応して配置される複
数の定レベルアナログ信号源と、 入力されたデジタルデータの各ビットの値に応じて前記
複数の定レベルアナログ信号源を選択的に開閉する複数
のスイッチと、 前記スイッチの開閉動作によって前記定レベルアナログ
信号源から選択的に供給されるアナログ信号を合成して
出力する合成部と、 前記複数の定レベルアナログ信号源のうちの特定ビット
の定レベルアナログ信号源に対応するレベルを有するテ
スト用定レベルアナログ信号源と、 テストモード時に、前記テスト用定レベルアナログ信号
源のアナログ信号と前記特定ビットの定レベルアナログ
信号源のアナログ信号とを合成するテスト用スイッチ
と、を有することを特徴とするＤ／Ａコンバータ。 - 【請求項２】 前記特定ビットは最下位ビットであり、
前記テストモード時において、前記テスト用定レベルア
ナログ信号源を前記最下位ビットの定レベルアナログ信
号源と連動させるようにしたことを特徴とする請求項１
記載のＤ／Ａコンバータ。 - 【請求項３】 前記テストモード時において、前記テス
ト用スイッチをオンしてテスト用定レベルアナログ信号
源のアナログ信号と前記最下位ビットの定レベルアナロ
グ信号源のアナログ信号とを合成するとともに、前記最
下位ビットの定レベルアナログ信号源のスイッチをオフ
して所定の偶数値のアナログ出力値と、前記偶数値より
１つ小さい奇数値のアナログ出力値とを測定し、２つの
アナログ出力値の測定結果によって各アナログ出力値間
の誤差を判定するようにしたことを特徴とする請求項２
記載のＤ／Ａコンバータ。 - 【請求項４】 前記各アナログ出力値間の誤差を判定す
る判定手段を内部に設けたことを特徴とする請求項３記
載のＤ／Ａコンバータ。 - 【請求項５】 前記テストモード時において、前記各ア
ナログ出力値間の誤差を判定する判定手段を外部接続す
ることを特徴とする請求項３記載のＤ／Ａコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34347299A JP2001160754A (ja) | 1999-12-02 | 1999-12-02 | Ｄ／ａコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34347299A JP2001160754A (ja) | 1999-12-02 | 1999-12-02 | Ｄ／ａコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001160754A true JP2001160754A (ja) | 2001-06-12 |
Family
ID=18361798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34347299A Pending JP2001160754A (ja) | 1999-12-02 | 1999-12-02 | Ｄ／ａコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001160754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868623B2 (en) | 2007-06-04 | 2011-01-11 | Seiko Epson Corporation | Detection circuit, physical quantity measurement circuit, physical quantity measurement device, and electronic instrument |
-
1999
- 1999-12-02 JP JP34347299A patent/JP2001160754A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868623B2 (en) | 2007-06-04 | 2011-01-11 | Seiko Epson Corporation | Detection circuit, physical quantity measurement circuit, physical quantity measurement device, and electronic instrument |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577495B2 (ja) | 半導体評価回路 | |
| US7538570B2 (en) | Supply voltage monitoring | |
| JPH09218245A (ja) | 改良型ｍｄａテスタで使用するためのハイブリッドスキャナ | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| JP2002236152A (ja) | 半導体集積回路の試験装置及び試験方法 | |
| US7724014B2 (en) | On-chip servo loop integrated circuit system test circuitry and method | |
| JP2001160754A (ja) | Ｄ／ａコンバータ | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP2006279132A (ja) | Ｄ／ａコンバータの試験装置およびその試験方法 | |
| JPH0766031B2 (ja) | 検査装置 | |
| US6498507B1 (en) | Circuit for testing an integrated circuit | |
| JP2001345699A (ja) | Ａ／ｄ変換器の試験回路及びその試験方法 | |
| JP3374087B2 (ja) | 半導体集積回路の試験方法 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPS63299411A (ja) | Ｄａコンバ−タテスト法 | |
| JP2636932B2 (ja) | 集積回路検査装置 | |
| JPH11202032A (ja) | 基板検査方法、およびこの方法を使用した基板検査装置 | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPS6133531Y2 (ja) | ||
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPH076544Y2 (ja) | 差信号測定器 | |
| JP2000147072A (ja) | デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 | |
| JPH09133733A (ja) | 半導体集積装置及びその試験方法 | |
| JPH05196699A (ja) | 半導体集積回路 | |
| JPH10112651A (ja) | ディジタルテスタを用いたｄ／ａ変換器の検査方法 |