KR100573340B1 - 기준 전압 발생 장치 및 그것을 구비한 반도체 집적 회로와반도체 집적 회로의 검사 장치 및 그 검사 방법 - Google Patents

Abstract

본 발명의 반도체 집적 회로의 검사 장치는, 액정 드라이버 LSI의 출력 전압 레벨의 양부를 판정하는 차동 증폭기 어레이 모듈 및 테스터와, 기대치 데이터에 따라서, 기대치 전압을 발생하고, 상기 차동 증폭기 어레이 모듈에 출력하는 기대치 전압 발생기를 구비한다. 상기 기대치 전압 발생기는, 발생되는 기대치 전압의 수보다도 적은 수의 기대치 데이터가 입력되고, 그 입력된 기대치 데이터에 기초하여, 기대치 전압의 수와 동일한 수가 되도록 기대치 데이터를 보간하여 생성한다. 이에 따라, 피 테스트 디바이스(액정 드라이버 LSI)의 출력 전압의 테스트를 매우 단시간에 고정밀도로 실시하는 것이 가능해진다.

기대치 전압, 테스터, 차동 증폭기 어레이 모듈, 전압 레벨, 기준 전압

Description

기준 전압 발생 장치 및 그것을 구비한 반도체 집적 회로와 반도체 집적 회로의 검사 장치 및 그 검사 방법{REFERENCE VOLTAGE GENERATING DEVICE, AND SEMICONDUCTOR INTEGRATED CIRCUIT WITH THE SAME, AND TESTING DEVICE AND METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT}

도 1은 본 발명의 일 실시 형태에 있어서 반도체 집적 회로의 검사 장치의 개략을 도시하는 블록도.

도 2는 도 1에 도시한 반도체 집적 회로의 검사 장치 내의 기준 전압 발생 회로의 개략 블록도.

도 3은 도 2에 도시한 기준 전압 발생 회로의 일례를 도시하는 회로도.

도 4a∼도 4d는 도 2에 도시한 기준 전압 발생 회로에서 적용되는 입력 수단을 도시하는 블록도.

도 5a∼도 5c는 γ특성예를 도시하는 그래프.

도 6은 래더 저항의 일례를 도시하는 회로도.

도 7은 계조 전압 파형과 기대치 전압 파형을 도시하는 그래프.

도 8은 일반적인 액정 드라이버의 블록도.

도 9는 종래의 반도체 집적 회로의 검사 장치의 개략을 도시하는 블록도.

도 10은 종래의 다른 반도 집적 장치의 검사 장치의 개략을 도시하는 블록 도.

<도면의 주요 부분에 대한 부호의 설명>

11 : 액정 드라이버 LSI

12 : 테스터

13 : 기대치 전압 발생기

14 : 차동 증폭기 어레이 모듈

15 : DA 컨버터(DAC)

16, 20 : 출력 단자

17, 18 : 입력 단자

19 : 차동 증폭기

111, 121 : DUT

본 발명은, 복수개의 DA 컨버터를 내장하고, 각 DA 컨버터의 출력 전압을, 각각 대응하는 출력 단자로부터 출력하는 구성으로 한 반도체 집적 회로의 검사 장치에 관한 것으로, 특히, 입력되는 기준 데이터에 따라서, 기준 전압을 발생하는 기준 전압 발생 장치를 구비한 검사 장치에 관한 것이다.

최근, 화상 표시 장치의 기술의 향상에 따라, 정밀한 CG(컴퓨터 그래픽스) 화상, 현장감 넘치는 고해상도 자연 화상 등을 표시하는 것이 가능해져, 보다 고계 조, 보다 고해상도의 화상을 표시하고자 하는 요구가 더욱 높아지고 있다.

그리고, 화상 표시 장치 중, 액정 표시 장치인 액정 패널에 있어서도, 표시 화상에 대한 고해상도에의 요구가 더욱 높아지고 있고, 이러한 요구에 부응하기 위해, 상기 액정 패널에 탑재되는 액정 드라이버 LSI는, 다출력화, 다계조화가 진행되고 있다.

*액정 패널에 있어서, 계조 표시를 행하기 위해서, 액정 드라이버 LSI의 각 출력수단은 각각 DA 컨버터를 내장하여, 계조 전압을 출력하도록 되어 있다. 이 동작에 대하여, 도 8을 참조하면서 이하에 설명한다. 도 8은, 일반적인 액정 드라이버의 블록도를 도시하며, 특히, 계조 표시용 전압을 출력하여 액정 패널의 소스 신호 라인을 구동하는 소스 드라이버부의 블록도를 도시하고 있다.

이하, 소스 드라이버 LSI로서 설명하지만, 소스 드라이버를 포함하여 구성된 액정 드라이버이어도 된다.

소스 드라이버 LSI에서는, 우선, 액정 패널의 각 소스 신호 라인에 출력하는 계조 표시용 전압에 대응하는 디지털 입력 데이터(예를 들면, 64 계조 표시인 경우, R, G, B 각 6 비트의 입력 데이터)를, 전송 클럭 CK로 시프트 레지스터로부터 전송되는 스타트 펄스 신호(도시 생략)에 기초하여, 샘플링 메모리에 순차적으로 샘플링하고, 1 수평 동기 기간의 데이터(동시에 출력수 만큼의 데이터)를 취득하여, 홀드 메모리에 일단 래치한다.

다음에, 수평 동기 신호 LS에 의해, 홀드 메모리로부터 1 수평 동기 기간의 데이터를 동시에 출력시켜, 레벨 시프터를 통하여 액정 패널에의 인가 전압 레벨로 승압하여 DA 컨버터에 전송한다. 이 DA 컨버터는, 소스 드라이버의 출력마다(예를 들면, 540 출력 단자)에 설치되어 있다.

계속해서, DA 컨버터에 있어서, 상술한 승압된 디지털 입력 데이터에 따른 계조 표시용 전압을 선택하고, 그 계조 표시용 전압을, 각각의 출력마다 갖고 있는 출력 연산 증폭기를 통하여 출력하여, 액정 패널의 각 소스 신호 라인에 입력한다.

또한, 계조 표시용 전압(예를 들면, 64 계조 표시분)은, 기준 전압 발생 회로(래더 저항)에서, 외부로부터 입력되는 기준 전압(예를 들면, V0, V1, …, V10…)을 기초로 생성되어, DA 컨버터에 출력된다.

상기 기준 전압 발생 회로로서는, 일반적으로는 래더 저항이 사용되고 있다. 이 래더 저항에 대하여, 도 6을 참조하면서 이하에 설명한다. 도 6은, 래더 저항의 일반적인 모식도를 도시한다.

이 래더 저항의 모식도에서는, LSI 외부로부터 기준 전압값을 입력할 수 있도록 단자 V0∼Vn을 갖고, 입력 래더 저항 m1∼mn의 각 양단으로부터 DA 컨버터 회로에 n+1 계조 표시용의 각 전압값을 출력하고 있다. 도 6에서는, DA 컨버터 회로에의 화살표를 생략하고 있다.

또한, 도 6에서는, 단자 V0∼Vn의 예를 도시하고 있지만, 이것은 어디까지나 일례이다.

이와 같이, 기준 전압값을 바꿈으로써, 후술하는 바와 같이 γ 특성에 합치한 보정이 가능하게 되어 있다.

도 8에 도시하는 기준 전압 발생 회로에서는, 전술한 입력 표시 데이터가 6 비트인 경우, n=64의 64 종류의 계조 표시용 전압이 생성되고, 8 비트인 경우, n=256의 256 종류의 계조 표시용 전압이 생성되고, 10 비트인 경우, n=1024의 1024 종류의 계조 표시용 전압이 생성된다.

또한, 액정 드라이버용 LSI의 다계조화에 따른, 각 계조 표시용 전압의 변동의 허용치는 좁아지기 때문에, 이 품질을 확보하기 위한 액정 드라이버의 테스트는, 고정밀도 측정이 불가결하게 된다. 즉, 소스 드라이버 LSI의 DA 컨버터로부터 출력되는 각각의 계조 표시용 전압값이 전부 허용치 내의 옳은 전압값을 출력하고 있는지의 여부, 또한 출력 단자마다 있는 각 DA 컨버터 사이에서, 출력되는 계조 전압값이 각각 상호 균일한 지의 여부를 한층 고정밀도로 테스트할 필요가 있다.

피 테스트 디바이스 DUT(Device Under Test)의 전원 전압이 동일하면, 출력 단자의 성능이 64 계조 표시로부터 256 계조 표시로 향상됨으로써, 측정 정밀도는 4배 고정밀도화할 필요가 있다.

이하, 테스트의 대상이 되는 피 테스트 디바이스 DUT로서, 출력 단자수가 m, 각 출력 단자에는, n 개의 전압 레벨(계조 표시용 전압)을 선택하여 출력하기 위한 n 계조 DA 컨버터가 내장된, 액정 드라이버용 LSI(소스 드라이버 LSI)를 이용한 테스트 방법을, 도 9를 참조하면서 이하에 설명한다.

도 9는, 피 테스트 디바이스 DUT로서의 액정 드라이버 LSI(이하, 간략히 DUT라 칭함)(111)를 반도체 시험 장치(테스터)(112)로 시험한 예이다.

테스터(112)는, DUT(111)에 소정의 표시 데이터에 상당하는 입력 신호를 입 력하여, DUT(111)로부터 출력되는 신호의 양부를 판정한다.

도 9의 테스트 시스템에서는, 테스터(112)를 이용하여 소정의 입력을 DUT(111), 즉, 액정 드라이버 LSI(도 8의 구성 중, 도 9에서는 DA 컨버터(DAC)만 기술하고 있고, 출력 연산 증폭기 등은 생략하고 있음)로 입력 신호(소정의 표시 데이터)를 RGB 입력 단자로부터 입력하고, 그 표시 데이터에 따른 계조 표시용 전압 레벨을 출력시킨다.

우선, 예를 들면, 가장 낮은 계조 표시용 전압을 각 출력 단자 Y1∼Ym로부터 출력시켜, 테스터(112)에 있는 매트릭스 스위치의 개폐를 순차적으로 제어하여, 시분할로 입력시키고, 이 테스터(112)에 내장되어 있는 고정밀도 아날로그 전압 측정기(115)를 이용하여, 단자 Y1로부터 단자 Ym까지의 출력을 순차적으로 1 계조째의 계조 표시용 전압값을 측정하고, 그 측정 결과를 순차적으로, 테스터(112)에 내장되어 있는 데이터 메모리(113)에 저장한다.

이 조작을 n 계조분 반복함으로써, 최종적으로는 모든 출력 단자분으로 모든 계조 표시분의 데이터가 데이터 메모리(113)에 저장(m× n개분의 데이터)되게 된다.

상기 데이터 메모리(113)에 저장된 데이터에 대하여, 테스터(112)에 내장되어 있는 연산 장치(114)를 이용하여 소정의 연산을 행하여, 각 출력 단자에 있어서의 각 계조 전압값이나 각 출력 단자 간의 계조 전압값이 허용치 내에 있는지의 균일성의 시험을 행한다.

이러한 액정 드라이버 LSI(소스 드라이버 LSI)의 테스트에 있어서, 다출력화 ·다계조화가 진행함에 따라서, 데이터의 취득량의 증가 및 그에 수반하는 데이터 처리 시간의 증가가 진행하여, 테스트 시간은 대폭 증가하게 된다.

그래서, 일본국 공개특허공보(특개 2001-99899 공보: 2001년 4월 13일 공개)에는, 상술한 도 9에 도시한 테스트 시스템에 있어서, 테스트 시간 증대의 과제를 해결하는 테스트 시스템이 개시되어 있다.

본 테스트 시스템 구성에서는, 상기한 테스트 시간 증대의 과제를 해결하는 수단으로서, 각 계조마다의 이상 전압값과 액정 드라이버의 각 출력 단자로부터 출력되는 전압값과의 차분을 각 출력 단자에 대응하여 구비되어 있는 차동 증폭기 어레이 모듈로 취하고, 이 차분 전압을 테스터 내의 비교기를 이용하여 병렬로 판정함으로써, 단시간에 종래와 동등한 시험을 실시하는 방법이다.

이 테스트 시스템에 대하여, 도 10을 참조하면서 이하에 설명한다. 도 10은, 피 테스트 디바이스로서의 DUT(121)를, 테스터(122)와 전압 발생기(123)와, 차동 증폭기 어레이 모듈(124)로 시험한다. 또한, DUT(121)와 테스터(122)의 동작은, 도 9에서 설명한 DUT(111), 테스터(112)와 마찬가지이므로, 여기서는 반복하여 설명하지 않겠다.

상기 전압 발생기(123)는, DUT(121)이 출력하여야 할 기대 전압 레벨, 즉, 이상 출력 전압을 발생한다. 차동 증폭기 어레이 모듈(124)에는, 상기 전압 발생기(123)의 출력 신호와 DUT(121)의 출력 단자의 출력 신호가 입력되고, 이들의 차분 전압을 증폭하여 출력한다. 그 출력은 테스터(122)에 입력된다. 여기서도, 테스트의 대상이 되는 DUT(121)로서는, 출력 단자수가 m(Y1∼Ym 개), 각 출력 단자에 는 n 개의 전압 레벨을 선택하여 출력하기 위한 n 계조 DA 컨버터를 내장한, 액정 드라이버용 LSI(소스 드라이버 LSI)를 이용한 예의 테스트 방법을 설명한다.

DUT(121)은, m개의 출력 단자를 구비하고, 각 출력 단자에는 각각 DA 컨버터(DAC)가 구비되어 있고, 앞에서 설명한 바와 같이, 표시 데이터에 따라서 n 종류의 계조 표시용 전압을 발생한다. 또한, 도 10에서는, 상기 DUT(121)에 있어서, 상술한 DUT(111)와 같이, 출력 연산 증폭기 등은 생략하고 있다.

우선, 테스터(122)로부터 DUT(121)에, 표시 데이터에 상당하는 입력 신호를 제공하고 m 개의 출력 단자로부터는, 예를 들면 동일한 계조 표시용 전압을 발생시키도록 DUT(121)을 동작시킨다.

m 개의 출력 단자로부터 출력된 계조 표시용 전압을, 동시에(병렬로) 차동 증폭기 어레이 모듈(124)에 탑재되는 차동 증폭기의 입력 단자에 각각 입력한다.

한편, DUT(121)의 출력 단자로부터 계조 전압이 입력되면 동시에, 계조 표시용 전압의 기대치 전압이 되는 전압값이 전압 발생기(123)로부터 출력되고, 차동 증폭기 어레이 모듈(124)에 탑재되는 차동 증폭의 다른 입력 단자에 입력된다.

DUT(121)가 출력한 m 개의 계조 표시용 전압값과 전압 발생기(123)에서 발생한 기대치 전압값의 차분 전압, 즉 기대치 전압과의 편차량을 차동 증폭기로 증폭하여 구한다. 이 차동 증폭기에서의 증폭은, 차분 전압의 비교 판정을 고정밀도로 행하기 위해서이다.

증폭된 각각 m 개의 전압값은, 차동 증폭기 어레이 모듈(124)의 출력 단자로부터 출력되어, 테스터(122)의 테스터 채널(1ch∼Mch)에 병렬로 입력된다.

테스터(122)에는, 전압 측정을 행하는 수단으로서, 고정밀도로 DC 전압 레벨을 측정하기 위한 DC 측정 유닛과 상술한 테스터 채널에 구비된 비교기가 있다. 비교기는, 주로, 기능 동작 테스트를 행하기 위한 것이기 때문에, 그 전압 측정 정밀도는 DC 측정 유닛에 비교하여 낮고, 통상적으로는, 상기한 바와 같은 고정밀도 전압 측정 및 비교 판정을 행하는 것은 할 수 없지만, 상술한 증폭 수단으로 차분 전압을 증폭하고 있기 때문에, 비교기에서의 비교 판정이 가능해진다.

이와 같이, 차동 증폭기 어레이 모듈(124)을 이용하여 측정을 행함으로써 종래와 동등, 혹은 그 이상의 측정 정밀도로 시험을 단시간에 실현하고 있다.

상기 차동 증폭기 어레이 모듈(124)에 입력되는 전압 발생기(123)로부터의 기대치 전압 파형과, DUT(121)의 출력 전압 파형(이하, 계조 전압 파형)과의 관계는, 도 7에 도시된 바와 같다.

DUT(121)로부터 출력되는 계조 전압값은, 기대치 전압값에 대하여 편차 전압 ΔV1, ΔV2, ΔV3, …를 발생한다. DUT(121)의 테스트에 있어서는, 이들 편차 전압 ΔV가 규정된 전압 범위에 들어가 있는지 어떤지, 또한 동일 계조 표시용 전압에서의 각 출력 단자 간의 전압값 비교에 있어서, 이들의 편차 전압 ΔV가 균일성을 갖고 있는지의 여부를 테스트한다.

또한, 상기 공보에 개시된 테스트 시스템에서는, 각 계조 표시용 전압마다의 기대치 전압을 기대치 전압 발생기(123)로부터 출력하는데, 이 기대치 전압으로서, 후술하는 γ 특성 사양 등을 반영한 형태의 미리 설정된 기대치 전압을 별도 연산 수단(테스터(122)에 내장)에서, 입력 신호를 기초로 테스트 프로그램 내에서 연산 하고, 그 결과를 기대치 전압 발생기(123)에 전송하여, 순차적으로, γ 특성을 반영한 기대치 전압을 출력하고 있었다.

그런데, 최근, 계조 수의 증가에 수반하여, 액정 드라이버와 같은 피 테스트 디바이스 DUT의 이상 출력 전압, 즉 기대치 전압과, 실제의 액정 드라이버의 출력 전압, 즉 계조 전압과의 편차 전압 ΔV에 대하여 규정되는 사양은 더욱 엄격하게 되어, 일반적으로 64 계조 사양으로서는 ± 20 ㎷ 이하, 256 계조 사양으로서는 ± 10 ㎷ 이하, 한층 더한 계조 수의 증가와 함께 수 ㎷ 이하로 되는 것도 시간 문제로 되고 있다.

또한, 기대치 전압도 γ 특성 사양 등에서 미리 설정한 계산식에 기초하여 테스트 프로그램 내에서 연산하고, 그 값을 전압 발생기에 전송하여, 기대치 전압으로서 출력하고 있기 때문에, 그 연산 결과 데이터의 전송에 소요되는 시간이나 계조수의 증가와 함께 길어져 있다.

*구체적으로는, 테스트 프로그램 내에서 연산하여 생성한 γ 특성에 대응한 출력 전압값을, 테스터로부터 전압 발생기에 전송하는 수단으로서, 테스터의 I/0 채널 수의 제약 때문에 1 ch에서 직렬로 데이터를 전송하여야만 하는 경우가 있다.

이 경우, 예를 들면 256 계조 표시용 도트 반전 대응의 액정 드라이버 LSI(소스 드라이버 LSI)에서는, 인접하는 단자는 액정 패널의 화소(도트)마다 교류 구동하기 때문에 정극성 및 부극성의 데이터가 필요하고, 따라서, 512 계조 표시용의 데이터를 전송해야 한다.

1 데이터(64 계조 표시용 액정 드라이버의 테스트에 필요한 데이터 비트 수는 6 비트 이상이 된다) 3 ms의 전송 시간이 필요하다고 하면, 기대치 전압의 전송만으로 1.5초의 시간이 필요해진다.

이것은, 이 전송되는 데이터의 비트 수는 기준 전압 발생기 자체의 정밀도에 기인하는 측정 정밀도에 관하여, 일례를 들면 64 계조 표시용 액정 드라이버(표시 데이터는 6 비트)에서의 일반적인 출력 변동 사양인 ± 20 ㎷를 판정하기 위해서는, 이 10배 이상의 측정 정밀도가 필요해진다.

10배 이상의 측정 정밀도를 확보하려고 하면, 표시 데이터 6 비트에 대하여, 3 비트분 정밀도를 더 높일 필요가 있고, 결과적으로, 6+3 비트의 9 비트의 전송 데이터가 필요하게 된다.

또한, 계조수의 증가에 비례하는 형태로 측정 정밀도의 향상에도 박차가 가해져, 어떻게 하여 고정밀도 측정을 실현해 갈 것인가 하는 것은, 중요한 과제의 하나이기도 하기 때문에, 정밀도 향상을 위해, 전송 데이터의 비트 수는 더욱 증대하게 되어, 이것이 데이터의 전송 시간의 증대로 된다.

그리고, 실제로 편차 전압을 판정하기 위한 시간과, 상기한 기대치 전압의 전송 시간을 비교하면, 판정 시간 1에 대하여, 전송 시간이 2∼3라는 비율이 되고, 계조수가 증가하여, 정밀도 향상이 필요하게 됨에 따라서, 그 비율은 더욱 증대하게 된다.

그 결과, 테스트를 행하는 데에 있어서 본래 필요로 하지 않는 시간(설정 시 간 등)이 길어지게 되고, 이것은 테스트 시간의 증대화, 즉 테스트 처리 능력의 저하로 이어진다.

본 발명의 목적은, 피 테스트 디바이스로서의 DA 컨버터의, 출력 전압의 테스트를 매우 단시간에 또한 고정밀도로 실시하는 것을 가능하게 하는 기준 전압 발생 장치 및 그것을 구비한 반도체 집적 회로와, 반도체 집적 회로의 검사 장치 및 그 검사 방법을 제공하는 것에 있다.

본 발명의 기준 전압 발생 장치는, 입력되는 기준 데이터에 따라서, 기준 전압을 발생하는 기준 전압 발생 장치로서, 발생하는 기준 전압의 수보다도 적은 수의 기준 데이터가 입력되고, 그 입력된 기준 데이터에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하여 생성하는 기준 데이터 생성 수단을 구비하는 것을 특징으로 하고 있다.

일반적인 기준 전압 발생 장치에서는, 하나의 기준 데이터에 대하여 하나의 기준 전압을 발생하도록 되어 있기 때문에, 필요로 하는 수의 기준 전압을 발생하는 데 걸리는 시간은, 기준 전압 발생 장치에의 기준 데이터의 전송에 걸리는 시간에 의존한다.

따라서, 기준 전압 발생 장치에서 발생시키는 기준 전압의 수를 늘리면, 그 만큼 그 기준 전압 발생 장치에 전송되는 기준 데이터의 수도 많아져, 기준 데이터의 기준 전압 발생 장치에의 전송에 걸리는 시간이 길어진다. 이 결과, 필요한 수의 기준 전압의 발생에 시간이 걸린다고 하는 문제가 생긴다.

그래서, 상기 구성과 같이, 기준 전압이 필요한 수보다도 적은 수의 기준 데이터로부터, 필요한 수의 기준 전압을 생성함으로써, 기준 전압 발생 장치에의 기준 데이터의 전송에 걸리는 시간을, 필요한 수의 기준 전압과 동일한 수의 기준 데이터를 전송하는 경우에 비교하여 짧게 할 수 있다. 이에 따라, 기준 전압의 발생에 걸리는 시간을 단축할 수 있다.

예를 들면, 이러한 기준 전압 발생 장치를, 기준 전압에 기초하여 피검사체(피 테스트 디바이스)를 검사하는 검사 장치에 이용하면, 검사 시간을 단축시킬 수 있다.

일반적으로, 기준 데이터를 기준 전압 발생 장치에 전송하는 시간은, 기준 전압 발생 장치 내부에서 기준 데이터를 보간하여 생성하는 시간에 비교하여 매우 길다. 이 때문에, 기준 데이터의 용량(비트 수)이 커지면, 상기한 시간차는 더욱 커진다.

따라서, 검사 정밀도를 높이기 위해서, 기준 전압의 발생에 필요한 기준 데이터의 용량(비트수)을 크게 한 경우, 상기 구성과 같이, 기준 전압 발생 장치 내부에서 기준 전압에 대응하는 기준 데이터를 생성하도록 하면, 검사 정밀도의 향상에 필요한 기준 데이터를 단시간에 생성할 수 있다.

이에 따라, 피 테스트 디바이스의 테스트를, 매우 단시간에 또한 고정밀도로 실시하는 것이 가능하게 된다.

기준 전압 발생 장치로서, 래더 저항 등을 이용하여 다전압값을 생성하는 장치에서는, 기준 데이터 생성부에 의한 기준 데이터의 보간은, 직선 보간이 된다.

상기 기준 데이터 생성부에 의한 직선 보간은, 예를 들면, 이하에 기술하는 보간부에 의해서 행해진다.

즉, 상기 보간부는, 입력되는 기준 데이터 간의 차를 산출하는 감산부와, 상기 감산부에서의 출력치를, 상기 입력되는 기준 데이터 간의 분할수로 제산하는 제산부와, 상기 제산부에서의 출력치에, 출력되는 기준 전압에 상당하는 비례치를 적산하는 적산부와, 상기 적산부에서의 출력치를, 상기 입력되는 기준 데이터의 보간치로 하여 가감산하는 가감산부로 이루어진다.

이 경우, 상기 보간부에 의해서, 기준 데이터의 직선 보간을 효율적으로 행할 수 있다.

또한, 피 테스트 디바이스로서의 액정 드라이버 LSI 등의 반도체 집적 회로에 상기 구성의 기준 전압 발생 장치를 내장하도록 해도 된다.

이 경우, 종래의 반도체 집적 회로의 검사 장치, 즉 기준 전압과 계조 표시용 전압과의 차를 증폭하여 양부를 판정하는 검사 장치를 그대로 사용할 수 있다.

또한, 본 발명의 반도체 집적 회로의 검사 장치는, 반도체 집적 회로의 출력 전압 레벨의 양부를, 별도 생성된 기준 전압과 비교함으로써 판정하는 반도체 집적 회로의 검사 장치로서, 입력되는 기준 데이터에 따라서, 상기 기준 전압을 발생하는 기준 전압 발생 장치를 구비하고, 상기 기준 전압 발생 장치는, 발생하는 기준 전압의 수보다도 적은 수의 기준 데이터가 입력되고, 그 입력된 기준 데이터에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하여 생성하는 것을 특징으로 한다.

상기한 구성에 따르면, 기준 데이터의 상기 기준 전압 발생 장치에의 전송에 걸리는 시간을 단축함으로써, 반도체 집적 회로의 검사에 필요한 출력 전압을 얻기 위한 시간을 단축할 수 있기 때문에, 반도체 집적 회로의 검사에 걸리는 시간을 대폭 단축할 수 있다.

이에 따라, 검사 정밀도를 높이기 위해서, 기준 데이터의 용량(비트 수)이 증가하더라도, 필요한 수의 기준 전압에 대응하는 모든 기준 데이터를 기준 전압 발생 장치에 전송하는 경우에 비교하여, 기준 데이터의 전송 시간을 대폭 단축할 수 있다.

따라서, 검사 정밀도를 높이기 위해서, 기준 전압의 발생에 필요한 기준 데이터의 용량(비트 수)을 크게 한 경우, 상기 구성과 같이, 기준 전압 발생 장치 내부에서 기준 전압에 대응하는 기준 데이터를 생성하도록 하면, 검사 정밀도의 향상에 필요한 기준 데이터를 단시간에 작성할 수 있다.

이에 따라, 피 테스트 디바이스인 반도체 집적 회로의 검사를, 매우 단시간에 또한 고정밀도로 실시하는 것이 가능하게 된다.

기준 전압 발생 장치로서, 래더 저항 등을 이용하여 다전압값을 생성하는 장치에서는, 기준 데이터 생성부에 의한 기준 데이터의 보간은, 직선 보간이 된다.

상기 기준 전압 발생 장치에 의한 기준 데이터의 보간은, 예를 들면, 이하에 도시하는 보간부에 의해서 행해진다.

즉, 상기 보간부는, 입력되는 기준 데이터 간의 차를 산출하는 감산부와, 상기 감산부에서의 출력치를, 상기 입력되는 기준 데이터 간의 분할수로 제산하는 제 산부와, 상기 제산부에서의 출력치에, 출력되는 기준 전압에 상당하는 비례치를 적산하는 적산부와, 상기 적산부에서의 출력치를, 상기 입력되는 기준 데이터의 보간치로 하여 가감산하는 가감산부로 이루어진다.

이 경우, 상기 보간부에 의해서, 기준 데이터의 직선 보간을 효율적으로 행할 수 있다.

상기 반도체 집적 회로로서, 액정 구동용 집적 회로, 즉 액정 드라이버 LSI(소스 드라이버 LSI)인 경우, 이하에 도시한 바와 같은 효과를 더 발휘한다.

즉, 상기한 반도체 집적 회로의 검사 장치에 따르면, 다출력·다계조화가 진행한 액정 드라이버 LSI의 검사에 있어서, 기준 전압값을 계조수나 계조 표시수, 액정 패널의 γ 특성 사양에 관한 정보를 고려하여 기준 데이터를 보간하여 생성하는 것이 가능해진다.

따라서, 디바이스마다 γ 특성이 서로 다른 경우의 연속 테스트나, 계조수가 예를 들면 256 계조·1024 계조로 증가한 경우라도, γ 특성에 따른 기준 전압을 용이하게 보간하여 생성하여 발생시킬 수 있기 때문에, 이러한 경우라도 기준 전압의 설정 시간을 고려할 필요가 없어, 실질의 판정 시간만으로 테스트를 행할 수 있다.

또한, 다계조화와 함께 측정 정밀도의 향상이 필요하여, 예를 들면 1024 계조의 경우에는 적어도, 1 ㎷ 이하의 측정 정밀도가 필요해지지만, 기준 데이터의 용량(비트 수)이 증가해도, 검사 시간은 종래 기술과 같이 대폭적으로는 증가하지 않고, 또한, 본 발명에서는 기준 전압을 기준 전압 발생 장치 내에서 생성하기 때 문에, 이 전압값의 정밀도를 향상시킬 수 있어, 종래의 테스터 등으로 기준 전압을 발생시키는 경우와 비교하여 매우 측정 정밀도를 향상시킬 수 있다.

상기 구성의 반도체 집적 회로의 검사 장치는, 이하에 도시하는 검사 방법의 처리의 흐름에 따라서 실행된다.

본 발명의 반도체 집적 회로의 검사 방법은, 반도체 집적 회로의 출력 전압 레벨의 양부를, 별도 생성된 기준 전압과 비교함으로써 판정하는 반도체 집적 회로의 검사 방법으로서, 발생하는 기준 전압의 수보다도 적은 기준 데이터에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하여 생성하는 기준 데이터 생성 단계와, 상기 기준 데이터 생성 단계에서, 얻어진 기준 데이터에 따라, 상기 기준 전압을 발생하는 기준 전압 발생 단계를 포함하고 있는 것을 특징으로 하고 있다.

또한, 상기 기준 데이터 생성 단계에서의 기준 데이터의 보간을, 직선 보간으로 하도록 하여도 된다.

또한, 상기 기준 데이터 생성 단계는, 입력되는 기준 데이터 간의 차를 산출하는 제1 단계와, 상기 제1 단계에서 산출된 값을 상기 입력되는 기준 데이터 간의 분할수로 제산하는 제2 단계와, 상기 제2 단계에서 제산된 값에, 상기 기준 전압 발생 단계에서 발생되는 기준 전압에 상당하는 비례치를 적산하는 제3 단계와, 상기 제3 단계에서 적산된 값을, 상기 입력되는 기준 데이터에 보간치로서 가감산하는 제4 단계를 포함하도록 해도 된다.

본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하에 기술하는 기재에 의 해서 충분히 알 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백하게 될 것이다.

본 발명의 일 실시 형태에 대하여, 설명하면 이하와 같다. 또한, 본 실시의 형태에서는, 피검사 디바이스(DUT)로서, 반도체 집적 장치의 일종인 액정 드라이버 LSI(출력수 m, 계조수 n)를 이용하여, 이 액정 드라이버 LSI를 검사하는 검사 장치에 대하여 설명한다.

본 실시의 형태에 따른 액정 드라이버 검사 장치에 대하여, 도 1을 참조하면서 이하에 설명한다. 도 1은, 액정 드라이버 검사 장치의 개략을 도시하는 블록도이다.

상기 액정 드라이버 검사 장치는, 반도체 집적 회로의 출력 전압 레벨의 양부를, 별도 생성된 기준 전압과 비교함으로써 판정하는 장치로서, 입력되는 기준 데이터에 따라서, 상기 기준 전압을 발생하는 기준 전압 발생 회로를 구비하고, 상기 기준 전압 발생 회로는, 발생하는 기준 전압의 수보다도 적은 수의 기준 데이터가 입력되고, 그 입력된 기준 데이터에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하여 생성하는 것을 특징하고 있다.

즉, 액정 드라이버 검사 장치는, 도 1에 도시한 바와 같이, 피 검사 디바이스(DUT)로서의 액정 드라이버 LSI(11)로부터의 출력 전압을 받아, 이 액정 드라이버 LSI(11)의 양부를 판정하기 위한, 테스터(12), 기준 전압 발생 장치(기준 전압 발생 회로)로서의 기대치 전압 발생기(13), 차동 증폭기 어레이 모듈(14)을 포함한 구성으로 되어있다.

상기 액정 드라이버 LSI(11)는, m 개의 DA 컨버터(DAC)(15)와, 각 DA 컨버터(15)에 접속된 출력 단자(16)(Y1∼Ym)를 갖고 있다.

상술한 DUT(111) 및 DUT(121)과 같이, 출력 연산 증폭기 등은 생략하고 있다.

상기 DA 컨버터(15)는, n 계조의 계조 전압을 출력하도록 되어 있다.

상기 액정 드라이버 LSI(11)는, 각 DA 컨버터(15)로부터 출력되는 계조 전압을, 각 출력 단자(16)로부터 차동 증폭기 어레이 모듈(14)에 병렬에 출력하도록 되어 있다.

상기 차동 증폭기 어레이 모듈(14)은, 액정 드라이버 LSI(11)로부터의 계조 전압이 입력되는 m 개의 입력 단자(17)와, 기대치 전압 발생기(13)로부터의 기대치 전압(기준 데이터)이 입력되는 1개의 입력 단자(18)와, m 개의 차동 증폭기(19)와, 각 차동 증폭기(19)에 접속된 출력 단자(20)를 포함한 구성으로 되어있다. 상기 각 차동 증폭기(19)는, 입력 단자(17)로부터의 계조 전압과, 입력 단자(18)로부터의 기대치 전압이 입력되도록 되어 있다.

상기 차동 증폭기 어레이 모듈(14)은, 각 차동 증폭기(19)에서, 계조 전압과 기대치 전압과의 차분 전압을 구한 후, 증폭하여 출력 단자(20)로부터 테스터(12)에 병렬에 출력하도록 되어 있다.

여기서, 상기 차동 증폭기(19)의 동작에 대하여, 도 7을 참조하면서 이하에 설명한다. 도 7은, 차동 증폭기(19)에 입력된 계조 전압 파형과 기대치 전압 파형과의 관계를 도시하는 도면이다.

각 차동 증폭기(19)는, 액정 드라이버 LSI(11)로부터 출력되는 계조 전압과, 기대치 전압 발생기(13)로부터 출력되는 기대치 전압 간의 편차 전압(도 7에 도시한, ▲V1, ▲V2, ▲V3)을 소정의 배율(예를 들면, 100배, 혹은, 그 이상의 배율)로 증폭한 증폭 출력 전압을 출력하는 것이다. 이 차동 증폭기(19)에 있어서의, 편차 전압값의 증폭 처리에 의해, 후단의 테스터(12)의 비교기(22)에 있어서의 비교 판정의 고정밀도화를 실현하고 있는 것이다.

상기 테스터(12)는, 차동 증폭기 어레이 모듈(14)로부터의 차분 전압이 입력되는 m 개의 입력 채널(21)(1 ch∼Mch)과, 각 입력 채널(21)을 통하여 입력되는 차분 전압이 소정의 전압 범위에 있는지의 여부를 판정하는 비교기(22)를 포함한 구성으로 되어있다.

상기 테스터(12)를 구성하는 비교기(22)는, 각 입력 채널(21)을 통하여 입력된 각 차동 증폭기(19)로부터의 증폭 출력 전압이, 각각, 소정의 전압 범위(예를 들면, 64 계조인 경우에는, 편차 전압의 값으로 나타내고, ± 20 ㎷ 이하의 범위, 256 계조인 경우에는, 마찬가지로 하여, ± 10 ㎷ 이하의 범위)에 있는지의 여부의 판정을 동시에 실행하고, 그 결과를 나타내는 신호, 즉, 모든 입력 전압이 소정 전압 범위 내에 있는지, 혹은, 어느 하나의 입력 전압이 소정 전압 범위 외로 되어 있는지를 나타내는 판정 결과 신호를 출력하도록 되어 있다.

여기서, 상기 기대치 전압 발생기(13)에 대하여, 도 2 및 도 3을 참조하면서 이하에 설명한다. 도 2는 기대치 전압 발생기(13)의 개략 구성을 도시하는 블록도이고, 도 3은 기대치 전압 발생기(13)의 회로예를 도시하는 회로도이다.

상기 기대치 전압 발생기(13)는, 입력되는 기준 데이터에 따라서, 기준 전압을 발생하는 장치로서, 발생하는 기준 전압의 수보다도 적은 수의 기준 데이터가 입력되고, 그 입력된 기준 데이터에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하여 생성하는 기준 데이터 생성 수단을 구비하는 것을 특징으로 한다.

즉, 기대치 전압 발생기(13)는, 도 2에 도시한 바와 같이, 테스터(12)로부터의 기대치 데이터(기준 데이터)나 제어 패턴 신호(연산용 설정치나 제어 신호)를 입력하는 입력 수단(31)과, 입력된 기대치 데이터를 보간하여, 출력되는 기준 전압의 수와 동일한 수가 되도록 기대치 데이터를 생성하는 기대치 데이터 생성 수단(33)과, 입력된 제어 패턴 신호에 기초하여, 상기 기대치 데이터 생성 수단(33)의 제어를 행하는 제어 수단(32)과, 기대치 데이터 생성 수단(33)으로써 생성된 기대치 데이터에 따른 기준 전압을 생성하여, 출력하는 기대치 전압 출력수단(36)을 포함한 구성으로 되어있다.

상기 기대치 데이터 생성 수단(33)은, 기대치 데이터에 대하여 소정의 연산(보간 처리)을 행하는 연산 수단(34)과, 기대치 데이터나 연산 결과를 기억하는 기억 수단(35)을 포함하고 있다. 또한, 액정 드라이버 LSI(11) 내부에 있어, 다전압값은 래더 저항(도 6 참조)에 의해서 발생하도록 되어 있기 때문에, 상기 연산 수단(34)에 의한 보간 처리는, 직선 보간으로 할 필요가 있다.

이 기대치 데이터 생성 수단(33)에서는, 입력되는 기대치 데이터가 디지털 데이터이고, 기억이나 연산에 있어서도 디지털 데이터 상태로 행해진다. 따라서, 기대치 전압 출력수단(36)에서, 기준 전압을 생성한 후, 그 기준 전압을 DA 변환하여 기대치 전압으로서 차동 증폭기 어레이 모듈(14)에 출력하도록 되어 있다.

또한, 기대치 전압 출력수단(36)은, 기대치 데이터에 따른 기준 전압을 생성한 후, 그 기준 전압을 단순히 버퍼 수단에 기억시킬 뿐이고, 디지털 데이터 상태로 차동 증폭기 어레이 모듈(14)에 출력해도 된다. 이 경우, 차동 증폭기 어레이 모듈(14)의 입력 단자(18)와 차동 증폭기(19) 사이에 DA 컨버터를 구비하도록 하면 좋다.

상기 구성의 기대치 전압 발생기(13)에 있어서 직선 보간을 행하는 경우의 구체적인 회로 구성의 일례를, 도 3에 도시한다. 도 3에 있어서, 디지털 설정 입력이라고 되어 있는 것은, 도 1에 도시한 테스터(12)로부터의 기대치 데이터에 관한 데이터의 입력을 나타내고, 제어 패턴 입력이라고 되어 있는 것은, 테스터(12)로부터의 제어 패턴 신호의 입력을 나타내고 있다. 또한, 컨트롤러는, 도 2의 제어 수단(32)에 상당하는 것으로 한다. 상기 기대치 데이터는, 계조순으로 기대치 전압 발생기(13)에 입력된다.

상기 기대치 전압 발생기(13)는, 기대치 데이터가 제1 메모리에 입력된다. 제1 메모리에 저장된 기대치 데이터는, 후단의 래치에 일시 저장됨과 함께, 후단의 감산 수단 〔-〕 에 전송된다. 래치에 있어서, 저장되는 기간은, 다음의 계조의 기대치 데이터가 제1 메모리에 입력될 때까지이다.

상기 감산 수단에는, 제1 메모리로부터의 기대치 데이터와, 래치에 저장된 기대치 데이터가 입력되고, 이들의 차를 구하여, 후단의 제산 수단 〔÷〕에 전송 된다. 여기서, 래치로부터 감산 수단에 전송되는 기대치 데이터는, 제1 메모리로부터 감산 수단에 전송되는 기대치 데이터와는 계조수가 다르다.

한편, 상기한 래치에 저장된 기대치 데이터는, 후단의 가감산 수단에도 전송된다. 이 가감산 수단 〔+/-〕에서의 가감산에 대해서는, 후술한다.

또한, 제2 메모리에는, 테스터(12)로부터 전송되는 기대치 데이터에 관한 데이터 중, 기대치 데이터 간의 분할수가 기억되고, 그 분할수를 상기 제산 수단에 전송한다.

따라서, 상기 제산 수단에서는, 전단의 감산 수단으로부터 전송된 데이터를, 제2 메모리에 저장된 기대치 데이터 간의 분할수에 따라서 제산하고, 그 결과를 후단의 적산 수단 〔×〕에 전송한다.

또한, 제3 메모리에는, 테스터(12)로부터 전송되는 기대치 데이터에 관한 데이터 중, 출력되는 기준 전압에 상당하는 비례치(계조 표시수)가 기억되고, 그 비례치를 상기 적산 수단에 전송한다.

따라서, 상기 적산 수단에서는, 전단의 제산 수단으로부터의 데이터에, 제3 메모리에 저장된 기준 전압에 상당하는 비례치를 적산하고, 그 결과를 후단의 가감산 수단에 전송한다.

상기 가감산 수단에서는, 제1 메모리로부터 래치를 거쳐서 전송된 기대치 데이터에 대하여, 상기 적산 수단으로 얻어진 값을 가감산하고, 이 결과를 기준 전압으로서, 차동 증폭기 어레이 모듈(14)에 출력한다.

또한, 상기 가감산 수단에서, 계조 표시용 전압에 따라서 가산과 감산 중의 어느 하나가 실행된다.

상기 감산 수단, 제산 수단, 적산 수단, 가감산 수단으로, 기준 데이터를 보간하는 보간 수단을 구성하고, 상기 보간 수단은, 직선 보간을 실현하는 데에 있어서 최적의 것으로 되어 있다.

따라서, 상기 구성의 액정 드라이버 검사 장치에서의 검사 방법은, 이하와 같이된다.

반도체 집적 회로의 출력 전압 레벨의 양부를, 별도 생성된 기준 전압과 비교함으로써 판정하는 반도체 집적 회로의 검사 방법에 있어서, 발생되는 기준 전압의 수보다도 적은 수의 기준 데이터에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하여 생성하는 기준 데이터 생성 단계와, 상기 기준 데이터 생성 단계에서, 얻어진 기준 데이터에 따라서, 상기 기준 전압을 발생하는 기준 전압 발생 단계를 포함한 것이 된다.

이하에, 상기 액정 드라이버 검사 장치에서의 검사 동작을 설명한다. 여기서는, 피 테스트 디바이스인 액정 드라이버 LSI(소스 드라이버 LSI)는, 예를 들면, 도 5a의 γ 특성예1과 같은 특성을 갖는 것으로 한다. 그리고, 도 5a의 γ 특성예1의 횡축 1(1 계조째)으로부터 횡축 2(16 계조째)까지의 출력 특성을 테스트하는 경우의 5 계조째의 출력 전압을 테스트하기 위해서, 본 기대치 전압 발생기(13)에서 5 계조째의 출력 전압을 생성하는 예로 설명한다.

상기 기대치 전압 발생기(13)에 있어서, γ 특성예1의 계조 표시용 전압을 생성하도록, 기준 전압을 설정한다. 이 기준 전압은, 테스터(12)로부터 출력해도 되고, 별도로, 전압 발생기로부터 출력해도 된다.

그리고, 액정 드라이버 LSI(11)에는, 표시 데이터의 입력 단자(도시 생략)로부터 5 계조째에 상당하는 표시 데이터를 테스터(12)로부터 출력한다. 이것으로, 액정 드라이버 LSI(11)의 액정 패널에의 출력 단자(16) Y1∼Ym으로부터는 5 계조 표시용 전압이 출력되게 된다.

한편, 테스터(12)로부터 제어 패턴 신호(연산용 설정치나 제어 신호)가 기대치 전압 발생기(13)의 입력 수단(31)을 통하여 입력됨으로써 제어 수단(32)에 의한 제어로, 이하의 동작이 행해진다.

우선, 1 계조째(도 5a의 횡축 1)의 출력 전압 6 V에 상당하는 디지털 기준치 데이터 D1가 테스터(12)로부터 입력 수단(31)을 통하여 입력(디지털 설정 입력)되어, 제1 메모리에 기억됨과 함께, 래치 회로에 래치된다.

계속해서, 17 계조째(도 5a의 횡축2)의 출력 전압 5.5 V에 상당하는 디지털 기준치 데이터 D1가 테스터(12)로부터 입력 수단(31)을 통하여 입력(디지털 설정 입력)되어, 제1 메모리에 기억된다.

계속해서, 감산 수단(도 3의 〔-〕)으로, 래치되어 있는 디지털 기준치 데이터 D1와, 지금 입력되고 기억된 디지털 기준치 데이터 D16의 차분 전압 L을 산출하고, 그 차분 전압치를 제산 수단(도 3의 [÷〕)에 전송한다.

한편, 제2 메모리에는, 제어 패턴 신호로서 컨트롤러를 통하여, 도 5a의 횡축 1-2 사이의 계조수 J1(여기서는, J1=16)이 입력된다.

또한, 도 5a의 횡축 2-3 사이, 3-4 사이, 4-5 사이의 계조수 Ji(여기서는, 동일하게 J2=J3=J4=16)가 마찬가지로 기억된다.

또한, 제3 메모리에는, 현재 테스트하는 계조 표시수 H가 5 계조째인 것을 나타내는 5의 값이 기억되어 있다. 이 값은, 제어 패턴 신호로서, 컨트롤러를 통하여 제3 메모리에 기억되는 것으로 한다.

상기 감산 수단으로 산출된 차분 전압 L은, 제산 수단(도 3의 〔÷〕)에서, 계조수 J에서 제산되어, L/J가 산출된다. 여기서는, L/J=(6 V-5.5 V)/16이 계산된다.

계속해서, 상기한 L/J는, 적산 수단(도 3의 〔×〕)에 전송되고, 그 적산 수단에서, 기준 전압에 상당하는 비례치로서의 계조 표시수 H로 적산되어, L× H/J가 계산된다.

여기서는, 5 계조째이기 때문에, H=5가 되고, L×H/J=(6 V-5.5 V)×5/16가 산출된다.

계속해서, 상기한 L× H/J는, 가감산 수단(도 3의 〔-〕)에 전송되어, 이 가감산 수단에서, 먼저 래치되어 있는 디지털 기준치 데이터 D1로부터, 이 값을 감산함으로써, 구하는 5 계조째의 기대치 전압(디지털 데이터)을 생성하고, DA 컨버터에 의해 아날로그 기대치 전압값을 얻는다.

또한, 여기서는, 계조 전압이 높은 측의 출력 전압(예를 들면, 6 V)을 기준으로 하고 있기 때문에, 상기 가감산 수단은, 감산 수단으로서 기능시키고 있지만, 반대로, 계조 전압이 낮은 측의 출력 전압(예를 들면, 1 V)을 기준으로 하여 연산을 개시하면, 가산 수단으로서 기능시키도록 하면 된다.

*상술된 바와 같이 하여 얻어진 아날로그 기대치 전압값을, 도 1의 차동 증폭기 어레이 모듈(14)에 출력함으로써, 5 계조째의 출력 전압의 테스트를 할 수 있게 된다.

이와 같이 하여, 액정 드라이버 LSI(11)의 각 출력 단자(16)의 출력 전압을 순차적으로 테스트하여, 계속해서, 표시 데이터와 계조 표시수 H를 바꾸면서 테스트를 반복하고, 다음에 도 5a의 다음의 횡축 k-(k+1)을 시프트하여 마찬가지의 테스트를 행함으로써 액정 드라이버 LSI(11)에 있어서의 전 계조 표시용 전압에 있어서의 각 출력 단자(16)에서의 출력 특성을 테스트할 수 있다.

또한, 계조수 J와 디지털 기준치 데이터 Di를 변환시킴으로써, 액정 드라이버 LSI(11)이 상이한 γ 보정에 용이하게 대응 가능하다.

본 실시예는, 액정 드라이버 LSI의 출력 특성을 예를 들어, 직선 특성의 양단 데이터를 입력하고, 사이의 출력치는 보간하는 것이지만, 절선 특성에서도 3점 데이터 혹은 복수 데이터를 입력하여, 각 직선부를 산출하여 보간하면 된다.

또한, 도 3에서는, 제2 메모리에 계조수 J를, 제3 메모리에 현재 주목하고 있는 계조 표시수 H를 기억하는 방식이지만, 제3 메모리는 카운터(여기서는 16 카운터)로 하여 별도 클럭을 카운트하고 1, 2, …,16, 1, 2,… 의 디지털 데이터를 출력하도록 해도 된다.

다음에, 상기 기대치 전압 발생기(13)의 입출력과 처리예에 대하여, 도 4a∼도 4d를 참조하면서 이하에 설명한다. 도 4a∼도 4d는, 도 2에 도시하는 입력 수 단(31)의 4개의 예를 도시하고 있고, 이들 모두의 출력처는 기대치 전압 발생기(13)의 제어 수단(32)이다. 또한, 입력 수단(31)은, 이들 4개의 예에 한정되는 것이 아니다

도 4a는, 입력 수단(31)으로서, 병렬 데이터 입력 수단을 이용한 예를 도시하고 있다. 이 경우, 테스터(12)로부터 병렬로 기대치 데이터 및 제어 패턴 신호가 병렬 데이터 입력 수단에 입력되어, 기대치 전압 발생기(13)의 내부에서, 병렬로 신호 처리가 행하여진다. 그렇기 때문에, 기대치 전압 발생기(13)에서의 처리를 고속으로 행하는 것이 가능해진다.

도 4b는, 입력 수단(31)으로서, 직렬 접속된 직렬 데이터 입력 수단과 직렬/병렬 변환 수단을 이용한 예를 도시하고 있다. 이 구성은, 테스터(12)의 I/O가 1 채널 밖에 사용할 수 없는 경우를 상정한 것으로서, 기대치 데이터 및 제어 패턴 신호를 직렬 신호로서 받아, 직렬/병렬 변환 처리를 행한 후, 도 3에 도시하는 기대치 전압 발생기(13)의 회로에서 병렬 처리를 행하는 것이다.

도 4c는, 입력 수단(31)으로서, 직렬 접속된 아날로그 데이터 입력 수단과 AD 변환 수단을 이용한 예를 도시하고 있다. 이 경우, 테스터(12)로부터 기대치 데이터를 아날로그 신호로서 받아, AD 변환하여 디지털 신호로 한 뒤에, 도 3에 도시한 기대치 전압 발생기(13)의 회로에서 처리하는 것이다.

도 4d는, 입력 수단(31)으로서, 도 4a∼도 4c에 도시한 입력 수단을 전환 가능하게 한 예를 도시하고 있다. 즉, 기대치 전압 발생기(13)에 있어서, 상기 3개의 방식에 대응할 수 있도록 하고 있다.

도 4d에서는, 예를 들면, 채널 수 CH에 여유가 있는 테스터를 사용하는 경우에는, 도 4a에 도시하는 병렬 데이터 입력 수단을 이용하여 그대로 처리하는 고속화 대응하는 방식으로 전환하고, 채널 수 CH에 여유가 없는 테스터에 사용하는 경우에는, 도 4b에 도시하는 1 CH만 사용하여 직렬 데이터 입력 수단으로 받아 내부에서 직렬/병렬 변환하는 방식으로 전환하고, 테스터에 있어서, 아날로그 데이터를 생성하여 입력하는 경우에는, 도 4c에 도시하는 아날로그 데이터를 입력하여, 내부에서 AD 변환하는 방식으로 전환한다.

이와 같이, 각 방식의 전환은, 테스터의 특성에 따라서 행하면 된다. 이 전환은 기계적인 스위치를 이용해도 되고, 테스터로부터의 신호의 종류(병렬 데이터, 직렬 데이터, 아날로그 데이터)를 입력 수단(31)의 입력단에서 자동적으로 판단하여, 각 신호의 종류에 따른 방식으로 자동적으로 전환하도록 해도 된다.

본 발명의 포인트는, 액정 드라이버 LSI에 한하지 않고, 각종 아날로그 전압값을 출력하는 피 테스트 디바이스에 있어서, 테스터로 기대치 전압 데이터를 생성할 때, 모든 출력치 데이터를 생성하여 기대치 전압 발생기에 전송하는 것은 아니고, 출력치의 간격을 두고, 생성하여 전송하고, 그 데이터를 이용하여, 기대치 전압 발생기 내에서 연산함으로써, 사이의 출력 데이터를 보간하여 원하는 기대치 데이터를 생성시키는 것이다.

이 취지를 바꾸지 않은 범위에서 여러가지 변경이 가능하다.

본 실시예에서는 도 1의 시스템 구성예 중의 기대치 전압 발생기(13)에 주목한 것이지만, 이 부분을 테스터(12)에 내장해도 되고, 또는, 기대치 전압 발생기 (13)를 액정 드라이버 LSI(11) 등의 반도체 집적 회로에 내장하고, 도 6에 도시한 바와 같은 래더 저항으로 치환하여, 제어 수단과 기억 수단과 연산 수단과 DA 변환 수단을 포함시킴으로써 외부로부터 기대치 데이터를 입력하고, 내부에서 래치시킴으로써 용이하게 여러가지 출력 특성으로 변경 가능한 집적 회로로 하는 것도 가능하여, 응용범위는 광범위하다.

그런데, 상기 액정 드라이버 LSI(11)에 있어서, 상품화되어 있는 거의 대부분은, 액정 패널의 소정의 γ 특성에 대응하는 계조 출력 특성을 구비한 것으로 되어 있는데, 복수 종류의 액정 패널에 대하여, 1 종류의 액정 드라이버로 대응 가능하게 하기 위해서, 칩마다 γ 특성 설정 변경을 가능하게 할 수 있는 복수 종류의 γ 특성에 대응할 수 있는 고기능의 액정 드라이버가 제안되어 있다.

그러나, 이러한 고기능의 액정 드라이버의 시험에서는, 이상적인 전압값의 연산시간도 플러스되게 되기 때문에, 더욱 테스트 시간이 증가하게 된다.

여기서, 고기능인 액정 드라이버의 시험에 있어서의 테스트 시간 증대의 요인에 대하여, 도 5를 참조하면서 이하에 설명한다. 도 5a∼도 5c는, 각각 액정 패널의 γ 특성예를 도시한 그래프이고, 각각 종축은 액정 드라이버 LSI에서의 액정 패널에의 계조 표시용 출력 전압값(1 V∼6 V)을 나타내고, 횡축은 계조를 나타내고 있다.

도 5a에 도시하는 γ 특성예1와 도 5b에 도시하는 γ 특성예2는, 횡축 1-2 사이(횡축 k-k+ 1)에는 16 계조가 있고, 횡축 1-5 사이에서, 예를 들면, 계 64 계조 표시이고, 횡축 1-2 사이(횡축 k-k+ 1)는 직선 특성인 것을 나타내고, 횡축2, 3, 4에서 절선 특성을 나타내는 것이다.

γ 특성예1와 γ 특성예2에 있어서, 이 절선 특성이, 액정 패널의 차이 등 때문에 달라져 있는 것을 나타내고 있다.

또한, 도 5c에 도시하는 γ 특성예3는, 횡축 1-2 사이(횡축 k-k+1)를 보다 조밀한 절선 특성을 갖게 한 계조 표시용 출력 전압과 계조와의 관계를 나타내고 있다.

어느 것이나, 외부로부터 액정 드라이버 LSI의 기대치 전압 발생기(13)에 입력하는 기준 전압(도 6의 래더 저항을 참조)을 바꿈으로써 상기 출력 전압을 생성하고 있다.

이와 같이, 액정 재료나 액정 패널의 특성에 따라서, 표시 품위를 최적의 값에 대응하여 설정하기 위해서 γ 특성을 변경하고 있기 때문에, 액정 드라이버에 내장하고 있는 래더 저항에 의해서 계조마다의 출력 전압값(도 6에서는 참조 전압을 바꿈으로서 대응하는 예)이 결정되어, 테스트 프로그램 내에서는 γ 특성 사양에 따른 계산식을 이용하여 각 계조마다의 출력 전압을 연산으로 구하고, 그 값을 기준 전압값 데이터로서 검사 장치로부터 출력하고 있다.

이 기준 전압값 데이터를 기대치 전압 발생기(13)에 입력하여, 해당 기대치 전압 발생기(13) 내부의 DA 컨버터로 디지털-아날로그 변환을 행하여 기대치 전압으로서 차동 증폭기 어레이 모듈(14)에 출력한다.

종래에는, 액정 패널마다 γ 특성이나 계조수를 결정하여, 도 6에 도시하는 LSI 내부의 래더 저항치(참조 전압을 바꾸는 것은 아니라, 래더 저항의 저항값을 γ 특성에 맞추어서 설정)를 설정함으로써 커스텀적으로 생성하는 것이 일반적이다.

그래서, 상술한 바와 같이, 최근에는 γ 특성이 도 5a, 도 5b에 도시하는 γ 특성1 ·γ 특성2로 변화하는 경우나, 도 5c에 도시하는 γ 특성3과 같이 계조수를 변경시키는 경우라도, 동일한 액정 드라이버 LSI에서 복수 종류의 액정 패널에 대응할 수 있는 고기능인 액정 드라이버가 제안되어 있다.

이러한 기능을 갖은 액정 드라이버 LSI의 출력 특성(허용치, 균일성)을 보증하기 위해서는 모든 출력 상태를 테스트하여 둘 필요가 있고, 그 때문에, γ 특성을 바꾼 출력 테스트도 행할 필요가 있다.

이것은, 서로 다른 γ 보정을 행하고 있는 다른 액정 드라이버 LSI를 동일한 테스터로 연속하여 테스트하는 경우도 마찬가지로 생각되는 것이다.

종래의 반도체 집적 회로의 검사 장치에서는, 테스트 프로그램 내에서 γ 특성에 따른 계조 출력 전압을 연산시켜, 그 결과에 따른 기준치 데이터(테스터의 I/O의 관계로 1 ch인 경우도 있다)를 테스터로부터 출력시켜 기대치 발생 수단으로 기대치 전압으로서 생성하는 방법이 취해지고 있지만, 이 방법으로는, 용이하게 기대치 전압을 출력할 수 없고 테스트 시간을 증가시킬 뿐만 아니라, 테스트 프로그램이 번잡화, 개발 효율의 저하로도 이어진다.

또한, 테스터 내부의 메모리 용량의 증대도 문제가 된다.

이상과 같이, 측정 정밀도의 향상, 및 1개의 액정 드라이버로 여러가지 γ 특성에 대응 가능한 액정 드라이버도 상정한 테스트를 행하여 가는 데에 있어서, 도 10에 도시하는 종래의 반도체 집적 회로의 검사 장치에 있어서, 테스트 시간의 단축을 실현하기 위해서는, 액정 드라이버의 출력 전압과의 차분을 취하기 위한 기준 전압값을 얼마나 효율적으로 발생시킬지가 중요하게 된다.

그런데, 도 1에 도시하는 반도체 집적 회로의 검사 장치에서는, 기대치 전압 발생기(13)에 있어서, 기대치 전압을 발생시키는 시간을 대폭 단축시킬 수 있기 때문에, 상술한 바와 같은 고기능의 액정 드라이버 LSI의 테스트를, 고정밀도, 또한 단시간에 완료시킬 수 있다.

통상, 다출력·다계조화가 진행한 액정 드라이버 LSI 등의 반도체 집적 회로의 검사에 있어서, 비교기(22)에 있어서의 차동 증폭 전압의 동시 판정에 의해, 테스트 시간의 대폭적인 단축을 도모할 수 있는데, 액정 드라이버 LSI(11)로부터 출력되는 n 개의 계조 전압에 대응하는 기준 전압을 테스터로써 생성하여, 측정마다 이 전압을 취득하는 방법에서는, 액정계 출력의 측정을 행하는 실질의 테스트 시간과 비교하여, 기준 전압값의 설정 시간(전송 시간)의 수배의 시간을 요하고 있다.

그런데, 본 발명의 액정 드라이버 검사 장치에 따르면, 기준 전압값을 계조수나 계조 표시수 등, 액정 패널의 γ 특성 사양에 관한 정보를 메모리에 저장하여, 이들의 정보를 기초로 기준 전압값을 보간하여 생성하기 때문에, 종래, 테스터에서 생성하여 기준 전압값 데이터를 전압 발생기에 전송한 경우에 요하던 전송 시간보다도 대폭 전송 시간을 단축할 수가 있어, 이 결과, 테스트 시간의 대폭적인 단축을 도모하는 것이 가능해진다.

또한, 디바이스마다 γ 특성이 서로 다른 경우의 연속 테스트나, 계조수가 예를 들면 256 계조·1024 계조로 증가한 경우라도, γ 특성에 따른 기준 전압을 용이하게 보간하여 생성하여 발생시킬 수 있기 때문에, 이러한 경우라도 기준 전압의 설정 시간을 고려할 필요가 없고, 실질의 판정 시간만으로 테스트를 행할 수 있게될 뿐만 아니라, 테스트 프로그램이 번잡화를 억제할 수 있고, 고효율의 테스트를 용이하게 실현하는 것이 가능하다.

또한, 다계조화와 함께 측정 정밀도의 향상이 필요하고, 예를 들면 1024 계조품으로서는 적어도, 1 ㎷ 이하의 측정 정밀도가 필요하게 되지만, 기준치 데이터의 비트 수가 증가해도, 테스트 시간은 종래 기술과 같이 대폭적으로는 증가하지 않고, 또한, 본 발명에서는 기준 전압을 테스터가 아니라 기대치 전압 발생기(13) 내에서 생성하기 때문에, 이 전압값의 정밀도를 향상시킬 수 있어, 종래의 테스터 등으로 기준 전압을 발생시키는 경우와 비교하여 매우 측정 정밀도를 향상시킬 수 있다.

또한, 본 실시의 형태에서는, 본 발명을, 반도체 집적 회로로서 액정 드라이버 LSI의 테스트에 적용한 경우에 대해 설명하였지만, 이것에 한정되는 것이 아니고, 래더 저항 등을 이용한 직선 보간할 수 있는 다전압값 생성 장치나, 그 검사에 유효하다. 따라서, 본원 발명은, 전압값을 바꿈으로써 계조 표시를 행하고 있는 표시 장치나, DA 컨버터의 출력 검사에도 적용할 수 있다.

이상과 같이, 본 발명의 기준 전압 발생 장치는, 입력되는 기준 데이터에 따라서, 기준 전압을 발생하는 기준 전압 발생 장치에서, 발생되는 기준 전압의 수보다도 적은 수의 기준 데이터가 입력되고, 그 입력된 기준 데이터에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하여 생성하는 기준 데이터 생성 수단을 구비하고 있는 구성이다.

그렇기 때문에, 기준 전압이 필요한 수보다도 적은 수의 기준 데이터로부터, 필요한 수의 기준 전압을 생성함으로써, 기준 전압 발생 장치에의 기준 데이터의 전송에 걸리는 시간을, 필요한 수의 기준 전압과 동일한 수의 기준 데이터를 전송하는 경우에 비교하여 짧게 할 수 있다. 이에 따라, 기준 전압의 발생에 걸리는 시간을 단축할 수 있다고 하는 효과를 발휘한다.

상기 기준 데이터 생성 수단에 의한 기준 데이터의 보간은, 직선 보간이 적절히 이용된다.

이 경우, 기준 전압 발생 장치에 래더 저항 등을 이용하는 것이 가능해지므로, 간단한 구성으로 기준 데이터의 보간을 행할 수 있다고 하는 효과를 발휘한다.

상기 기준 데이터 생성 수단에 의한 직선 보간은, 예를 들면, 이하에 도시하는 보간 수단에 의해서 행해진다.

즉, 상기 보간 수단은, 입력되는 기준 데이터 간의 차를 산출하는 감산 수단과, 상기 감산 수단으로부터의 출력치를, 상기 입력되는 기준 데이터 간의 분할수로 제산하는 제산 수단과, 상기 제산 수단으로부터의 출력치에, 출력되는 기준 전압에 상당하는 비례치를 적산하는 적산 수단과, 상기 적산 수단으로부터의 출력치를, 상기 입력되는 기준 데이터의 보간치로서 가감산하는 가감산 수단으로 이루어진다.

이 경우, 상기 보간 수단에 의해서, 기준 데이터의 직선 보간을 효율적으로 행할 수 있다고 하는 효과를 발휘한다.

또한, 피 테스트 디바이스로서의 액정 드라이버 LSI 등의 반도체 집적 회로에 상기 구성의 기준 전압 발생 장치를 내장하도록 해도 된다.

이 경우, 종래의 반도체 집적 회로의 검사 장치, 즉 기준 전압과 계조 표시용 전압과의 차를 증폭하여 양부를 판정하는 검사 장치를 그대로 사용할 수 있다고 하는 효과를 발휘한다.

또한, 본 발명의 반도체 집적 회로의 검사 장치는, 이상과 같이, 반도체 집적 회로의 출력 전압 레벨의 양부를, 별도 생성된 기준 전압과 비교함으로써 판정하는 반도체 집적 회로의 검사 장치에서, 입력되는 기준 데이터에 따라서, 상기 기준 전압을 발생하는 기준 전압 발생 회로를 구비하고, 상기 기준 전압 발생 회로는, 발생되는 기준 전압의 수보다도 적은 수의 기준 데이터가 입력되고, 그 입력된 기준 데이터에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하여 생성하는 구성이다.

그렇기 때문에, 기준 데이터의 해당 기준 전압 발생 수단에의 전송에 걸리는 시간을 단축함으로써, 반도체 집적 회로의 검사에 필요한 출력 전압을 얻기 위한 시간을 단축할 수 있기 때문에, 반도체 집적 회로의 검사에 걸리는 시간을 대폭 단축할 수 있다.

이에 따라, 검사 정밀도를 높이기 위해서, 기준 데이터의 용량(비트 수)이 증가해도, 필요한 수의 기준 전압에 대응하는 모든 기준 데이터를 기준 전압 발생 장치에 전송하는 경우에 비교하여, 기준 데이터의 전송 시간을 대폭 단축할 수 있 다.

따라서, 검사 정밀도를 높이기 위해서, 기준 전압의 발생에 필요한 기준 데이터의 용량(비트 수)을 크게 한 경우, 상기 구성과 같이, 기준 전압 발생 장치 내부에서 기준 전압에 대응하는 기준 데이터를 생성하도록 하면, 검사 정밀도의 향상에 필요한 기준 데이터를 단시간에 작성할 수 있다.

이상의 점으로부터, 피 테스트 디바이스인 반도체 집적 회로의 검사를, 매우 단시간에 또한 고정밀도로 실시하는 것이 가능하게 된다고 하는 효과를 발휘한다.

상기 기준 전압 발생 회로에 의한 기준 데이터의 보간은, 직선 보간이 적합하게 이용된다.

이 경우, 기준 전압 발생 장치에 래더 저항 등을 이용하는 것이 가능해지므로, 간단한 구성으로 기준 데이터의 보간을 행할 수 있다고 하는 효과를 발휘한다.

상기 기준 전압 발생 회로에 의한 기준 데이터의 보간은, 예를 들면, 이하에 도시하는 보간 수단에 의해서 행해진다.

즉, 상기 보간 수단은, 입력되는 기준 데이터 간의 차를 산출하는 감산 수단과, 상기 감산 수단으로부터의 출력치를, 상기 입력되는 기준 데이터 간의 분할수로 제산하는 제산 수단과, 상기 제산 수단으로부터의 출력치에, 출력되는 기준 전압에 상당하는 비례치를 적산하는 적산 수단과, 상기 적산 수단으로부터의 출력치를, 상기 입력되는 기준 데이터의 보간치로서 가감산하는 가감산 수단으로 이루어진다.

이 경우, 상기 보간 수단에 의해서, 기준 데이터의 직선 보간을 효율적으로 행할 수 있다고 하는 효과를 발휘한다.

발명의 상세한 설명의 항에 있어 이루어진 구체적인 실시 형태 또는 실시예는, 어디까지나, 본 발명의 기술 내용을 분명히 하는 것으로서, 그와 같은 구체예에만 한정하여 협의로 해석되야 하는 것이 아니고, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위 내에서, 여러가지 변경하여 실시할 수 있는 것이다.

본 발명에 따르면, 피 테스트 디바이스로서의 DA 컨버터의, 출력 전압의 테스트를 매우 단시간에 또한 고정밀도로 실시하는 것을 가능하게 하는 기준 전압 발생 장치 및 그것을 구비한 반도체 집적 회로, 반도체 집적 회로의 검사 장치 및 검사 방법을 제공할 수 있다.

Claims (8)

1. 입력되는 기준 데이터에 따라, 기준 전압을 발생하는 기준 전압 발생 장치로서,

   발생하는 기준 전압의 수보다도 적은 수의 기준 데이터로서, 피 테스트 디바이스의 γ 특성에 따라 변화하는 복수의 기준 데이터와, 임의의 계조에 대응하는 기준 데이터와 당해 기준 데이터에 인접하는 기준 데이터와의 사이에 존재하는 계조수를 입력하는 입력 수단과,

   상기 입력 수단을 거쳐 입력된 상기 기준 데이터 및 계조수를 기억하는 기억 수단과,

   상기 기억 수단에 기억된 기준 데이터 및 계조수에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하고, 피 테스트 디바이스의 다른 출력 특성에 따른 기준 데이터를 생성하는 기준 데이터 생성 수단을 포함하는 기준 전압 발생 장치.
2. 제1항에 있어서,

   상기 기준 데이터 생성 수단에 의한 기준 데이터의 보간은 직선 보간인 기준 전압 발생 장치.
3. 제2항에 있어서,

   상기 기준 데이터 생성 수단은,

   상기 기억 수단에 기억된 제1 기준 데이터와 당해 제1 기준 데이터에 인접하는 제2 기준 데이터 간의 차를 산출하는 감산 수단과,

   상기 감산 수단으로부터의 출력치를, 상기 계조수로 제산하는 제산 수단과,

   상기 제산 수단으로부터의 출력치에, 출력하는 기준 전압에 상당하는 계조 표시수를 적산하는 적산 수단과,

   상기 적산 수단으로부터의 출력치를, 보간치로서 상기 제1 기준 데이터에 가감산하는 가감산 수단으로 이루어지는 보간 수단을 포함하고 있는 기준 전압 발생 장치.
4. 제3항에 있어서,

   상기 기준 데이터 생성 수단은 컨트롤러를 더 포함하고,

   상기 기억 수단은 상기 컨트롤러를 거쳐서 전송되는 상기 계조수를 기억하는 메모리를 포함하고 있는 기준 전압 발생 장치.
5. 입력되는 기준 데이터에 따라, 기준 전압을 발생하는 기준 전압 발생 장치로서,

   발생하는 기준 전압의 수보다도 적은 수의 기준 데이터로서, 피 테스트 디바이스의 γ 특성에 따라 변화하는 복수의 기준 데이터와, 임의의 계조에 대응하는 기준 데이터와 당해 기준 데이터에 인접하는 기준 데이터와의 사이에 존재하는 계 조수를 기억하는 기억 수단과,

   상기 기억 수단에 기억된 기준 데이터 및 계조수에 기초하여, 기준 전압의 수와 동일한 수가 되도록 기준 데이터를 보간하고, 피 테스트 디바이스의 다른 출력 특성에 따른 기준 데이터를 생성하는 기준 데이터 생성 수단을 포함하는 기준 전압 발생 장치를 내장하고 있는 반도체 집적 회로.
6. 제5항에 있어서,

   상기 기준 데이터 생성 수단에 의한 기준 데이터의 보간은 직선 보간인 기준 전압 발생 장치를 내장하고 있는 반도체 집적 회로.
7. 제6항에 있어서,

   상기 기준 데이터 생성 수단은,

   상기 기억 수단에 기억된 제1 기준 데이터와 당해 제1 기준 데이터에 인접하는 제2 기준 데이터 간의 차를 산출하는 감산 수단과,

   상기 감산 수단으로부터의 출력치를, 상기 계조수로 제산하는 제산 수단과,

   상기 제산 수단으로부터의 출력치에, 출력하는 기준 전압에 상당하는 계조 표시수를 적산하는 적산 수단과,

   상기 적산 수단으로부터의 출력치를, 보간치로서 상기 제1 기준 데이터에 가감산하는 가감산 수단으로 이루어지는 보간 수단을 포함하고 있는 기준 전압 발생 장치를 내장하고 있는 반도체 집적 회로.
8. 제7항에 있어서,

   상기 기준 전압 발생 장치는 컨트롤러를 더 포함하고,

   상기 기억 수단은 상기 컨트롤러를 거쳐서 전송되는 상기 계조수를 기억하는 메모리를 포함하고 있는 반도체 집적 회로.

Images