JP2003322673A - 基準電圧発生装置及びそれを備えた半導体集積回路、半導体集積回路の検査装置及び検査方法 - Google Patents

Abstract

(57)【要約】 【課題】 被テストデバイス（液晶ドライバＬＳＩ）の
出力電圧のテストを極めて短時間で高精度に実施するこ
とが可能な半導体集積回路の検査装置を提供する。 【解決手段】 液晶ドライバＬＳＩ１１の出力電圧レベ
ルの良否を判定する差動増幅器アレイモジュール１４及
びテスタ１２と、期待値データに応じて、期待値電圧を
発生して、上記差動増幅器アレイモジュール１４に出力
する期待値電圧発生器１３を備える。上記期待値電圧発
生器１３は、発生する期待値電圧の数よりも少ない数の
期待値データが入力され、この入力された期待値データ
に基づいて、期待値電圧の数と同じ数になるように期待
値データを補間して生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数個のＤＡコン
バータを内蔵し、各ＤＡコンバータの出力電圧を、それ
ぞれ対応する出力端子より出力する構成とした半導体集
積回路の検査装置に関し、特に、入力される基準データ
に応じて、基準電圧を発生する基準電圧発生装置を備え
た検査装置に関するものである。

【０００２】

【従来の技術】近年、画像表示装置の技術の向上によ
り、精密なＣＧ（コンピュータ・グラフィックス）画
像、臨場感あふれる高精細な自然画像などを表示する事
が可能となり、さらに、より高階調、より高精細な画像
を表示したいという要求が高まっている。

【０００３】そして、画像表示装置のうち、液晶表示装
置である液晶パネルにおいても、表示画像に対する一層
の高精細化への要求が高まっており、この要求に答える
べく該液晶パネルに搭載される液晶ドライバＬＳＩは、
多出力化、多階調化が進んできている。

【０００４】液晶パネルにおいて、階調表示を行うた
め、液晶ドライバＬＳＩの各出力手段はそれぞれＤＡコ
ンバータを内蔵し、階調電圧を出力するようになってい
る。この動作について、図８を参照しながら以下に説明
する。図８は、一般的な液晶ドライバのブロック図を示
し、特に、階調表示用電圧を出力し液晶パネルのソース
信号ラインを駆動するソースドライバ部のブロック図を
示している。

【０００５】以下、ソースドライバＬＳＩとして説明す
るが、ソースドライバを含んで構成された液晶ドライバ
でも良い。

【０００６】ソースドライバＬＳＩでは、まず、液晶パ
ネルの各ソース信号ラインに出力する階調表示用電圧に
対応するデジタル入力データ（例えば、６４階調表示の
場合、Ｒ、Ｇ、Ｂ各６ビットの入力データ）を、転送ク
ロックＣＫでシフトレジスタから転送されるスタートパ
ルス信号（図示せず）に基づき、サンプリングメモリに
順次サンプリングして、１水平同期期間のデータ（同時
に出力数分のデータ）を取り込み、ホールドメモリに一
旦ラッチする。

【０００７】次に、水平同期信号ＬＳにより、ホールド
メモリから１水平同期期間のデータを同時に出力させ、
レベルシフタを介し液晶パネルへの印加電圧レベルに昇
圧してＤＡコンバータへ転送する。このＤＡコンバータ
は、ソースドライバの各出力毎（例えば、５４０出力端
子）に設置されている。

【０００８】続いて、ＤＡコンバータにおいて、前述の
昇圧されたデジタル入力データに応じた階調表示用電圧
を選択して、この階調表示用電圧を、それぞれの出力毎
に有している出力オペアンプを介して出力し、液晶パネ
ルの各ソース信号ラインに入力する。

【０００９】尚、階調表示用電圧（例えば、６４階調表
示分）は、基準電圧発生回路（ラダー抵抗）にて、外部
から入力される基準電圧（例えば、Ｖ０、Ｖ１、・・
・、Ｖ１０・・・）を基に生成され、ＤＡコンバータに
出力される。

【００１０】上記基準電圧発生回路としては、一般的に
はラダ−抵抗が使用されている。このラダー抵抗につい
て、図６を参照しながら以下に説明する。図６は、ラダ
ー抵抗の一般的な模式図を示す。

【００１１】このラダ−抵抗の模式図では、ＬＳＩ外部
から基準電圧値を入力できるように端子Ｖ０〜Ｖｎを有
し、入力ラダー抵抗ｍ１〜ｍｎの各両端からＤＡコンバ
ータ回路にｎ＋１階調表示用の各電圧値を出力してい
る。図６では、ＤＡコンバータ回路への矢印を省略して
いる。

【００１２】尚、図６では、端子Ｖ０〜Ｖｎの例を示し
ているが、これはあくまでも１例である。

【００１３】このように、基準電圧値を変えることで、
後述するようにγ特性に合致した補正が可能となってい
る。

【００１４】図８に示す基準電圧発生回路では、前述の
入力表示データが６ビットの場合ではｎ＝６４の６４種
類の階調表示用電圧が、８ビットの場合はｎ＝２５６の
２５６種類の階調表示用電圧が、１０ビットの場合では
ｎ＝１０２４の１０２４種類の階調表示用電圧が生成さ
れる。

【００１５】また、液晶ドライバ用ＬＳＩの多階調化に
伴い、各階調表示用電圧の変動の許容値は狭くなること
から、この品質を確保するための液晶ドライバのテスト
は、高精度測定が不可欠となる。つまり、ソースドライ
バＬＳＩのＤＡコンバータから出力されるそれぞれの階
調表示用電圧値がすべて許容値内の正しい電圧値を出力
しているかどうか、また出力端子毎にある各ＤＡコンバ
ータ間において、出力される階調電圧値がそれぞれ互い
に均一であるかどうかを一層高精度にテストする必要が
ある。

【００１６】被テストデバイスＤＵＴ（Ｄｅｖｉｃｅ
Ｕｎｄｅｒ Ｔｅｓｔ）の電源電圧が同一であれば、出
力端子の性能が６４階調表示から２５６階調表示に向上
することにより、測定精度は４倍高精度化する必要があ
る。

【００１７】以下、テストの対象となる被テストデバイ
スＤＵＴは、出力端子数がｍ、各出力端子には、ｎ通り
の電圧レベル（階調表示用電圧）を選択して出力するた
めのｎ階調ＤＡコンバータを内蔵する液晶ドライバ用Ｌ
ＳＩ（ソースドライバＬＳＩ）の例についてテスト方法
を、図９を参照しながら以下に説明する。

【００１８】図９は、被テストデバイスＤＵＴとしての
液晶ドライバＬＳＩ（以下、単にＤＵＴと称する）１１
１を半導体試験装置（テスタ）１１２で試験する例であ
る。

【００１９】テスタ１１２は、ＤＵＴ１１に所定の表示
データに相当する入力信号を入力し、ＤＵＴ１１から出
力される信号の良否を判定する。

【００２０】図９のテストシステムでは、テスタ１１２
を用いて所定の入力をＤＵＴ１１１、即ち、液晶ドライ
バＬＳＩ（図８の構成のうち、図９ではＤＡコンバータ
（ＤＡＣ）のみ記述しており、出力オペアンプ等は省略
している）へ入力信号（所定の表示データ）をＲＧＢ入
力から入力し、その表示データに応じた階調表示用電圧
レベルを出力させる。

【００２１】まず、例えば、最も低い階調表示用電圧を
各出力端子Ｙ１〜Ｙｍから出力させ、テスタ１１２にあ
るマトリクススィッチの開閉を順次制御し、時分割に入
力させ、該テスタ１１２に内蔵されている高精度アナロ
グ電圧測定器１１５を用いて、端子Ｙ１から端子Ｙｍま
での出力を順次１階調目の階調表示用電圧値を測定し、
その測定結果を逐次、テスタ１１２に内蔵されているデ
ータメモリ１１３に格納する。

【００２２】この操作をｎ階調分繰り返していき、最終
的には全出力端子分で全階調表示分のデータをデータメ
モリ１１３に格納（ｍ×ｎ個分のデータ）されたことに
なる。

【００２３】上記データメモリ１１３に格納されたデー
タを、テスタ１１２に内蔵されている演算装置１１４を
用いて所定の演算を行い、各出力端子における各階調電
圧値や各出力端子間の階調電圧値が許容値内にあるかの
均一性の試験を行う。

【００２４】このような液晶ドライバＬＳＩ（ソースド
ライバＬＳＩ）のテストにおいて、多出力化・多階調化
が進むにつれ、データの取り込み量の増加およびこれに
伴うデータ処理時間の増加が進み、テスト時間は大幅に
増加することとなる。

【００２５】そこで、特開２００１−９９８９９号公報
には、前述した図９に示したテストシステムにおいて、
テスト時間増大の課題を解決するテストシステムが開示
されている。

【００２６】本テストシステム構成では、上記のテスト
時間増大の課題を解決する手段として、各階調毎の理想
電圧値と液晶ドライバの各出力端子より出力される電圧
値との差分を各出力端子に対応して備えられている差動
増幅器アレイモジュールで取り、この差分電圧をテスタ
内のコンパレータを用いてパラレルに判定することで、
短時間に従来と同等の試験を実施する手法である。

【００２７】このテストシステムについて、図１０を参
照しながら以下に説明する。図１０は、被テストデバイ
スとしてのＤＵＴ１２１を、テスタ１２２と電圧発生器
１２３と、差動増幅器アレイモジュール１２４とで試験
する。なお、ＤＵＴ１２１とテスタ１２２の動作は、図
９で説明したＤＵＴ１１１、テスタ１１２と同様であ
り、ここでは繰り返し説明しない。

【００２８】上記電圧発生器１２３は、ＤＵＴ１２１が
出力すべき期待電圧レベル、即ち、理想出力電圧を発生
する。差動増幅器アレイモジュール１２４には、前記電
圧発生器１２３の出力信号とＤＵＴ１２１の出力端子の
出力信号が入力され、これらの差電圧を増幅して出力す
る。その出力はテスタ１２２に入力される。ここでも、
テストの対象となるＤＵＴ１２１は、出力端子数がｍ
（Ｙ１〜Ｙｍ個）、各出力端子にはｎ通りの電圧レベル
を選択して出力するためのｎ階調ＤＡコンバータを内蔵
する液晶ドライバ用ＬＳＩ（ソースドライバＬＳＩ）の
例についてのテスト方法を説明する。

【００２９】ＤＵＴ１２１は、ｍ個の出力端子を備え、
各出力端子にはそれぞれＤＡコンバータ（ＤＡＣ）が備
えられており、先に説明したように、表示データに応じ
てｎ種類の階調表示用電圧を発生する。なお、図１０で
は、上記ＤＵＴ１２１において、前述のＤＵＴ１１１と
同様に、出力オペアンプ等は省略している。

【００３０】まず、テスタ１２２からＤＵＴ１２１に、
表示データに相当する入力信号を与えてｍ個の出力端子
からは、例えば同じ階調表示用電圧を発生させるようＤ
ＵＴ１２１を動作させる。

【００３１】ｍ個の出力端子から出力された階調表示用
電圧を、同時に（パラレルに）差動増幅器アレイモジュ
ール１２４に搭載される差動増幅器の入力端子にそれぞ
れ入力する。

【００３２】一方、ＤＵＴ１２１の出力端子から階調電
圧が入力されると同時に、階調表示用電圧の期待値電圧
となる電圧値が電圧発生器１２３から出力され、差動増
幅器アレイモジュール１２４に搭載される差動増幅の他
の入力端子に入力される。

【００３３】ＤＵＴ１２１が出力したｍ個の階調表示用
電圧値と電圧発生器１２３で発生した期待値電圧値の差
電圧、即ち期待値電圧とのずれ量を差動増幅器で増幅し
て求める。この差動増幅器での増幅は、差電圧の比較判
定を高精度で行うためである。

【００３４】増幅されたそれぞれｍ個の電圧値は、差動
増幅器アレイモジュール１２４の出力端子より出力さ
れ、テスタ１２２のテスタチャンネル（１ｃｈ〜Ｍｃ
ｈ）にパラレルに入力される。

【００３５】テスタ１２２には、電圧測定を行う手段と
して、高精度にＤＣ電圧レベルを測定するためのＤＣ測
定ユニットと前述のテスタチャンネルに備えられたコン
パレータがある。コンパレータは、主に、機能動作テス
トを行う為のものであるので、その電圧測定精度はＤＣ
測定ユニットに比べ低く、通常は、上記のような高精度
電圧測定および比較判定を行うことはできないが、前述
の増幅手段で差電圧を増幅している為、コンパレータで
の比較判定が可能となる。

【００３６】このように、差動増幅器アレイモジュール
１２４を用いて測定を行うことで従来と同等、もしくは
それ以上の測定精度で試験を短時間で実現している。

【００３７】上記差動増幅器アレイモジュール１２４に
入力される電圧発生器１２３からの期待値電圧波形と、
ＤＵＴ１２1の出力電圧波形（以下、階調電圧波形）と
の関係は、図７に示すようになる。

【００３８】ＤＵＴ１２１から出力される階調電圧値
は、期待値電圧値に対してずれ電圧△Ｖ１、△Ｖ２、△
Ｖ３、・・・を発生する。ＤＵＴ１２１のテストにおい
ては、これらずれ電圧△Ｖが規定された電圧範囲に入っ
ているかどうか、また同一階調表示用電圧での各出力端
子間の電圧値比較において、これらのずれ電圧△Ｖが均
一性を有しているかどうかをテストする。

【００３９】また、上記公報に開示されたテストシステ
ムでは、各階調表示用電圧毎の期待値電圧を期待値電圧
発生器１２３から出力するが、この期待値電圧として、
後述するγ特性仕様等を反映した形のあらかじめ設定さ
れた期待値電圧を別途演算手段（テスタ１２２に内蔵）
において、入力信号を基にテストプログラム内で演算
し、この結果を期待値電圧発生器１２３に転送して、順
次、γ特性を反映した期待値電圧を出力していた。

【００４０】

【発明が解決しようとする課題】ところが、近年、階調
数の増加に伴い、液晶ドライバのような被テストデバイ
スＤＵＴの理想出力電圧、即ち期待値電圧と、実際の液
晶ドライバの出力電圧、即ち階調電圧とのずれ電圧△Ｖ
に対して規定される仕様はさらに厳しくなり、一般に６
４階調仕様では±２０ｍＶ以下、２５６階調仕様では±
１０ｍＶ以下、さらなる階調数の増加と共に数ｍＶ以下
になるのも時間の問題となってきている。

【００４１】また、期待値電圧もγ特性仕様などであら
かじめ設定した計算式に基づいてテストプログラム内で
演算し、この値を電圧発生器へ転送して、期待値電圧と
して出力しているため、この演算結果データの転送に費
やすための時間も階調数の増加と共に長くなってきてい
る。

【００４２】具体的には、テストプログラム内で演算し
て生成したγ特性に対応した出力電圧値を、テスタより
電圧発生器に転送する手段として、テスタのＩ／Ｏチャ
ンネル数の制約から１ｃｈでシリアルにデータを転送し
ないといけない場合がある。

【００４３】この場合、例えば２５６階調表示用ドット
反転対応の液晶ドライバＬＳＩ（ソースドライバＬＳ
Ｉ）では、隣接する端子は液晶パネルの画素（ドット）
毎に交流駆動するため正極性及び負極性のデータが必要
であり、従って、５１２階調表示用のデータを転送しな
ければならない。

【００４４】１データ（６４階調表示用液晶ドライバの
テストに必要なデータビット数は６ビット以上になる）
３ｍｓの転送時間が必要だとすると、期待値電圧の転送
だけで１．５秒の時間が必要となる。

【００４５】これは、この転送されるデータのビット数
は基準電圧発生器自体の精度に起因する測定精度に関わ
り、一例をあげると６４階調表示用液晶ドライバ（表示
データは６ビット）での一般的な出力バラツキ仕様であ
る±２０ｍＶを判定するためには、この１０倍以上の測
定精度が必要となる。

【００４６】１０倍以上の測定精度を確保しようとすれ
ば、表示データ６ビットに対して、さらに３ビット分精
度を上げる必要があり、結果、６+３ビットの９ビット
の転送データが必要となる。

【００４７】さらに、階調数の増加に比例する形で測定
精度の向上にも拍車がかかり、いかにして高精度測定を
実現していくかというのは、重要な課題のひとつでもあ
ることから、精度向上のため、転送データのビット数は
さらに増大することになり、これがデータの転送時間の
増大となる。

【００４８】そして、実際にずれ電圧を判定するための
時間と、上記の期待値電圧の転送時間とを比較すると、
判定時間１に対して、転送時間が２〜３という比率にな
り、階調数が増加し、精度向上が必要になるにつれ、そ
の比率はさらに増大することになる。

【００４９】その結果、テストを行う上で本来必要とし
ない時間（設定時間など）が長くなってしまい、これは
テスト時間の増大化、すなわちテスト処理能力の低下に
繋がっていく。

【００５０】本発明は、上記の各問題点に鑑みなされた
ものであって、その目的は、被テストデバイスとしての
ＤＡコンバータの出力電圧のテストを極めて短時間でか
つ高精度に実施することを可能にする基準電圧発生装置
及びそれを備えた半導体集積回路、半導体集積回路の検
査装置及び検査方法を提供することにある。

【００５１】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の基準電圧発生装置は、入力される基準デ
ータに応じて、基準電圧を発生する基準電圧発生装置に
おいて、発生する基準電圧の数よりも少ない数の基準デ
ータが入力され、この入力された基準データに基づい
て、基準電圧の数と同じ数になるように基準データを補
間して生成する基準データ生成手段を備えていることを
特徴としている。

【００５２】一般的な基準電圧発生装置では、一つの基
準データに対して一つの基準電圧を発生するようになっ
ているので、必要とする数の基準電圧を発生するのにか
かる時間は、基準電圧発生装置への基準データの転送に
かかる時間に依存する。

【００５３】したがって、基準電圧発生装置で発生させ
る基準電圧の数を増やせば、それだけ該基準電圧発生装
置に転送される基準データの数も多くなり、基準データ
の基準電圧発生装置への転送にかかる時間が長くなる。
この結果、必要な数の基準電圧の発生に時間がかかると
いう問題が生じる。

【００５４】そこで、上記構成のように、基準電圧の必
要な数よりも少ない数の基準データから、必要な数の基
準電圧を生成することで、基準電圧発生装置への基準デ
ータの転送にかかる時間を、必要な数の基準電圧と同じ
数の基準データを転送する場合に比べて短くすることが
できる。これにより、基準電圧の発生にかかる時間を短
縮できる。

【００５５】例えば、このような基準電圧発生装置を、
基準電圧に基づいて被検査体（被テストデバイス）を検
査する検査装置に利用すれば、検査時間を短縮させるこ
とができる。

【００５６】一般に、基準データを基準電圧発生装置に
転送する時間は、基準電圧発生装置内部で基準データを
補間して生成する時間に比べて非常に長い。このため、
基準データの容量（ビット数）が大きくなれば、上記の
時間差はさらに大きくなる。

【００５７】したがって、検査精度を上げるために、基
準電圧の発生に必要な基準データの容量（ビット数）を
大きくした場合、上記構成のように、基準電圧発生装置
内部で基準電圧に対応する基準データを生成するように
すれば、検査精度の向上に必要な基準データを短時間で
生成することができる。

【００５８】これにより、被テストデバイスのテスト
を、極めて短時間でかつ高精度に実施することを可能に
なる。

【００５９】基準電圧発生装置として、ラダー抵抗等を
用いて多電圧値を生成する装置では、基準データ生成手
段による基準データの補間は、直線補間となる。

【００６０】上記基準データ生成手段による直線補間
は、例えば、以下に示す補間手段によって行われる。

【００６１】すなわち、上記補間手段は、入力される基
準データ間の差を算出する減算手段と、上記減算手段か
らの出力値を、上記入力される基準データ間の分割数で
除算する除算手段と、上記除算手段からの出力値に、出
力する基準電圧に相当する比例値を積算する積算手段
と、上記積算手段からの出力値を、上記入力される基準
データの補間値として加減算する加減算手段とからな
る。

【００６２】この場合、上記補間手段によって、基準デ
ータの直線補間を効率よく行うことができる。

【００６３】また、被テストデバイスとしての液晶ドラ
イバＬＳＩ等の半導体集積回路に上記構成の基準電圧発
生装置を内蔵するようにしてもよい。

【００６４】この場合、従来の半導体集積回路の検査装
置、すなわち基準電圧と階調表示用電圧との差を増幅し
て良否を判定する検査装置をそのまま使用することがで
きる。

【００６５】また、本発明の半導体集積回路の検査装置
は、半導体集積回路の出力電圧レベルの良否を、別途生
成された基準電圧と比較することで判定する半導体集積
回路の検査装置において、入力される基準データに応じ
て、上記基準電圧を発生する基準電圧発生回路を備え、
上記基準電圧発生回路は、発生する基準電圧の数よりも
少ない数の基準データが入力され、この入力された基準
データに基づいて、基準電圧の数と同じ数になるように
基準データを補間して生成することを特徴としている。

【００６６】上記の構成によれば、基準データの該基準
電圧発生手段への転送に係る時間を短縮することによ
り、半導体集積回路の検査に必要な出力電圧を得るため
の時間を短縮できるので、半導体集積回路の検査に係る
時間を大幅に短縮できる。

【００６７】これにより、検査精度を上げるために、基
準データの容量（ビット数）が増えても、必要な数の基
準電圧に対応する全ての基準データを基準電圧発生装置
に転送する場合に比べて、基準データの転送時間を大幅
に短縮することができる。

【００６８】したがって、検査精度を上げるために、基
準電圧の発生に必要な基準データの容量（ビット数）を
大きくした場合、上記構成のように、基準電圧発生装置
内部で基準電圧に対応する基準データを生成するように
すれば、検査精度の向上に必要な基準データを短時間で
作成することができる。

【００６９】これにより、被テストデバイスである半導
体集積回路の検査を、極めて短時間でかつ高精度に実施
することが可能になる。

【００７０】基準電圧発生装置として、ラダー抵抗等を
用いて多電圧値を生成する装置では、基準データ生成手
段による基準データの補間は、直線補間となる。

【００７１】上記基準電圧発生回路による基準データの
補間は、例えば、以下に示す補間手段によって行われ
る。

【００７２】すなわち、上記補間手段は、入力される基
準データ間の差を算出する減算手段と、上記減算手段か
らの出力値を、上記入力される基準データ間の分割数で
除算する除算手段と、上記除算手段からの出力値に、出
力する基準電圧に相当する比例値を積算する積算手段
と、上記積算手段からの出力値を、上記入力される基準
データの補間値として加減算する加減算手段とからな
る。

【００７３】この場合、上記補間手段によって、基準デ
ータの直線補間を効率よく行うことができる。

【００７４】上記半導体集積回路として、液晶駆動用集
積回路、すなわち液晶ドライバＬＳＩ（ソースドライバ
ＬＳＩ）の場合、さらに、以下に示すような効果を奏す
る。

【００７５】すなわち、上記の半導体集積回路の検査装
置によれば、多出力・多階調化が進んだ液晶ドライバＬ
ＳＩの検査において、基準電圧値を階調数や階調表示
数、液晶パネルのγ特性仕様に関する情報を考慮して基
準データを補間して生成することが可能となる。

【００７６】したがって、デバイス毎にγ特性が異なる
場合の連続テストや、階調数が例えば２５６階調・１０
２４階調と増加した場合でも、γ特性に応じた基準電圧
を容易に補間して生成して発生させることができるた
め、このような場合でも基準電圧の設定時間を考慮する
必要がなく、実質の判定時間のみでテストを行うことが
できる。

【００７７】また、多階調化と共に測定精度の向上が必
要で、例えば１０２４階調品では少なくとも、１ｍＶ以
下の測定精度が必要となるが、基準データの容量（ビッ
ト数）が増加しても、検査時間は従来技術のように大幅
には増加せず、また、本発明では基準電圧を基準電圧発
生回路内で生成するため、この電圧値の精度を向上させ
ることができ、従来のテスタ等で基準電圧を発生させる
場合と比べて格段に測定精度を向上させることができ
る。

【００７８】上記構成の半導体集積回路の検査装置は、
以下に示す検査方法の処理の流れによって実行される。

【００７９】本発明の半導体集積回路の検査方法は、半
導体集積回路の出力電圧レベルの良否を、別途生成され
た基準電圧と比較することで判定する半導体集積回路の
検査方法において、発生する基準電圧の数よりも少ない
基準データに基づいて、基準電圧の数と同じ数になるよ
うに基準データを補間して生成する基準データ生成ステ
ップと、上記基準データ生成ステップにおいて、得られ
た基準データに応じて、上記基準電圧を発生する基準電
圧発生ステップとを含んでいることを特徴としている。

【００８０】また、上記基準データ生成ステップにおけ
る基準データの補間を、直線補間でするようにしてもよ
い。

【００８１】また、上記基準データ生成ステップは、入
力される基準データ間の差を算出する第１のステップ
と、上記第１のステップで算出された値を該入力される
基準データ間の分割数で除算する第２のステップと、上
記第２のステップで除算された値に、上記基準電圧発生
ステップにおいて発生する基準電圧に相当する比例値を
積算する第３のステップと、上記第３のステップで積算
された値を、該入力される基準データに補間値として加
減算する第４のステップとを含むようにしてもよい。

【００８２】

【発明の実施の形態】本発明の一実施の形態について、
説明すれば以下の通りである。なお、本実施の形態で
は、被検査デバイス（ＤＵＴ）として、半導体集積装置
の一種である液晶ドライバＬＳＩ（出力数ｍ、階調数
ｎ）を用い、この液晶ドライバＬＳＩを検査する検査装
置について説明する。

【００８３】本実施の形態にかかる液晶ドライバ検査装
置について、図１を参照しながら以下に説明する。図１
は、液晶ドライバ検査装置の概略を示すブロック図であ
る。

【００８４】上記液晶ドライバ検査装置は、半導体集積
回路の出力電圧レベルの良否を、別途生成された基準電
圧と比較することで判定する装置であって、入力される
基準データに応じて、上記基準電圧を発生する基準電圧
発生回路を備え、上記基準電圧発生回路は、発生する基
準電圧の数よりも少ない数の基準データが入力され、こ
の入力された基準データに基づいて、基準電圧の数と同
じ数になるように基準データを補間して生成することを
特徴している。

【００８５】すなわち、液晶ドライバ検査装置は、図１
に示すように、被検査デバイス（ＤＵＴ）としての液晶
ドライバＬＳＩ１１からの出力電圧を受けて、該液晶ド
ライバＬＳＩ１１の良否を判定するための、テスタ１
２、基準電圧発生装置としての期待値電圧発生器１３、
差動増幅器アレイモジュール１４を含んだ構成となって
いる。

【００８６】上記液晶ドライバＬＳＩ１１は、ｍ個のＤ
Ａコンバータ（ＤＡＣ）１５と、各ＤＡコンバータ１５
に接続された出力端子１６（Ｙ１〜Ｙｍ）とを有してい
る。

【００８７】前述のＤＵＴ１１１及びＤＵＴ１２１と同
様に、出力オペアンプ等は省略している。

【００８８】上記ＤＡコンバータ１５は、ｎ階調の階調
電圧を出力するようになっている。

【００８９】上記液晶ドライバＬＳＩ１１は、各ＤＡコ
ンバータ１５から出力される階調電圧を、各出力端子１
６から差動増幅器アレイモジュール１４に並列に出力す
るようになっている。

【００９０】上記差動増幅器アレイモジュール１４は、
液晶ドライバＬＳＩ１１からの階調電圧が入力されるｍ
個の入力端子１７と、期待値電圧発生器１３からの期待
値電圧（基準データ）が入力される１個の入力端子１８
と、ｍ個の差動増幅器１９と、各差動増幅器１９に接続
された出力端子２０とを含んだ構成となっている。上記
各差動増幅器１９は、入力端子１７からの階調電圧と、
入力端子１８からの期待値電圧とが入力されるようにな
っている。

【００９１】上記差動増幅器アレイモジュール１４は、
各差動増幅器１９にて、階調電圧と期待値電圧との差電
圧を求めた後、増幅して出力端子２０からテスタ１２に
並列に出力するようになっている。

【００９２】ここで、上記差動増幅器１９の動作につい
て、図７を参照しながら以下に説明する。図７は、差動
増幅器１９に入力された階調電圧波形と期待値電圧波形
との関係を示す図である。

【００９３】各差動増幅器１９は、液晶ドライバＬＳＩ
１１より出力される階調電圧と、期待値電圧発生器１３
より出力される期待値電圧との間のずれ電圧（図７に示
す、Ｖ１、Ｖ２、Ｖ３）を所定の倍率（例えば、１００
倍、或いは、それ以上の倍率）で増幅した増幅出力電圧
を出力するものである。この差動増幅器１９における、
ずれ電圧値の増幅処理により、後段のテスタ１２のコン
パレータ２２における比較判定の高精度化を実現してい
るものである。

【００９４】上記テスタ１２は、差動増幅器アレイモジ
ュール１４からの差電圧が入力されるｍ個の入力チャネ
ル２１（１ｃｈ〜Ｍｃｈ）と、各入力チャネル２１を介
して入力される差電圧が所定の電圧範囲にあるか否かを
判定するコンパレータ２２とを含んだ構成となってい
る。

【００９５】上記テスタ１２を構成するコンパレータ２
２は、各入力チャネル２１を介して入力された各差動増
幅器１９からの増幅出力電圧が、それぞれ、所定の電圧
範囲（例えば、６４階調の場合は、ずれ電圧の値で示し
て、±２０ｍＶ以下の範囲、２５６階調の場合は、同、
±１０ｍｖ以下の範囲）にあるか否かの判定を同時に実
行し、その結果を示す信号、すなわち、全ての入力電圧
が所定電圧範囲内にあるか、或いは、何れかの入力電圧
が所定電圧範囲外となっているかを示す判定結果信号を
出力するようになっている。

【００９６】ここで、上記期待値電圧発生器１３につい
て、図２及び図３を参照しながら以下に説明する。図２
は、期待値電圧発生器１３の概略構成を示すブロック図
であり、図３は、期待値電圧発生器１３の回路例を示す
回路図である。

【００９７】上記期待値電圧発生器１３は、入力される
基準データに応じて、基準電圧を発生する装置であっ
て、発生する基準電圧の数よりも少ない数の基準データ
が入力され、この入力された基準データに基づいて、基
準電圧の数と同じ数になるように基準データを補間して
生成する基準データ生成手段を備えていることを特徴と
している。

【００９８】すなわち、期待値電圧発生器１３は、図２
に示すように、テスタ１２からの期待値データ（基準デ
ータ）や制御パターン信号（演算用設定値や制御信号）
を入力する入力手段３１と、入力された期待値データを
補間して、出力する基準電圧の数と同じ数になるように
期待値データを生成する期待値データ生成手段３３と、
入力された制御パターン信号に基づいて、上記期待値デ
ータ生成手段３３の制御を行う制御手段３２と、期待値
データ生成手段３３にて生成された期待値データに応じ
た基準電圧を生成し、出力する期待値電圧出力手段３６
とを含んだ構成となっている。

【００９９】上記期待値データ生成手段３３は、期待値
データに対して所定の演算（補間処理）を行う演算手段
３４と、期待値データや演算結果を記憶する記憶手段３
５とを含んでいる。なお、液晶ドライバＬＳＩ１１内部
において、多電圧値はラダー抵抗（図６参照）によって
発生するようになっているので、上記演算手段３４によ
る補間処理は、直線補間にする必要がある。

【０１００】この期待値データ生成手段３３では、入力
される期待値データがデジタルデータであり、記憶や演
算においてもデジタルデータのままで行われる。したが
って、期待値電圧出力手段３６において、基準電圧を生
成した後、該基準電圧をＤＡ変換して期待値電圧として
差動増幅器アレイモジュール１４に出力するようになっ
ている。

【０１０１】尚、期待値電圧出力手段３６は、期待値デ
ータに応じた基準電圧を生成した後、該基準電圧を単に
バッファ手段に記憶させるだけで、デジタルデータのま
ま差動増幅器アレイモジュール１４に出力してもよい。
この場合、差動増幅器アレイモジュール１４の入力端子
１８と差動増幅器１９との間に内にＤＡコンバータを備
えるようにすればよい。

【０１０２】上記構成の期待値電圧発生器１３における
直線補間を行う場合の具体的な回路構成の一例を、図３
に示す。図３において、デジタル設定入力とあるのは、
図１に示すテスタ１２からの期待値データに関するデー
タの入力を示し、制御パターン入力とあるのは、テスタ
１２からの制御パターン信号の入力を示している。ま
た、コントローラは、図２の制御手段３２に相当するも
のとする。上記期待値データは、階調順に期待値電圧発
生器１３に入力される。

【０１０３】上記期待値電圧発生器１３は、期待値デー
タが第１メモリに入力される。第１メモリに格納された
期待値データは、後段のラッチに一時格納されると共
に、後段の減算手段〔−〕に転送される。ラッチにおい
て、格納される期間は、次の階調の期待値データが第１
メモリに入力されるまでである。

【０１０４】上記減算手段には、第１メモリからの期待
値データと、ラッチに格納された期待値データとが入力
され、これらの差を求め、後段の除算手段〔÷〕に転送
される。ここで、ラッチから減算手段に転送される期待
値データは、第１メモリから減算手段に転送される期待
値データとは階調数が異なっている。

【０１０５】一方、上記のラッチに格納された期待値デ
ータは、後段の加減算手段にも転送される。この加減算
手段〔＋／−〕における加減算については、後述する。

【０１０６】また、第２メモリには、テスタ１２から転
送される期待値データに関するデータのうち、期待値デ
ータ間の分割数が記憶され、この分割数を上記除算手段
に転送する。

【０１０７】したがって、上記除算手段では、前段の減
算手段から転送されたデータを、第２メモリに格納され
た期待値データ間の分割数によって除算し、その結果を
後段の積算手段〔×〕に転送する。

【０１０８】また、第３メモリには、テスタ１２から転
送される期待値データに関するデータのうち、出力する
基準電圧に相当する比例値（階調表示数）が記憶され、
この比例値を上記積算手段に転送する。

【０１０９】したがって、上記積算手段では、前段の除
算手段からのデータに、第３メモリに格納された基準電
圧に相当する比例値を積算し、その結果を後段の加減算
手段に転送する。

【０１１０】上記加減算手段では、第１メモリからラッ
チを経て転送された期待値データに対して、上記積算手
段で得られた値を加減算して、この結果を基準電圧とし
て、差動増幅器アレイモジュール１４に出力する。

【０１１１】なお、上記加減算手段において、階調表示
用電圧に応じて加算と減算との何れかが実行される。

【０１１２】上記減算手段、除算手段、積算手段、加減
算手段によって、基準データを補間する補間手段を構成
し、上記補間手段は、直線補間を実現するうえで最適な
ものとなっている。

【０１１３】したがって、上記構成の液晶ドライバ検査
装置における検査方法は、以下のようになる。

【０１１４】半導体集積回路の出力電圧レベルの良否
を、別途生成された基準電圧と比較することで判定する
半導体集積回路の検査方法において、発生する基準電圧
の数よりも少ない数の基準データに基づいて、基準電圧
の数と同じ数になるように基準データを補間して生成す
る基準データ生成ステップと、上記基準データ生成ステ
ップにおいて、得られた基準データに応じて、上記基準
電圧を発生する基準電圧発生ステップとを含んだものと
なる。

【０１１５】以下に、上記液晶ドライバ検査装置におけ
る検査動作を説明する。ここでは、被テストデバイスで
ある液晶ドライバＬＳＩ（ソースドライバＬＳＩ）は、
例えば、図５（ａ）のγ特性例１のような特性を持つも
のとする。そして、図５（ａ）のγ特性例１の横軸１
（１階調目）から横軸２（１６階調目）までの出力特性
をテストする場合の５階調目の出力電圧をテストするた
め、本期待値電圧発生器１３にて５階調目の出力電圧を
生成する例で説明する。

【０１１６】上記期待値電圧発生器１３において、γ特
性例１の階調表示用電圧を生成するように、基準電圧を
設定する。この基準電圧は、テスタ１２より出力しても
良いし、別途、電圧発生器から出力しても良い。

【０１１７】そして、液晶ドライバＬＳＩ１１には、表
示データの入力端子（図示せず）から５階調目に相当す
る表示データをテスタ１２から出力する。これで、液晶
ドライバＬＳＩ１１の液晶パネルへの出力端子１６Ｙ１
〜Ｙｍからは５階調表示用電圧が出力されることにな
る。

【０１１８】一方、テスタ１２から制御パターン信号
（演算用設定値や制御信号）が期待値電圧発生器１３の
入力手段３１を介して入力されることで制御手段３２に
よる制御で、以下の動作が行われる。

【０１１９】まず、１階調目（図５（ａ）の横軸１）の
出力電圧６Ｖに相当するデジタル基準値データＤ１がテ
スタ１２より入力手段３１を介して入力（デジタル設定
入力）され、第１メモリに記憶されると共に、ラッチ回
路にラッチされる。

【０１２０】次いで、１７階調目（図５（ａ）の横軸
２）の出力電圧５．５Ｖに相当するデジタル基準値デー
タＤ１がテスタ１２より入力手段３１を介して入力（デ
ジタル設定入力）され、第１メモリに記憶される。

【０１２１】次いで、減算手段（図３の〔−〕）で、ラ
ッチされているデジタル基準値データＤ１と、今入力し
記憶されたデジタル基準値データＤ１６の差電圧Ｌを算
出し、その差電圧値を除算手段（図３の〔÷〕）に転送
する。

【０１２２】一方、第２メモリには、制御パターン信号
としてコントローラを介して、図５（ａ）の横軸１−２
間の階調数Ｊ1（ここでは、Ｊ1＝１６）が入力される。

【０１２３】また、図５（ａ）の横軸２−３間、３−４
間、４−５間の階調数Ｊｉ（ここでは、同じくＪ2＝Ｊ3
＝Ｊ4＝１６）を同様に記憶される。

【０１２４】また、第３メモリには、現在テストする階
調表示数Hが５階調目であることを示す５の値が記憶さ
れている。この値は、制御パターン信号として、コント
ローラを介して第３メモリに記憶されるものとする。

【０１２５】上記減算手段で算出された差電圧Ｌは、除
算手段（図３の〔÷〕）において、階調数Ｊで除算さ
れ、Ｌ／Ｊが算出される。ここでは、Ｌ／Ｊ＝（６Ｖ−
５．５Ｖ）／１６が計算される。

【０１２６】次いで、上記のＬ／Ｊは、積算手段（図３
の〔×〕）に転送され、該積算手段において、基準電圧
に相当する比例値としての階調表示数Ｈで積算され、Ｌ
×Ｈ／Ｊが計算される。

【０１２７】ここでは、５階調目であることから、Ｈ＝
５となり、Ｌ×Ｈ／Ｊ＝（６Ｖ−５．５Ｖ）×５／１６
が算出される。

【０１２８】続いて、上記のＬ×Ｈ／Ｊは、加減算手段
（図３の〔−〕）に転送され、該加減算手段において、
先にラッチされているデジタル基準値データＤ１から、
この値を減算することで、求める５階調目の期待値電圧
（デジタルデータ）を生成し、ＤＡコンバータによりア
ナログ期待値電圧値を得る。

【０１２９】尚、ここでは、階調電圧の高い側の出力電
圧（例えば、６Ｖ）を基準にしているために、上記加減
算手段は、減算手段として機能させているが、逆に、階
調電圧の低い側の出力電圧（例えば、１Ｖ）を基準にし
て演算を開始すれば、加算手段として機能させるように
すればよい。

【０１３０】上述のようにして得られたアナログ期待値
電圧値を、図１の差動増幅器アレイモジュール１４に出
力することで、５階調目の出力電圧のテストができるこ
とになる。

【０１３１】このようにして、液晶ドライバＬＳＩ１１
の各出力端子１６の出力電圧を順次テストし、次いで、
表示データと階調表示数Ｈを変えながらテストを繰り返
し、次に図５（ａ）の次の横軸ｋ−（k＋１）をシフト
して同様なテストを行うことで液晶ドライバＬＳＩ１１
における全階調表示用電圧における各出力端子１６での
出力特性をテストすることができる。

【０１３２】なお、階調数Ｊとデジタル基準値データＤ
ｉを変えることで、液晶ドライバＬＳＩ１１の異なるγ
補正に容易に対応可能である。

【０１３３】本実施例は、液晶ドライバＬＳＩの出力特
性に例を取り、直線特性の両端データを入力し、間の出
力値は補間するものであるが、折れ線特性でも３点デー
タもしくは複数データを入力し、各直線部を算出し補間
すれば良い。

【０１３４】また、図３では、第２メモリに階調数Ｊ
を、第３メモリに現在着目している階調表示数Ｈを記憶
する方式であるが、第３メモリはカウンタ（ここでは１
６カウンタ）にして別途クロックをカウントして１、
２、・・・・、１６、１、２、・・のデジタルデータを
出力するようにしても良い。

【０１３５】次に、上記期待値電圧発生器１３の入出力
と処理例について、図４（ａ）〜（ｄ）を参照しながら
以下に説明する。図４（ａ）〜（ｄ）は、図２に示す入
力手段３１の４つの例を示しており、いずれも出力先
は、期待値電圧発生器１３の制御手段３２である。な
お、入力手段３１は、これら４つの例に限定されるもの
ではない。

【０１３６】図４（ａ）は、入力手段３１として、パラ
レルデータ入力手段を用いた例を示している。この場
合、テスタ１２からパラレルで期待値データ及び制御パ
ターン信号がパラレルデータ入力手段に入力され、期待
値電圧発生器１３の内部において、パラレルに信号処理
が行われる。それゆえ、期待値電圧発生器１３での処理
を高速に行うことが可能となる。

【０１３７】図４（ｂ）は、入力手段３１として、直列
接続されたシリアルデータ入力手段とシリアル／パラレ
ル変換手段を用いた例を示している。この構成は、テス
タ１２のＩ／Ｏが１チャンネルしか使用できない場合を
想定したものであり、期待値データ及び制御パターン信
号をシリアル信号として受け、シリアル／パラレル変換
処理を行った後、図３に示す期待値電圧発生器１３の回
路でパラレル処理を行うものである。

【０１３８】図４（ｃ）は、入力手段３１として、直列
接続されたアナログデータ入力手段とＡＤ変換手段を用
いた例を示している。この場合、テスタ１２から期待値
データをアナログ信号として受け、ＡＤ変換してデジタ
ル信号とした上で、図３に示す期待値電圧発生器１３の
回路で処理するものである。

【０１３９】図４（ｄ）は、入力手段３１として、図４
（ａ）〜（ｃ）に示した入力手段を切り替え可能した例
を示している。すなわち、期待値電圧発生器１３におい
て、上記３つの方式に対応できるようにしている。

【０１４０】図４（ｄ）では、例えば、チャンネル数Ｃ
Ｈに余裕があるテスタを使用の場合は、図４（ａ）に示
すパラレルデータ入力手段を用いてそのまま処理する高
速化対応する方式に切り替え、チャンネル数ＣＨに余裕
がないテスタに使用の場合は、図４（ｂ）に示す１ＣＨ
だけ使用しシリアルデータ入力手段で受け内部でシリア
ル／パラレル変換する方式に切り替え、テスタにおい
て、アナログデータを生成して入力する場合は、図４
（ｃ）に示すアナログデータを入力して、内部でＡＤ変
換する方式に切り替える。このように、各方式の切り替
えは、テスタの特性に応じて行えばよい。この切り替え
は機械的なスイッチを用いてもよいし、テスタからの信
号の種類（パラレルデータ、シリアルデータ、アナログ
データ）を入力手段３１の入力段で自動的に判断し、各
信号の種類に応じた方式に自動的に切り替わるようにし
てもよい。

【０１４１】本発明のポイントは、液晶ドライバＬＳＩ
に限らず、各種アナログ電圧値を出力する被テストデバ
イスにおいて、テスタで期待値電圧データを生成する
際、全ての出力値データを生成し期待値電圧発生器に転
送するのではなく、出力値の間隔を置いて、生成し転送
し、そのデータを用いて、期待値電圧発生器内で演算す
ることで、間の出力データを補間して所望の期待値デー
タを生成させるものである。

【０１４２】この趣旨を変えない範囲で様々な変更が可
能である。

【０１４３】本実施例では図１のシステム構成例の中の
期待値電圧発生器１３に着目したものであるが、この部
分をテスタ１２へ内蔵しても良いし、さらには、期待値
電圧発生器１３を液晶ドライバＬＳＩ１１等の半導体集
積回路へ内蔵し、図６に示すようなラダー抵抗に置き換
えて、制御手段と記憶手段と演算手段とＤＡ変換手段を
備えることで外部から期待値データを入力し、内部でラ
ッチさせることで容易に様々な出力特性に変更可な集積
回路にすることも可能であり、応用範囲は広範である。

【０１４４】ところで、上記液晶ドライバＬＳＩ１１に
おいて、商品化されているほとんどのものは、液晶パネ
ルの所定のγ特性に対応する階調出力特性を備えたもの
となっているが、複数種類の液晶パネルに対して、１種
類の液晶ドライバで対応可能とさせるため、チップ毎に
γ特性設定変更を可能にできる複数種類のγ特性に対応
できる高機能な液晶ドライバが提案されている。

【０１４５】しかしながら、このような高機能な液晶ド
ライバの試験では、理想電圧値の演算時間もプラスされ
ることになるので、更にテスト時間が増加することとな
る。

【０１４６】ここで、高機能な液晶ドライバの試験にお
けるテスト時間増大の要因について、図５を参照しなが
ら以下に説明する。図５（ａ）〜（ｃ）は、それぞれ液
晶パネルのγ特性例を示したグラフであり、それぞれ縦
軸は液晶ドライバＬＳＩからの液晶パネルへの階調表示
用出力電圧値（１Ｖ〜６Ｖ）を示し、横軸は階調を示し
ている。

【０１４７】図５（ａ）に示すγ特性例１と図５（ｂ）
に示すγ特性例２は、横軸１−２間（横軸ｋ−k＋１）
には１６階調があり、横軸１−５間で、例えば、計６４
階調表示であり、横軸１−２間（横軸ｋ−ｋ＋１）は直
線特性であることを示し、横軸２、３、４で折れ線特性
を示すものである。

【０１４８】γ特性例１とγ特性例２において、この折
れ線特性が、液晶パネルの違い等のために異なっている
ことを示している。

【０１４９】また、図５（ｃ）に示すγ特性例３は、横
軸１−２間（横軸ｋ−ｋ＋１）をよりきめこまかい折れ
線特性を持たせた階調表示用出力電圧と階調との関係を
示している。

【０１５０】いずれも、外部から液晶ドライバＬＳＩの
期待値電圧発生器１３に入力する基準電圧（図６のラダ
ー抵抗を参照）を変えることで上記出力電圧を生成して
いる。

【０１５１】このように、液晶材料や液晶パネルの特性
に応じて、表示品位を最適な値に対応して設定するため
にγ特性を変更していることから、液晶ドライバに内蔵
しているラダー抵抗によって階調毎の出力電圧値（図６
では参照電圧を変えることで対応する例）が決定され、
テストプログラム内ではγ特性仕様に応じた計算式を用
いて各階調毎の出力電圧を演算で求めて、この値を基準
電圧値データとして検査装置から出力している。

【０１５２】この基準電圧値データを期待値電圧発生器
１３に入力し、該期待値電圧発生器１３内部のＤＡコン
バータでデジタル−アナログ変換を行い期待値電圧とし
て差動増幅器アレイモジュール１４に出力する。

【０１５３】従来は、液晶パネル毎にγ特性や階調数を
決定して、図６に示すＬＳＩ内部のラダー抵抗値（参照
電圧を変えるのではなく、ラダー抵抗の抵抗値をγ特性
に合わせて設定）を設定することでカスタム的に生成す
るのが一般的である。

【０１５４】そこで、上述したように、最近ではγ特性
が図５（ａ）（ｂ）に示すγ特性１・γ特性２と変化す
る場合や、図５（ｃ）に示すγ特性３のように階調数を
変更させるような場合でも、同一の液晶ドライバＬＳＩ
で複数種類の液晶パネルに対応できる高機能な液晶ドラ
イバが提案されている。

【０１５５】このような機能を有した液晶ドライバＬＳ
Ｉの出力特性（許容値、均一性）を保証するためには全
ての出力状態をテストしておく必要があり、そのため、
γ特性を変えた出力テストも行う必要がある。

【０１５６】これは、異なるγ補正を行っている異なる
液晶ドライバＬＳＩを同一のテスタで連続してテストす
る場合も同様に考えられることである。

【０１５７】従来の半導体集積回路の検査装置では、テ
ストプログラム内でγ特性に応じた階調出力電圧を演算
させ、その結果に応じた基準値データ（テスタのＩ／Ｏ
の関係で１ｃｈの場合もある）をテスタより出力させ期
待値発生手段で期待値電圧として生成する方法がとられ
ているが、この方法では、容易に期待値電圧を出力する
ことができなくテスト時間の増加するばかりか、テスト
プログラムの煩雑化、開発効率の低下にも繋がってい
く。

【０１５８】また、テスタ内部のメモリ容量の増大も問
題となる。

【０１５９】以上のように、測定精度の向上、及び１つ
の液晶ドライバで様々なγ特性に対応可能な液晶ドライ
バをも想定したテストを行っていく上で、図１０に示す
従来の半導体集積回路の検査装置に於いて、テスト時間
の短縮を実現するためには、液晶ドライバの出力電圧と
の差分を取るための基準電圧値をいかに効率よく発生す
るかが重要となる。

【０１６０】ところが、図１に示す半導体集積回路の検
査装置では、期待値電圧発生器１３において、期待値電
圧を発生する時間を大幅に短縮させることができるの
で、上述のような高機能な液晶ドライバＬＳＩのテスト
を、高精度、且つ短時間で完了させることができる。

【０１６１】通常、多出力・多階調化が進んだ液晶ドラ
イバＬＳＩ等の半導体集積回路の検査において、コンパ
レータ２２における差動増幅電圧の同時判定により、テ
スト時間の大幅な短縮を図ることができるが、液晶ドラ
イバＬＳＩ１１から出力されるｎ通りの階調電圧に対応
する基準電圧をテスタにて生成し、測定毎にこの電圧を
取り込む方法では、液晶系出力の測定を行う実質のテス
ト時間と比較して、基準電圧値の設定時間（転送時間）
に数倍の時間を要している。

【０１６２】ところが、本発明の液晶ドライバ検査装置
によれば、基準電圧値を階調数や階調表示数など、液晶
パネルのγ特性仕様に関する情報をメモリに取り込ん
で、これらの情報を基に基準電圧値を補間して生成する
ため、従来、テスタにて生成して基準電圧値データを電
圧発生器に転送した場合に要した転送時間よりも大幅に
転送時間を短縮することができ、この結果、テスト時間
の大幅な短縮を図ることが可能となる。

【０１６３】さらに、デバイス毎にγ特性が異なる場合
の連続テストや、階調数が例えば２５６階調・１０２４
階調と増加した場合でも、γ特性に応じた基準電圧を容
易に補間して生成して発生させることができるため、こ
のような場合でも基準電圧の設定時間を考慮する必要が
なく、実質の判定時間のみでテストを行うことができる
ばかりか、テストプログラムの煩雑化を抑制でき、高効
率のテストを容易に実現することが可能である。

【０１６４】また、多階調化と共に測定精度の向上が必
要で、例えば１０２４階調品では少なくとも、１ｍＶ以
下の測定精度が必要となるが、基準値データのビット数
が増加しても、テスト時間は従来技術のように大幅には
増加せず、また、本発明では基準電圧をテスタではなく
期待値電圧発生器１３内で生成するため、この電圧値の
精度を向上させることができ、従来のテスタ等で基準電
圧を発生させる場合と比べて格段に測定精度を向上させ
ることができる。

【０１６５】なお、本実施の形態では、本発明を、半導
体集積回路として液晶ドライバＬＳＩのテストに適用し
た場合について説明したが、これに限定されるものでは
なく、ラダー抵抗等を用いての直線補間できるような多
電圧値生成装置や、その検査に有効である。したがっ
て、本願発明は、電圧値を変えることで階調表示を行っ
ている表示装置や、ＤＡコンバータの出力検査にも適用
できる。

【０１６６】

【発明の効果】以上のように、本発明の基準電圧発生装
置は、入力される基準データに応じて、基準電圧を発生
する基準電圧発生装置において、発生する基準電圧の数
よりも少ない数の基準データが入力され、この入力され
た基準データに基づいて、基準電圧の数と同じ数になる
ように基準データを補間して生成する基準データ生成手
段を備えている構成である。

【０１６７】それゆえ、基準電圧の必要な数よりも少な
い数の基準データから、必要な数の基準電圧を生成する
ことで、基準電圧発生装置への基準データの転送にかか
る時間を、必要な数の基準電圧と同じ数の基準データを
転送する場合に比べて短くすることができる。これによ
り、基準電圧の発生にかかる時間を短縮できるという効
果を奏する。

【０１６８】上記基準データ生成手段による基準データ
の補間は、直線補間が好適に用いられる。

【０１６９】この場合、基準電圧発生装置にラダー抵抗
等を用いることが可能となるので、簡単な構成で基準デ
ータの補間を行うことができるという効果を奏する。

【０１７０】上記基準データ生成手段による直線補間
は、例えば、以下に示す補間手段によって行われる。

【０１７１】すなわち、上記補間手段は、入力される基
準データ間の差を算出する減算手段と、上記減算手段か
らの出力値を、上記入力される基準データ間の分割数で
除算する除算手段と、上記除算手段からの出力値に、出
力する基準電圧に相当する比例値を積算する積算手段
と、上記積算手段からの出力値を、上記入力される基準
データの補間値として加減算する加減算手段とからな
る。

【０１７２】この場合、上記補間手段によって、基準デ
ータの直線補間を効率よく行うことができるという効果
を奏する。

【０１７３】また、被テストデバイスとしての液晶ドラ
イバＬＳＩ等の半導体集積回路に上記構成の基準電圧発
生装置を内蔵するようにしてもよい。

【０１７４】この場合、従来の半導体集積回路の検査装
置、すなわち基準電圧と階調表示用電圧との差を増幅し
て良否を判定する検査装置をそのまま使用することがで
きるという効果を奏する。

【０１７５】また、本発明の半導体集積回路の検査装置
は、以上のように、半導体集積回路の出力電圧レベルの
良否を、別途生成された基準電圧と比較することで判定
する半導体集積回路の検査装置において、入力される基
準データに応じて、上記基準電圧を発生する基準電圧発
生回路を備え、上記基準電圧発生回路は、発生する基準
電圧の数よりも少ない数の基準データが入力され、この
入力された基準データに基づいて、基準電圧の数と同じ
数になるように基準データを補間して生成する構成であ
る。

【０１７６】それゆえ、基準データの該基準電圧発生手
段への転送に係る時間を短縮することにより、半導体集
積回路の検査に必要な出力電圧を得るための時間を短縮
できるので、半導体集積回路の検査に係る時間を大幅に
短縮できる。

【０１７７】これにより、検査精度を上げるために、基
準データの容量（ビット数）が増えても、必要な数の基
準電圧に対応する全ての基準データを基準電圧発生装置
に転送する場合に比べて、基準データの転送時間を大幅
に短縮することができる。

【０１７８】したがって、検査精度を上げるために、基
準電圧の発生に必要な基準データの容量（ビット数）を
大きくした場合、上記構成のように、基準電圧発生装置
内部で基準電圧に対応する基準データを生成するように
すれば、検査精度の向上に必要な基準データを短時間で
作成することができる。

【０１７９】以上のことから、被テストデバイスである
半導体集積回路の検査を、極めて短時間でかつ高精度に
実施することを可能になるという効果を奏する。

【０１８０】上記基準電圧発生回路による基準データの
補間は、直線補間が好適に用いられる。

【０１８１】この場合、基準電圧発生装置にラダー抵抗
等を用いることが可能となるので、簡単な構成で基準デ
ータの補間を行うことができるという効果を奏する。

【０１８２】上記基準電圧発生回路による基準データの
補間は、例えば、以下に示す補間手段によって行われ
る。

【０１８３】すなわち、上記補間手段は、入力される基
準データ間の差を算出する減算手段と、上記減算手段か
らの出力値を、上記入力される基準データ間の分割数で
除算する除算手段と、上記除算手段からの出力値に、出
力する基準電圧に相当する比例値を積算する積算手段
と、上記積算手段からの出力値を、上記入力される基準
データの補間値として加減算する加減算手段とからな
る。

【０１８４】この場合、上記補間手段によって、基準デ
ータの直線補間を効率よく行うことができるという効果
を奏する。

【図面の簡単な説明】

【図１】本発明の一実施の形態にかかる半導体集積回路
の検査装置の概略を示すブロック図である。

【図２】図１に示す半導体集積回路の検査装置内の基準
電圧発生回路の概略ブロック図である。

【図３】図２に示す基準電圧発生回路の一例を示す回路
図である。

【図４】（ａ）〜（ｄ）は、図２に示す基準電圧発生回
路において適用される入力手段を示すブロック図であ
る。

【図５】（ａ）〜（ｃ）は、γ特性例を示すグラフであ
る。

【図６】ラダー抵抗の一例を示す回路図である。

【図７】階調電圧波形と期待値電圧波形とを示すグラフ
である。

【図８】一般的な、液晶ドライバのブロック図である。

【図９】従来の半導体集積回路の検査装置の概略を示す
ブロック図である。

【図１０】従来の他の半導集積装置の検査装置の概略を
示すブロック図である。

【符号の説明】

１１ 液晶ドライバＬＳＩ１１（半導体集積回路） １２ テスタ １３ 期待値電圧発生器（基準電圧発生回路） １４ 差動増幅器アレイモジュール １５ ＤＡコンバータ １６ 出力端子 １７ 入力端子 １８ 入力端子 １９ 差動増幅器 ２０ 出力端子 ２１ 入力チャネル ２２ コンパレータ ３１ 入力手段 ３２ 制御手段 ３３ 期待値データ生成手段 ３４ 演算手段 ３５ 記憶手段 ３６ 期待値電圧出力手段

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｍ 1/66 Ｇ０１Ｒ 31/28 Ｃ Ｆターム(参考） 2G132 AA11 AD01 AG01 AK07 AK09 AL09 AL11 5F038 BB04 BB05 DT08 DT15 EZ20 5J022 AB04 BA01 CA08 CB02 CD02 CF07

Claims (11)

【特許請求の範囲】
1. 【請求項１】入力される基準データに応じて、基準電圧
   を発生する基準電圧発生装置において、 発生する基準電圧の数よりも少ない数の基準データが入
   力され、この入力された基準データに基づいて、基準電
   圧の数と同じ数になるように基準データを補間して生成
   する基準データ生成手段を備えていることを特徴とする
   基準電圧発生装置。
2. 【請求項２】上記基準データ生成手段による基準データ
   の補間は、直線補間であることを特徴とする請求項１記
   載の基準電圧発生装置。
3. 【請求項３】上記基準データ生成手段は、 入力される基準データ間の差を算出する減算手段と、 上記減算手段からの出力値を、上記入力される基準デー
   タ間の分割数で除算する除算手段と、 上記除算手段からの出力値に、出力する基準電圧に相当
   する比例値を積算する積算手段と、 上記積算手段からの出力値を、補間値として上記入力さ
   れる基準データに加減算する加減算手段とからなる補間
   手段を含んでいることを特徴とする請求項２記載の基準
   電圧発生装置。
4. 【請求項４】請求項１ないし３の何れか１項に記載の基
   準電圧発生装置を内蔵していることを特徴とする半導体
   集積回路。
5. 【請求項５】半導体集積回路の出力電圧レベルの良否
   を、別途生成された基準電圧と比較することで判定する
   半導体集積回路の検査装置において、 入力される基準データに応じて、上記基準電圧を発生す
   る基準電圧発生回路を備え、 上記基準電圧発生回路は、発生する基準電圧の数よりも
   少ない数の基準データが入力され、この入力された基準
   データに基づいて、基準電圧の数と同じ数になるように
   基準データを補間して生成することを特徴とする半導体
   集積回路の検査装置。
6. 【請求項６】上記基準電圧発生回路による基準データの
   補間は、直線補間であることを特徴とする請求項５記載
   の半導体集積回路の検査装置。
7. 【請求項７】上記基準電圧発生回路は、 入力される基準データ間の差を算出する減算手段と、 上記減算手段からの出力値を、上記入力される基準デー
   タ間の分割数で除算する除算手段と、 上記除算手段からの出力値に、出力する基準電圧に相当
   する比例値を積算する積算手段と、 上記積算手段からの出力値を、補間値として上記入力さ
   れる基準データに加減算する加減算手段とからなる補間
   手段を含んでいることを特徴とする請求項６記載の半導
   体集積回路の検査装置。
8. 【請求項８】上記半導体集積回路は、液晶駆動用集積回
   路であることを特徴とする請求項５ないし７の何れか１
   項に記載の半導体集積回路の検査装置。
9. 【請求項９】半導体集積回路の出力電圧レベルの良否
   を、別途生成された基準電圧と比較することで判定する
   半導体集積回路の検査方法において、 発生する基準電圧の数よりも少ない数の基準データに基
   づいて、基準電圧の数と同じ数になるように基準データ
   を補間して生成する基準データ生成ステップと、 上記基準データ生成ステップにおいて、得られた基準デ
   ータに応じて、上記基準電圧を発生する基準電圧発生ス
   テップとを含んでいることを特徴とする半導体集積回路
   の検査方法。
10. 【請求項１０】上記基準データ生成ステップにおける基
    準データの補間は、直線補間であることを特徴とする請
    求項９記載の半導体集積回路の検査方法。
11. 【請求項１１】上記基準データ生成ステップは、 入力される基準データ間の差を算出する第１のステップ
    と、 上記第１のステップで算出された値を該入力される基準
    データ間の分割数で除算する第２のステップと、 上記第２のステップで除算された値に、上記基準電圧発
    生ステップにおいて発生する基準電圧に相当する比例値
    を積算する第３のステップと、 上記第３のステップで積算された値を、補間値として上
    記入力された基準データに加減算する第４のステップと
    を含んでいることを特徴とする請求項１０記載の半導体
    集積回路の検査方法。