JP3522662B2 - 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 - Google Patents
半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体Info
- Publication number
- JP3522662B2 JP3522662B2 JP2000209193A JP2000209193A JP3522662B2 JP 3522662 B2 JP3522662 B2 JP 3522662B2 JP 2000209193 A JP2000209193 A JP 2000209193A JP 2000209193 A JP2000209193 A JP 2000209193A JP 3522662 B2 JP3522662 B2 JP 3522662B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage value
- output
- voltage
- value
- specific
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数個のＤＡコン
バータを内蔵し、各ＤＡコンバータの出力電圧を、それ
ぞれ、対応する出力端子より出力する構成とした半導体
集積回路（例えば、液晶駆動用ＩＣ等）の検査装置及び
その検査方法並びにその検査プログラムを記録した記録
媒体に関するものであり、特に、上記各ＤＡコンバータ
の出力電圧のテストを、極めて短時間で、また高精度に
実施することができる検査装置及びその検査方法並びに
その検査プログラムを記録した記録媒体に関するもので
ある。
バータを内蔵し、各ＤＡコンバータの出力電圧を、それ
ぞれ、対応する出力端子より出力する構成とした半導体
集積回路（例えば、液晶駆動用ＩＣ等）の検査装置及び
その検査方法並びにその検査プログラムを記録した記録
媒体に関するものであり、特に、上記各ＤＡコンバータ
の出力電圧のテストを、極めて短時間で、また高精度に
実施することができる検査装置及びその検査方法並びに
その検査プログラムを記録した記録媒体に関するもので
ある。
【０００２】
【従来の技術】液晶パネルの高精細化に伴い、該液晶パ
ネルに搭載される液晶ドライバＬＳＩは、多出力化、多
階調化が進んできている。この階調表示を行うため、液
晶ドライバＬＳＩの各出力回路は、それぞれＤＡコンバ
ータを内蔵し、階調電圧を出力する。例えば、６ビット
ＤＡコンバータの場合は、６４階調表示、８ビットＤＡ
コンバータの場合は、２５６階調表示が、それぞれ可能
となる。
ネルに搭載される液晶ドライバＬＳＩは、多出力化、多
階調化が進んできている。この階調表示を行うため、液
晶ドライバＬＳＩの各出力回路は、それぞれＤＡコンバ
ータを内蔵し、階調電圧を出力する。例えば、６ビット
ＤＡコンバータの場合は、６４階調表示、８ビットＤＡ
コンバータの場合は、２５６階調表示が、それぞれ可能
となる。
【０００３】このような液晶ドライバＬＳＩのテストに
おいては、図８に示すように、各ＤＡコンバータから出
力される、それぞれの階調電圧値が全て正常範囲内（Ｐ
ＡＳＳ）にあるか否かのテストを実行している。
おいては、図８に示すように、各ＤＡコンバータから出
力される、それぞれの階調電圧値が全て正常範囲内（Ｐ
ＡＳＳ）にあるか否かのテストを実行している。
【０００４】図９に、従来のテスト方法を、ｍ出力の液
晶ドライバＬＳＩ５１のテストの場合を例にとって示し
た概念図を示す。半導体試験装置（テスタ）５２を用い
て、液晶ドライバＬＳＩ５１へ入力信号を供給し、内蔵
される各ＤＡコンバータ（図示せず）より、１階調目の
電圧レベルを出力させる。この１階調目の電圧レベル
は、各出力端子（出力１、…、出力ｍ）を介して、液晶
ドライバＬＳＩ５１外部に導出され、それぞれ、テスタ
５２の各入力端子（Ｖ）に入力される。テスタ５２にお
いては、マトリクススイッチ（図示せず）を順次オン・
オフ制御することにより、内蔵されている高精度アナロ
グ電圧測定器（図示せず）を用いて、１出力ずつ、ｍ出
力まで、順次、１階調目の階調電圧値を測定し、その測
定結果を、逐次、内蔵のデータメモリ（図示せず）に格
納する。この処理を、階調数分、繰り返し実行し、最終
的に、全出力（ｍ出力）、全階調分（ｎ階調）のデータ
をメモリに格納する。この結果、ｍ×ｎ個のデータが、
メモリに格納されることになる。このメモリに格納され
たデータを、テスタ５２に内蔵されている演算装置（図
示せず）を用いて演算処理し、各出力における各階調電
圧値の試験を行う。
晶ドライバＬＳＩ５１のテストの場合を例にとって示し
た概念図を示す。半導体試験装置（テスタ）５２を用い
て、液晶ドライバＬＳＩ５１へ入力信号を供給し、内蔵
される各ＤＡコンバータ（図示せず）より、１階調目の
電圧レベルを出力させる。この１階調目の電圧レベル
は、各出力端子（出力１、…、出力ｍ）を介して、液晶
ドライバＬＳＩ５１外部に導出され、それぞれ、テスタ
５２の各入力端子（Ｖ）に入力される。テスタ５２にお
いては、マトリクススイッチ（図示せず）を順次オン・
オフ制御することにより、内蔵されている高精度アナロ
グ電圧測定器（図示せず）を用いて、１出力ずつ、ｍ出
力まで、順次、１階調目の階調電圧値を測定し、その測
定結果を、逐次、内蔵のデータメモリ（図示せず）に格
納する。この処理を、階調数分、繰り返し実行し、最終
的に、全出力（ｍ出力）、全階調分（ｎ階調）のデータ
をメモリに格納する。この結果、ｍ×ｎ個のデータが、
メモリに格納されることになる。このメモリに格納され
たデータを、テスタ５２に内蔵されている演算装置（図
示せず）を用いて演算処理し、各出力における各階調電
圧値の試験を行う。
【０００５】
【発明が解決しようとする課題】このような液晶ドライ
バＬＳＩ５１のテストにおいては、多出力化・多階調化
が進むにつれて、データの取り込み量の増加、およびデ
ータ処理時間の増大化が進み、テスト時間は大幅に増大
する。また、階調数が増加し、各階調電圧間の電位差が
微小となるのに伴い、全階調電圧値について、極めて高
精度な測定を行うことが必要となり、このことが、更な
るテスト時間の増大を招いていた。
バＬＳＩ５１のテストにおいては、多出力化・多階調化
が進むにつれて、データの取り込み量の増加、およびデ
ータ処理時間の増大化が進み、テスト時間は大幅に増大
する。また、階調数が増加し、各階調電圧間の電位差が
微小となるのに伴い、全階調電圧値について、極めて高
精度な測定を行うことが必要となり、このことが、更な
るテスト時間の増大を招いていた。
【０００６】こうして、液晶ドライバＬＳＩの多出力化
・多階調化が進むことにより、従来の検査方法では、取
り扱いデータ量の増加と、極めて高精度な電圧測定を全
階調出力電圧に対して行う必要があることとにより、テ
スト時間が大幅に増大し、テストコストは激増する一方
となって来ている。
・多階調化が進むことにより、従来の検査方法では、取
り扱いデータ量の増加と、極めて高精度な電圧測定を全
階調出力電圧に対して行う必要があることとにより、テ
スト時間が大幅に増大し、テストコストは激増する一方
となって来ている。
【０００７】本発明は、かかる従来の事情に鑑みて為さ
れたものであり、短時間で、高精度な検査を可能とする
半導体集積回路の検査装置及びその検査方法並びにその
検査プログラムを記録した記録媒体を提供するものであ
る。
れたものであり、短時間で、高精度な検査を可能とする
半導体集積回路の検査装置及びその検査方法並びにその
検査プログラムを記録した記録媒体を提供するものであ
る。
【０００８】
【課題を解決するための手段】本発明に係る半導体集積
回路の検査装置は、複数個のＤＡコンバータを内蔵し、
該各ＤＡコンバータの出力電圧を、それぞれ、対応する
出力端子より出力する構成とした半導体集積回路の検査
装置において、特定ＤＡコンバータに対応する特定出力
端子より出力される各階調の特定出力電圧値を測定し、
該特定出力電圧値と、対応する期待電圧値との特定差分
電圧値を算出する電圧測定手段と、各階調において、上
記特定出力端子以外の上記各出力端子より出力される各
出力電圧値と、上記特定出力電圧値とを入力し、それぞ
れの差分電圧値を算出して増幅する差動増幅手段と、該
差動増幅手段から出力された増幅差分電圧値が、対応す
る階調の上記特定差分電圧値に応じて設定される判定電
圧範囲内にあるか否かを判定する比較判定手段とを備え
ることを特徴とするものである。
回路の検査装置は、複数個のＤＡコンバータを内蔵し、
該各ＤＡコンバータの出力電圧を、それぞれ、対応する
出力端子より出力する構成とした半導体集積回路の検査
装置において、特定ＤＡコンバータに対応する特定出力
端子より出力される各階調の特定出力電圧値を測定し、
該特定出力電圧値と、対応する期待電圧値との特定差分
電圧値を算出する電圧測定手段と、各階調において、上
記特定出力端子以外の上記各出力端子より出力される各
出力電圧値と、上記特定出力電圧値とを入力し、それぞ
れの差分電圧値を算出して増幅する差動増幅手段と、該
差動増幅手段から出力された増幅差分電圧値が、対応す
る階調の上記特定差分電圧値に応じて設定される判定電
圧範囲内にあるか否かを判定する比較判定手段とを備え
ることを特徴とするものである。
【０００９】本発明に係る半導体集積回路の検査装置
は、上述の検査装置において、上記特定出力端子以外の
出力端子の個数と同数の差動増幅手段を設け、該差動増
幅手段は、対応する上記特定出力端子以外の出力端子よ
り出力される出力電圧値が入力されるとともに、上記特
定出力電圧値が共通に入力され、上記差動増幅手段から
の各増幅差分電圧を、上記比較判定手段において、同時
に判定することを特徴とするものである。
は、上述の検査装置において、上記特定出力端子以外の
出力端子の個数と同数の差動増幅手段を設け、該差動増
幅手段は、対応する上記特定出力端子以外の出力端子よ
り出力される出力電圧値が入力されるとともに、上記特
定出力電圧値が共通に入力され、上記差動増幅手段から
の各増幅差分電圧を、上記比較判定手段において、同時
に判定することを特徴とするものである。
【００１０】本発明に係る半導体集積回路の検査装置
は、上述の検査装置において、上記判定電圧範囲を規定
する上限電圧値及び下限電圧値は、上記期待電圧値に対
応させて予め設定した上限基準電圧値及び下限基準電圧
値を、上記特定差分電圧値に対応した一定値だけ増減さ
せて設定されることを特徴とするものである。
は、上述の検査装置において、上記判定電圧範囲を規定
する上限電圧値及び下限電圧値は、上記期待電圧値に対
応させて予め設定した上限基準電圧値及び下限基準電圧
値を、上記特定差分電圧値に対応した一定値だけ増減さ
せて設定されることを特徴とするものである。
【００１１】本発明に係る半導体集積回路の検査方法
は、複数個のＤＡコンバータを内蔵し、該各ＤＡコンバ
ータの出力電圧を、それぞれ、対応する出力端子より出
力する構成とした半導体集積回路の検査方法において、
特定ＤＡコンバータに対応する特定出力端子より出力さ
れる各階調の特定出力電圧値を測定し、該特定出力電圧
値と対応する期待電圧値との特定差分電圧値を算出し、
各階調において、上記特定出力端子以外の上記各出力端
子より出力される各出力電圧値と、上記特定出力電圧値
とを入力し、それぞれの差分電圧値を算出して増幅し、
該増幅差分電圧値が、対応する階調の上記特定差分電圧
値に応じて設定される判定電圧範囲内にあるか否かを判
定することを特徴とするものである。
は、複数個のＤＡコンバータを内蔵し、該各ＤＡコンバ
ータの出力電圧を、それぞれ、対応する出力端子より出
力する構成とした半導体集積回路の検査方法において、
特定ＤＡコンバータに対応する特定出力端子より出力さ
れる各階調の特定出力電圧値を測定し、該特定出力電圧
値と対応する期待電圧値との特定差分電圧値を算出し、
各階調において、上記特定出力端子以外の上記各出力端
子より出力される各出力電圧値と、上記特定出力電圧値
とを入力し、それぞれの差分電圧値を算出して増幅し、
該増幅差分電圧値が、対応する階調の上記特定差分電圧
値に応じて設定される判定電圧範囲内にあるか否かを判
定することを特徴とするものである。
【００１２】本発明に係る半導体集積回路の検査方法
は、上述の検査方法において、各出力端子に対応する増
幅差分電圧値を並列に入力し、該増幅差分電圧値が上記
判定電圧範囲内にあるか否かを同時に判定することを特
徴とするものである。
は、上述の検査方法において、各出力端子に対応する増
幅差分電圧値を並列に入力し、該増幅差分電圧値が上記
判定電圧範囲内にあるか否かを同時に判定することを特
徴とするものである。
【００１３】本発明に係る半導体集積回路の検査方法
は、上述の検査方法において、上記判定電圧範囲を規定
する上限電圧値及び下限電圧値は、上記期待電圧値に対
応させて予め設定した上限基準電圧値及び下限基準電圧
値を、上記特定差分電圧値に対応した一定値だけ増減さ
せて設定されることを特徴とするものである。
は、上述の検査方法において、上記判定電圧範囲を規定
する上限電圧値及び下限電圧値は、上記期待電圧値に対
応させて予め設定した上限基準電圧値及び下限基準電圧
値を、上記特定差分電圧値に対応した一定値だけ増減さ
せて設定されることを特徴とするものである。
【００１４】本発明に係る半導体集積回路の検査方法
は、上述の検査方法において、上記特定出力電圧値が上
記上限及び下限基準電圧値により規定される基準電圧範
囲内にあるか否かを判定し、上記特定出力電圧値が上記
基準電圧範囲外にある場合、上記半導体集積回路を不良
品とし、上記特定差分電圧値が上記基準電圧範囲内にあ
る場合、上記増幅差分電圧が、上記判定電圧範囲内であ
れば良品とし、上記判定電圧範囲外であれば不良品とす
ることを特徴とするものである。
は、上述の検査方法において、上記特定出力電圧値が上
記上限及び下限基準電圧値により規定される基準電圧範
囲内にあるか否かを判定し、上記特定出力電圧値が上記
基準電圧範囲外にある場合、上記半導体集積回路を不良
品とし、上記特定差分電圧値が上記基準電圧範囲内にあ
る場合、上記増幅差分電圧が、上記判定電圧範囲内であ
れば良品とし、上記判定電圧範囲外であれば不良品とす
ることを特徴とするものである。
【００１５】本発明に係る半導体集積回路の検査方法
は、上述の検査方法において、半導体集積回路の各端子
の出力の階調が変化するとき、上記判定電圧範囲の上限
値と下限値とが変化しても、上記判定電圧範囲の幅は、
一定であることを特徴とするものである。
は、上述の検査方法において、半導体集積回路の各端子
の出力の階調が変化するとき、上記判定電圧範囲の上限
値と下限値とが変化しても、上記判定電圧範囲の幅は、
一定であることを特徴とするものである。
【００１６】本発明に係る半導体集積回路の検査方法
は、上述の検査方法において、不良品の判定が出るま
で、上記判定電圧範囲の幅を段階的に縮小することを特
徴とするものである。
は、上述の検査方法において、不良品の判定が出るま
で、上記判定電圧範囲の幅を段階的に縮小することを特
徴とするものである。
【００１７】本発明に係る半導体集積回路の検査方法
は、上述の検査方法において、不良品の判定が出たとき
の上記判定電圧範囲における各出力電圧の偏差により半
導体集積回路をランク分け分類することを特徴とするも
のである。
は、上述の検査方法において、不良品の判定が出たとき
の上記判定電圧範囲における各出力電圧の偏差により半
導体集積回路をランク分け分類することを特徴とするも
のである。
【００１８】また、本発明は、請求項４〜１０に記載の
検査方法を実行可能とする半導体集積回路の検査プログ
ラムを記録した記憶媒体である。
検査方法を実行可能とする半導体集積回路の検査プログ
ラムを記録した記憶媒体である。
【００１９】かかる本発明の半導体集積回路の検査装置
及び検査方法によれば、まず、電圧測定手段によって、
特定のＤＡコンバータより出力され該特定ＤＡコンバー
タに対応する特定出力端子より出力される複数の階調電
圧の電圧値が高精度に測定され、更に、各測定電圧値と
対応期待電圧値との差電圧値（ディジタル値）が算出さ
れる。この差電圧値は、テスタ内部のメモリに格納され
る。次いで、上記特定端子以外の各出力端子より出力さ
れる各ＤＡコンバータの出力電圧が、それぞれ、差動増
幅器において、上記特定ＤＡコンバータの出力電圧と比
較される。その比較結果、すなわち、差動増幅器よりの
増幅差分電圧は、比較判定手段（コンパレータ）に入力
される。コンパレータにおいては、上記差動増幅器より
の増幅差分電圧が、所定の電圧範囲（判定電圧範囲）に
あるか否かの判定が実行される。この所定電圧範囲を規
定する上限電圧値及び下限電圧値は、上記特定出力端子
より出力される階調電圧値が期待電圧値に等しい場合に
対応して設定されている上限及び下限の基準電圧値に対
して、上記差電圧値に対応する電圧値が増減されて設定
されている。これにより、電圧比較の基準となる、上記
上限電圧値及び下限電圧値が、特定ＤＡコンバータより
出力される各階調電圧の、期待値電圧からのずれに応じ
て補正され、各階調電圧のテストを正しく行うことがで
きるものである。
及び検査方法によれば、まず、電圧測定手段によって、
特定のＤＡコンバータより出力され該特定ＤＡコンバー
タに対応する特定出力端子より出力される複数の階調電
圧の電圧値が高精度に測定され、更に、各測定電圧値と
対応期待電圧値との差電圧値（ディジタル値）が算出さ
れる。この差電圧値は、テスタ内部のメモリに格納され
る。次いで、上記特定端子以外の各出力端子より出力さ
れる各ＤＡコンバータの出力電圧が、それぞれ、差動増
幅器において、上記特定ＤＡコンバータの出力電圧と比
較される。その比較結果、すなわち、差動増幅器よりの
増幅差分電圧は、比較判定手段（コンパレータ）に入力
される。コンパレータにおいては、上記差動増幅器より
の増幅差分電圧が、所定の電圧範囲（判定電圧範囲）に
あるか否かの判定が実行される。この所定電圧範囲を規
定する上限電圧値及び下限電圧値は、上記特定出力端子
より出力される階調電圧値が期待電圧値に等しい場合に
対応して設定されている上限及び下限の基準電圧値に対
して、上記差電圧値に対応する電圧値が増減されて設定
されている。これにより、電圧比較の基準となる、上記
上限電圧値及び下限電圧値が、特定ＤＡコンバータより
出力される各階調電圧の、期待値電圧からのずれに応じ
て補正され、各階調電圧のテストを正しく行うことがで
きるものである。
【００２０】かかる本発明の半導体集積回路の検査装置
及び検査方法によれば、多出力化・多階調化が進んだ液
晶ドライバＬＳＩ等の半導体集積回路の検査において
も、コンパレータにおける各増幅差分電圧の同時判定
と、特定出力端子より出力される特定ＤＡコンバータの
出力電圧についてのみ高精度な電圧測定を実施すればよ
いこととにより、テスト時間の大幅な短縮を図ることが
できるものであり、テストコストの大幅な削減を図るこ
とが可能となるものである。また、差動増幅器による差
動増幅動作（各入力電圧間の電位差を所定倍率（例え
ば、１００倍、或いは、それ以上の倍率）で増幅する）
により、後段のコンパレータによる比較動作の高精度化
を図ることができるものであり、高精度な検査が可能と
なるものである。
及び検査方法によれば、多出力化・多階調化が進んだ液
晶ドライバＬＳＩ等の半導体集積回路の検査において
も、コンパレータにおける各増幅差分電圧の同時判定
と、特定出力端子より出力される特定ＤＡコンバータの
出力電圧についてのみ高精度な電圧測定を実施すればよ
いこととにより、テスト時間の大幅な短縮を図ることが
できるものであり、テストコストの大幅な削減を図るこ
とが可能となるものである。また、差動増幅器による差
動増幅動作（各入力電圧間の電位差を所定倍率（例え
ば、１００倍、或いは、それ以上の倍率）で増幅する）
により、後段のコンパレータによる比較動作の高精度化
を図ることができるものであり、高精度な検査が可能と
なるものである。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態に基づ
いて、本発明を詳細に説明する。
いて、本発明を詳細に説明する。
【００２２】〔第１実施形態〕図１は、本発明に係る液
晶ドライバＬＳＩ検査装置の第１実施形態を示すブロッ
ク図である。図１においては、ｍ出力、ｎ階調の半導体
集積回路からなる液晶ドライバＬＳＩの試験を行う場合
について示している。また、図２は、図１に示す検査装
置の動作説明に供する電圧波形図である。
晶ドライバＬＳＩ検査装置の第１実施形態を示すブロッ
ク図である。図１においては、ｍ出力、ｎ階調の半導体
集積回路からなる液晶ドライバＬＳＩの試験を行う場合
について示している。また、図２は、図１に示す検査装
置の動作説明に供する電圧波形図である。
【００２３】液晶ドライバＬＳＩ１は、ｍ個の出力端子
３−１、…、３−ｍを持つ。各出力端子３−１、…は、
それぞれ液晶ドライバＬＳＩ１に内蔵されたＤＡコンバ
ータ２−１、…、２−ｍの出力端子に接続されている。
各ＤＡコンバータ２−１、…は、それぞれ、ｎ階調の階
調電圧を出力する。
３−１、…、３−ｍを持つ。各出力端子３−１、…は、
それぞれ液晶ドライバＬＳＩ１に内蔵されたＤＡコンバ
ータ２−１、…、２−ｍの出力端子に接続されている。
各ＤＡコンバータ２−１、…は、それぞれ、ｎ階調の階
調電圧を出力する。
【００２４】ＤＡコンバータ２−１を特定ＤＡコンバー
タとして、これに接続する第１の出力端子３−１より出
力される電圧を特定出力電圧（特定階調電圧）とする。
この特定階調電圧は、検査装置であるテスタ４に設けら
れる高精度電圧測定器５に入力される。第１の出力端子
３−１より順次出力されるｎ階調の各特定階調電圧は、
電圧測定器５において、その電圧値が高精度で測定さ
れ、ディジタル値として出力される。更に、各階調毎
に、測定された特定開帳電圧値（ディジタル値）と理想
値（期待電圧値：ディジタル値）との差（図２に示す△
Ｖ１、△Ｖ２等）が算出される。この特定差分電圧値
は、テスタ４に設けられているメモリ（図示せず）に格
納される構成となっている。
タとして、これに接続する第１の出力端子３−１より出
力される電圧を特定出力電圧（特定階調電圧）とする。
この特定階調電圧は、検査装置であるテスタ４に設けら
れる高精度電圧測定器５に入力される。第１の出力端子
３−１より順次出力されるｎ階調の各特定階調電圧は、
電圧測定器５において、その電圧値が高精度で測定さ
れ、ディジタル値として出力される。更に、各階調毎
に、測定された特定開帳電圧値（ディジタル値）と理想
値（期待電圧値：ディジタル値）との差（図２に示す△
Ｖ１、△Ｖ２等）が算出される。この特定差分電圧値
は、テスタ４に設けられているメモリ（図示せず）に格
納される構成となっている。
【００２５】第２の出力端子３−２から第ｍの出力端子
３−ｍまでの各出力端子より出力される各階調電圧は、
それぞれ、差動増幅器６−１、…、６−（ｍ−１）の一
方の入力端子に入力される。また、差動増幅器６−１、
…、６−（ｍ−１）の他方の入力端子には、上記第１の
出力端子３−１より出力される各特定階調電圧が共通に
入力される。各差動増幅器６−１、…、６−（ｍ−１）
は、液晶ドライバＬＳＩ１の第２出力端子３−２、…、
第ｍ出力端子３−（ｍ−１）より出力される各階調電圧
と、第１の出力端子３−１より出力される階調電圧との
間のずれ電圧を所定の倍率（例えば、１００倍、或い
は、それ以上の倍率）で増幅した増幅差分電圧を出力す
る。この差動増幅器における、ずれ電圧値の増幅処理に
より、後段のコンパレータにおける比較判定の高精度化
を実現している。
３−ｍまでの各出力端子より出力される各階調電圧は、
それぞれ、差動増幅器６−１、…、６−（ｍ−１）の一
方の入力端子に入力される。また、差動増幅器６−１、
…、６−（ｍ−１）の他方の入力端子には、上記第１の
出力端子３−１より出力される各特定階調電圧が共通に
入力される。各差動増幅器６−１、…、６−（ｍ−１）
は、液晶ドライバＬＳＩ１の第２出力端子３−２、…、
第ｍ出力端子３−（ｍ−１）より出力される各階調電圧
と、第１の出力端子３−１より出力される階調電圧との
間のずれ電圧を所定の倍率（例えば、１００倍、或い
は、それ以上の倍率）で増幅した増幅差分電圧を出力す
る。この差動増幅器における、ずれ電圧値の増幅処理に
より、後段のコンパレータにおける比較判定の高精度化
を実現している。
【００２６】各差動増幅器６−１、…、６−（ｍ−１）
から出力された増幅差分電圧は、それぞれ、テスタ４に
設けられるコンパレータ７に入力される。コンパレータ
７は比較判定手段であり、入力された各差動増幅器６−
１、…、６−（ｍ−１）よりの増幅差分電圧が、それぞ
れ、所定の電圧範囲にあるか否かの判定を同時に実行
し、その判定結果を示す信号を出力する。すなわち、全
ての入力電圧が所定電圧範囲内にあるか、或いは、何れ
かの入力電圧が所定電圧範囲外となっているかを示す判
定結果信号を出力する。
から出力された増幅差分電圧は、それぞれ、テスタ４に
設けられるコンパレータ７に入力される。コンパレータ
７は比較判定手段であり、入力された各差動増幅器６−
１、…、６−（ｍ−１）よりの増幅差分電圧が、それぞ
れ、所定の電圧範囲にあるか否かの判定を同時に実行
し、その判定結果を示す信号を出力する。すなわち、全
ての入力電圧が所定電圧範囲内にあるか、或いは、何れ
かの入力電圧が所定電圧範囲外となっているかを示す判
定結果信号を出力する。
【００２７】このコンパレータ７の回路構成図を図３に
示す。図３において、１１−１及び１２−１、…、１１
−（ｍ−１）及び１２−（ｍ−１）は、それぞれ、電圧
比較器であり、１３−１、…、１３−（ｍ−１）及び１
４は論理積回路である。また、ＶＯＨｉ（ｉ＝１〜ｎ）
は、所定電圧範囲の上限である上限電圧値であり、ＶＯ
Ｌｉ（同）は、所定電圧範囲の下限である下限電圧値で
ある。
示す。図３において、１１−１及び１２−１、…、１１
−（ｍ−１）及び１２−（ｍ−１）は、それぞれ、電圧
比較器であり、１３−１、…、１３−（ｍ−１）及び１
４は論理積回路である。また、ＶＯＨｉ（ｉ＝１〜ｎ）
は、所定電圧範囲の上限である上限電圧値であり、ＶＯ
Ｌｉ（同）は、所定電圧範囲の下限である下限電圧値で
ある。
【００２８】電圧比較器１１−１、…、１１−（ｍ−
１）は、それぞれ、差動増幅器６−１、…、６−（ｍ−
１）よりの増幅差分電圧と上記上限電圧値ＶＯＨｉとを
比較し、前者が後者よりも低ければ、”Ｈ”レベルの信
号を、また、前者が後者よりも高ければ、”Ｌ”レベル
の信号を出力する。同様に、電圧比較器１２−１、…、
１２−（ｍ−１）は、それぞれ、差動増幅器よりの増幅
差分電圧と上記下限電圧値ＶＯＬｉとを比較し、前者が
後者よりも高ければ、”Ｈ”レベルの信号を、また、前
者が後者よりも低ければ、”Ｌ”レベルの信号を出力す
る。
１）は、それぞれ、差動増幅器６−１、…、６−（ｍ−
１）よりの増幅差分電圧と上記上限電圧値ＶＯＨｉとを
比較し、前者が後者よりも低ければ、”Ｈ”レベルの信
号を、また、前者が後者よりも高ければ、”Ｌ”レベル
の信号を出力する。同様に、電圧比較器１２−１、…、
１２−（ｍ−１）は、それぞれ、差動増幅器よりの増幅
差分電圧と上記下限電圧値ＶＯＬｉとを比較し、前者が
後者よりも高ければ、”Ｈ”レベルの信号を、また、前
者が後者よりも低ければ、”Ｌ”レベルの信号を出力す
る。
【００２９】かかる構成により、入力された各差動増幅
器６−１、…、６−（ｍ−１）の増幅差分電圧が、全
て、所定電圧範囲内にあれば、論理積回路１４の出力
は、”Ｈ”レベルとなり、何れかの増幅差分電圧が所定
電圧範囲外にあれば、論理積回路１４の出力は、”Ｌ”
レベルとなる。
器６−１、…、６−（ｍ−１）の増幅差分電圧が、全
て、所定電圧範囲内にあれば、論理積回路１４の出力
は、”Ｈ”レベルとなり、何れかの増幅差分電圧が所定
電圧範囲外にあれば、論理積回路１４の出力は、”Ｌ”
レベルとなる。
【００３０】このコンパレータ７における上記上限電圧
値ＶＯＨｉ及び下限電圧値ＶＯＬｉは、各階調毎に予め
設定されている基準上限電圧値ＶＯＨＳｉ（ｉ＝１〜
ｎ）及び基準下限電圧値ＶＯＬＳｉ（ｉ＝１〜ｎ）に基
づいて設定される。すなわち、基準上限電圧値ＶＯＨＳ
ｉ（ｉ＝１〜ｎ）及び基準下限電圧値ＶＯＬＳｉ（ｉ＝
１〜ｎ）は、図２に示すように、各階調の理想値に応じ
て予め設定されており、この基準上限電圧値と基準下限
電圧値によって規定される範囲を基準電圧範囲とする。
上限電圧値ＶＯＨｉ及び下限電圧値ＶＯＬｉは、それぞ
れ、以下の補正を施した値に設定されている。
値ＶＯＨｉ及び下限電圧値ＶＯＬｉは、各階調毎に予め
設定されている基準上限電圧値ＶＯＨＳｉ（ｉ＝１〜
ｎ）及び基準下限電圧値ＶＯＬＳｉ（ｉ＝１〜ｎ）に基
づいて設定される。すなわち、基準上限電圧値ＶＯＨＳ
ｉ（ｉ＝１〜ｎ）及び基準下限電圧値ＶＯＬＳｉ（ｉ＝
１〜ｎ）は、図２に示すように、各階調の理想値に応じ
て予め設定されており、この基準上限電圧値と基準下限
電圧値によって規定される範囲を基準電圧範囲とする。
上限電圧値ＶＯＨｉ及び下限電圧値ＶＯＬｉは、それぞ
れ、以下の補正を施した値に設定されている。
【００３１】ＶＯＨｉ＝ＶＯＨＳｉ±△Ｖｉ・（差動増
幅器の増幅率） ＶＯＬｉ＝ＶＯＬＳｉ±△Ｖｉ・（差動増幅器の増幅
率）
幅器の増幅率） ＶＯＬｉ＝ＶＯＬＳｉ±△Ｖｉ・（差動増幅器の増幅
率）
【００３２】上限電圧値ＶＯＨｉ及び下限電圧値ＶＯＬ
ｉで規定される範囲を判定電圧範囲とする。なお、上記
基準上限電圧値及び基準下限電圧値は、全ての階調電圧
（１階調目の階調電圧からｎ階調目の階調電圧までの全
階調電圧）に対して、共通の電圧値が設定されるもので
あってもよい。なお、判定電圧範囲の幅が一定であるの
で、増幅差動電圧を判定するコンパレータ７の判定電圧
は一定のままでよく、煩雑な設定は不要となる。
ｉで規定される範囲を判定電圧範囲とする。なお、上記
基準上限電圧値及び基準下限電圧値は、全ての階調電圧
（１階調目の階調電圧からｎ階調目の階調電圧までの全
階調電圧）に対して、共通の電圧値が設定されるもので
あってもよい。なお、判定電圧範囲の幅が一定であるの
で、増幅差動電圧を判定するコンパレータ７の判定電圧
は一定のままでよく、煩雑な設定は不要となる。
【００３３】以下、この検査装置の動作の説明を行う。
図４は、この検査装置による検査動作を示すフローチャ
ートである。まず、１階調目の階調電圧が、第１の出力
端子３−１から出力されるように、出力状態を設定し
（Ｓ１）、液晶ドライバＬＳＩ１を動作させる。このと
き、第１の出力端子３−１から出力された特定階調電圧
は、テスタ４の電圧測定器５に入力され、その値が測定
される（Ｓ２）。上記測定動作の過程で、特定階調電圧
値が基準電圧範囲内にあるか否かを比較する（Ｓ３）。
特定階調電圧値が基準電圧範囲外にあることが検出され
れば、その時点で、検査動作を終了させ、対象のＬＳＩ
は不良品として処理される（Ｓ４）。
図４は、この検査装置による検査動作を示すフローチャ
ートである。まず、１階調目の階調電圧が、第１の出力
端子３−１から出力されるように、出力状態を設定し
（Ｓ１）、液晶ドライバＬＳＩ１を動作させる。このと
き、第１の出力端子３−１から出力された特定階調電圧
は、テスタ４の電圧測定器５に入力され、その値が測定
される（Ｓ２）。上記測定動作の過程で、特定階調電圧
値が基準電圧範囲内にあるか否かを比較する（Ｓ３）。
特定階調電圧値が基準電圧範囲外にあることが検出され
れば、その時点で、検査動作を終了させ、対象のＬＳＩ
は不良品として処理される（Ｓ４）。
【００３４】特定階調電圧値が基準電圧範囲内にあるこ
とが検出されれば、電圧測定値と１階調目の特定階調電
圧の理想値との差（測定値−理想値）が計算されて（Ｓ
５）、その結果（△Ｖ１）が、メモリに格納される（Ｓ
６）。ｎ階調になったか否かを判定し（Ｓ７）、ｎ階調
になるまで次の階調の測定に入る（Ｓ８）。ｎ階調目の
階調電圧の測定までを実行したとき、次に、第２の出力
端子３−２から第ｍの出力端子３−ｍまでの各出力端子
から出力される各階調電圧の検査の実行に進む。これ
は、以下のようにして行われる。
とが検出されれば、電圧測定値と１階調目の特定階調電
圧の理想値との差（測定値−理想値）が計算されて（Ｓ
５）、その結果（△Ｖ１）が、メモリに格納される（Ｓ
６）。ｎ階調になったか否かを判定し（Ｓ７）、ｎ階調
になるまで次の階調の測定に入る（Ｓ８）。ｎ階調目の
階調電圧の測定までを実行したとき、次に、第２の出力
端子３−２から第ｍの出力端子３−ｍまでの各出力端子
から出力される各階調電圧の検査の実行に進む。これ
は、以下のようにして行われる。
【００３５】１階調目の階調電圧が全ての出力端子３−
１、…、３−（ｍ−１）から出力されるように液晶ドラ
イバＬＳＩ１が設定制御される（Ｓ９）。このとき、第
１の出力端子３−１から出力される階調電圧は、各差動
増幅器６−１、…、６−（ｍ−１）の一方に入力端子に
共通に入力される。また、第２の出力端子３−２、…、
第ｍの出力端子３−ｍから出力される各階調電圧は、そ
れぞれ、対応する差動増幅器６−１、…、６−（ｍ−
１）の他方の入力端子に入力される。これら各入力電圧
に基づいて、差動増幅器６−１、…、６−（ｍ−１）
は、液晶ドライバＬＳＩ１の第２出力端子以降の各出力
端子より出力された１階調目の階調電圧と、同第１の出
力端子より出力された１階調目の特定階調電圧との差を
検出する（Ｓ１０）。検出した差分電圧値を各差動増幅
器により所定の倍率（例えば、１００倍、或いは、それ
以上の倍率）に増幅し（Ｓ１１）、この増幅差分電圧
は、テスタ４のコンパレータ７に、並列に入力される。
１、…、３−（ｍ−１）から出力されるように液晶ドラ
イバＬＳＩ１が設定制御される（Ｓ９）。このとき、第
１の出力端子３−１から出力される階調電圧は、各差動
増幅器６−１、…、６−（ｍ−１）の一方に入力端子に
共通に入力される。また、第２の出力端子３−２、…、
第ｍの出力端子３−ｍから出力される各階調電圧は、そ
れぞれ、対応する差動増幅器６−１、…、６−（ｍ−
１）の他方の入力端子に入力される。これら各入力電圧
に基づいて、差動増幅器６−１、…、６−（ｍ−１）
は、液晶ドライバＬＳＩ１の第２出力端子以降の各出力
端子より出力された１階調目の階調電圧と、同第１の出
力端子より出力された１階調目の特定階調電圧との差を
検出する（Ｓ１０）。検出した差分電圧値を各差動増幅
器により所定の倍率（例えば、１００倍、或いは、それ
以上の倍率）に増幅し（Ｓ１１）、この増幅差分電圧
は、テスタ４のコンパレータ７に、並列に入力される。
【００３６】判定電圧範囲を規定する上限電圧値ＶＯＨ
１及び下限電圧値ＶＯＬ１を、それぞれ、以下の値に設
定する（Ｓ１２）。すなわち、特定電圧測定値と１階調
目の特定階調電圧の理想値との差（△Ｖ１）をメモリか
ら読み出して、上限電圧値ＶＯＨ１及び下限電圧値ＶＯ
Ｌ１を設定する。 ＶＯＨ１＝ＶＯＨＳ１−△Ｖ１・（差動増幅器の増幅
率） ＶＯＬ１＝ＶＯＬＳ１−△Ｖ１・（差動増幅器の増幅
率）
１及び下限電圧値ＶＯＬ１を、それぞれ、以下の値に設
定する（Ｓ１２）。すなわち、特定電圧測定値と１階調
目の特定階調電圧の理想値との差（△Ｖ１）をメモリか
ら読み出して、上限電圧値ＶＯＨ１及び下限電圧値ＶＯ
Ｌ１を設定する。 ＶＯＨ１＝ＶＯＨＳ１−△Ｖ１・（差動増幅器の増幅
率） ＶＯＬ１＝ＶＯＬＳ１−△Ｖ１・（差動増幅器の増幅
率）
【００３７】コンバータ７において、差分増幅値が、そ
れぞれ上記判定電圧範囲内にあるか否かの判定が実行さ
れる（Ｓ１３）。コンパレータ７における判定におい
て、論理積回路１４の出力が、”Ｌ”レベルとなり、何
れかの出力電圧が上記判定電圧範囲外にあると判定され
た場合は、その時点で、検査動作を終了し、検査対象の
ＬＳＩは不良品として処理される（Ｓ１４）。一方、論
理積回路１４の出力が、”Ｈ”レベルとなり、全ての出
力電圧が、上記判定電圧範囲内にあると判定された場合
は、ｎ階調目になったかを判定する（Ｓ１５）。この場
合は、ｎ階調ではないので、２階調目の階調電圧のテス
トに移る（Ｓ１６）。
れぞれ上記判定電圧範囲内にあるか否かの判定が実行さ
れる（Ｓ１３）。コンパレータ７における判定におい
て、論理積回路１４の出力が、”Ｌ”レベルとなり、何
れかの出力電圧が上記判定電圧範囲外にあると判定され
た場合は、その時点で、検査動作を終了し、検査対象の
ＬＳＩは不良品として処理される（Ｓ１４）。一方、論
理積回路１４の出力が、”Ｈ”レベルとなり、全ての出
力電圧が、上記判定電圧範囲内にあると判定された場合
は、ｎ階調目になったかを判定する（Ｓ１５）。この場
合は、ｎ階調ではないので、２階調目の階調電圧のテス
トに移る（Ｓ１６）。
【００３８】次に、２階調目の階調電圧が、全ての出力
端子３−１、…、３−（ｍ−１）から出力されるように
液晶ドライバＬＳＩ１が設定制御される（Ｓ９）。この
とき、第１の出力端子３−１から出力される特定階調電
圧は、各差動増幅器６−１、…、６−（ｍ−１）の一方
に入力端子に共通に入力される。また、第２の出力端子
３−２、…、第ｍの出力端子３−ｍから出力される各階
調電圧は、それぞれ、対応する差動増幅器６−１、…、
６−（ｍ−１）の他方の入力端子に入力される。これら
各入力電圧に基づいて、差動増幅器６−１、…、６−
（ｍ−１）は、液晶ドライバＬＳＩ１の第２出力端子以
降の各出力端子より出力された２階調目の階調電圧と、
同第１の出力端子より出力された２階調目の特定階調電
圧との差を検出する（Ｓ１０）。検出した差分電圧値を
各差動増幅器により所定の倍率（例えば、１００倍、或
いは、それ以上の倍率）に増幅し（Ｓ１１）、この増幅
差分電圧は、テスタ４のコンパレータ７に、並列に入力
される。
端子３−１、…、３−（ｍ−１）から出力されるように
液晶ドライバＬＳＩ１が設定制御される（Ｓ９）。この
とき、第１の出力端子３−１から出力される特定階調電
圧は、各差動増幅器６−１、…、６−（ｍ−１）の一方
に入力端子に共通に入力される。また、第２の出力端子
３−２、…、第ｍの出力端子３−ｍから出力される各階
調電圧は、それぞれ、対応する差動増幅器６−１、…、
６−（ｍ−１）の他方の入力端子に入力される。これら
各入力電圧に基づいて、差動増幅器６−１、…、６−
（ｍ−１）は、液晶ドライバＬＳＩ１の第２出力端子以
降の各出力端子より出力された２階調目の階調電圧と、
同第１の出力端子より出力された２階調目の特定階調電
圧との差を検出する（Ｓ１０）。検出した差分電圧値を
各差動増幅器により所定の倍率（例えば、１００倍、或
いは、それ以上の倍率）に増幅し（Ｓ１１）、この増幅
差分電圧は、テスタ４のコンパレータ７に、並列に入力
される。
【００３９】判定電圧範囲を規定する上限電圧値ＶＯＨ
２及び下限電圧値ＶＯＬ２を、それぞれ、以下の値に設
定する（Ｓ１２）。すなわち、特定電圧測定値と１階調
目の特定階調電圧の理想値との差（△Ｖ２）をメモリか
ら読み出して、上限電圧値ＶＯＨ２及び下限電圧値ＶＯ
Ｌ２を設定する。 ＶＯＨ２＝ＶＯＨＳ２−△Ｖ２・（差動増幅器の増幅
率） ＶＯＬ２＝ＶＯＬＳ２−△Ｖ２・（差動増幅器の増幅
率）
２及び下限電圧値ＶＯＬ２を、それぞれ、以下の値に設
定する（Ｓ１２）。すなわち、特定電圧測定値と１階調
目の特定階調電圧の理想値との差（△Ｖ２）をメモリか
ら読み出して、上限電圧値ＶＯＨ２及び下限電圧値ＶＯ
Ｌ２を設定する。 ＶＯＨ２＝ＶＯＨＳ２−△Ｖ２・（差動増幅器の増幅
率） ＶＯＬ２＝ＶＯＬＳ２−△Ｖ２・（差動増幅器の増幅
率）
【００４０】コンバータ７において、差分増幅値が、そ
れぞれ上記判定電圧範囲内にあるか否かの判定が実行さ
れる（Ｓ１３）。コンパレータ７における判定におい
て、論理積回路１４の出力が、”Ｌ”レベルとなり、何
れかの出力電圧が上記判定電圧範囲外にあると判定され
た場合は、その時点で、検査動作を終了し、検査対象の
ＬＳＩは不良品として処理される（Ｓ１４）。一方、論
理積回路１４の出力が、”Ｈ”レベルとなり、全ての出
力電圧が、上記判定電圧範囲内にあると判定された場合
は、ｎ階調目になったかを判定する（Ｓ１４）。この場
合は、ｎ階調ではないので、３階調目の階調電圧のテス
トに移る（Ｓ１５）。
れぞれ上記判定電圧範囲内にあるか否かの判定が実行さ
れる（Ｓ１３）。コンパレータ７における判定におい
て、論理積回路１４の出力が、”Ｌ”レベルとなり、何
れかの出力電圧が上記判定電圧範囲外にあると判定され
た場合は、その時点で、検査動作を終了し、検査対象の
ＬＳＩは不良品として処理される（Ｓ１４）。一方、論
理積回路１４の出力が、”Ｈ”レベルとなり、全ての出
力電圧が、上記判定電圧範囲内にあると判定された場合
は、ｎ階調目になったかを判定する（Ｓ１４）。この場
合は、ｎ階調ではないので、３階調目の階調電圧のテス
トに移る（Ｓ１５）。
【００４１】以下、同様にして、ｎ階調目の階調電圧の
テストまでを実行することにより、液晶ドライバＬＳＩ
に内蔵される各ＤＡコンバータより出力される各階調電
圧のテストを実行することができるものである。
テストまでを実行することにより、液晶ドライバＬＳＩ
に内蔵される各ＤＡコンバータより出力される各階調電
圧のテストを実行することができるものである。
【００４２】なお、上記の実施形態においては、第１の
出力端子より出力される特定階調電圧を比較の基準電圧
として用いる構成としているが、他の出力端子より出力
される階調電圧を特定階調電圧として用いる構成として
もよいことは言うまでもない。
出力端子より出力される特定階調電圧を比較の基準電圧
として用いる構成としているが、他の出力端子より出力
される階調電圧を特定階調電圧として用いる構成として
もよいことは言うまでもない。
【００４３】〔第２実施形態〕図５は、本発明に係る液
晶ドライバＬＳＩ検査装置の第２実施形態を示すブロッ
ク図である。この検査装置４１は、（ｍ−１）個の差動
増幅器を設ける構成に代えて、図５に示すように、１個
の差動増幅器６１、並びに、１組の電圧比較器１１１及
び１２１と１個の論理積回路１３１とから成るコンパレ
ータ７１を設けるとともに、液晶ドライバＬＳＩ１の第
２から第ｍまでの各出力端子３−２、…、３−ｍと、差
動増幅器６１との間に入力切替回路８を設ける構成とす
る。こうして、入力切替回路８により差動増幅器６１に
比較動作を逐次的に実行させることもできる。この場合
は、論理積回路１３１の出力が、”Ｌ”レベルとなった
時点で、検査は終了し、対象のＬＳＩは不良品として処
理される。一方、第２出力端子から第ｍ出力端子までの
テストを終了して、論理積回路の出力が、全て”Ｈ”レ
ベルであったときは良品と判定される。更に、差動増幅
器の個数を、２個以上、（ｍ−２）個以下の任意の個数
とすることも可能である。
晶ドライバＬＳＩ検査装置の第２実施形態を示すブロッ
ク図である。この検査装置４１は、（ｍ−１）個の差動
増幅器を設ける構成に代えて、図５に示すように、１個
の差動増幅器６１、並びに、１組の電圧比較器１１１及
び１２１と１個の論理積回路１３１とから成るコンパレ
ータ７１を設けるとともに、液晶ドライバＬＳＩ１の第
２から第ｍまでの各出力端子３−２、…、３−ｍと、差
動増幅器６１との間に入力切替回路８を設ける構成とす
る。こうして、入力切替回路８により差動増幅器６１に
比較動作を逐次的に実行させることもできる。この場合
は、論理積回路１３１の出力が、”Ｌ”レベルとなった
時点で、検査は終了し、対象のＬＳＩは不良品として処
理される。一方、第２出力端子から第ｍ出力端子までの
テストを終了して、論理積回路の出力が、全て”Ｈ”レ
ベルであったときは良品と判定される。更に、差動増幅
器の個数を、２個以上、（ｍ−２）個以下の任意の個数
とすることも可能である。
【００４４】〔第３実施形態〕第３実施形態における検
査装置は、構成は第１実施形態と同じであるが、検査方
法が異なる。図１において、複数個のＤＡコンバータを
有する液晶ドライバより出力される階調電圧波形図（図
２）は、理想電圧値に対してずれ電圧ΔＶ1、ΔＶ2が発
生する。これは液晶ドライバ内の個々のＤＡコンバータ
出力電圧において、ずれ電圧が発生する。このずれ電圧
量を検査することも、液晶ドライバの試験においては重
要である。
査装置は、構成は第１実施形態と同じであるが、検査方
法が異なる。図１において、複数個のＤＡコンバータを
有する液晶ドライバより出力される階調電圧波形図（図
２）は、理想電圧値に対してずれ電圧ΔＶ1、ΔＶ2が発
生する。これは液晶ドライバ内の個々のＤＡコンバータ
出力電圧において、ずれ電圧が発生する。このずれ電圧
量を検査することも、液晶ドライバの試験においては重
要である。
【００４５】従来方式であれば、高精度アナログ電圧測
定器にて各階調電圧の電圧測定を行い、テスタにて演算
してずれ電圧の偏差を求めていたが、本実施形態によれ
ば、図１に示すように、差動増幅器６−１、…、６−
（ｍ−１）から出力する差分電圧をコンパレータ７に入
力し比較判定するため、コンパレータ７のＶＨ、ＶＬ電
圧は絶えず一定の電圧にて試験を行うことが可能とな
る。しかし、このＶＨ、ＶＬ電圧を個別に変化させ、Ｖ
Ｈ側でＰＡＳＳの状態からＦＡＩＬの状態に変化した値
と、ＶＬ側でＰＡＳＳの状態からＦＡＩＬの状態に変化
した値の電圧差を求めることができる。
定器にて各階調電圧の電圧測定を行い、テスタにて演算
してずれ電圧の偏差を求めていたが、本実施形態によれ
ば、図１に示すように、差動増幅器６−１、…、６−
（ｍ−１）から出力する差分電圧をコンパレータ７に入
力し比較判定するため、コンパレータ７のＶＨ、ＶＬ電
圧は絶えず一定の電圧にて試験を行うことが可能とな
る。しかし、このＶＨ、ＶＬ電圧を個別に変化させ、Ｖ
Ｈ側でＰＡＳＳの状態からＦＡＩＬの状態に変化した値
と、ＶＬ側でＰＡＳＳの状態からＦＡＩＬの状態に変化
した値の電圧差を求めることができる。
【００４６】具体例として実際の数値を示して詳述す
る。第３実施形態における検査方法は、図６に示すよう
に、理想値に対してＶＯＨ＝２Ｖ、ＶＯＬ＝１Ｖに設定
して、この範囲内であるか否かを判定しているが、本実
施形態は、さらにデバイスの実力を把握することが可能
となる。
る。第３実施形態における検査方法は、図６に示すよう
に、理想値に対してＶＯＨ＝２Ｖ、ＶＯＬ＝１Ｖに設定
して、この範囲内であるか否かを判定しているが、本実
施形態は、さらにデバイスの実力を把握することが可能
となる。
【００４７】まず、ＶＯＨ＝２Ｖを例えば０．１Ｖずつ
変動させていき、ＦＡＩＬとなるポイントを検出する。
すなわち理想値に対してピン間の電圧バラツキの最大値
がＦＡＩＬポイントとなる。図６の２ピンが不良の最大
値とした場合、ＶＯＨ＝１．８０ＶがＦＡＩＬポイント
となる。同様にＶＯＬ＝１Ｖを０．１Ｖずつ変動させて
いき、ＦＡＩＬとなるポイントを検出する。この場合、
理想値に対してピン間バラツキの最小値がＦＡＩＬポイ
ントとなる。図６の１ピンが不良の最小値とした場合、
ＶＯＬ＝１．２０ＶがＦＡＩＬポイントとなる。ここで
検出したＶＯＨ＝１．８ＶとＶＯＬ＝１．２Ｖがピン間
の電圧バラツキであり、この値によって用途別にふりわ
け（ランク分け）を行なうことが実現できる。
変動させていき、ＦＡＩＬとなるポイントを検出する。
すなわち理想値に対してピン間の電圧バラツキの最大値
がＦＡＩＬポイントとなる。図６の２ピンが不良の最大
値とした場合、ＶＯＨ＝１．８０ＶがＦＡＩＬポイント
となる。同様にＶＯＬ＝１Ｖを０．１Ｖずつ変動させて
いき、ＦＡＩＬとなるポイントを検出する。この場合、
理想値に対してピン間バラツキの最小値がＦＡＩＬポイ
ントとなる。図６の１ピンが不良の最小値とした場合、
ＶＯＬ＝１．２０ＶがＦＡＩＬポイントとなる。ここで
検出したＶＯＨ＝１．８ＶとＶＯＬ＝１．２Ｖがピン間
の電圧バラツキであり、この値によって用途別にふりわ
け（ランク分け）を行なうことが実現できる。
【００４８】この検査動作を図７を用いて説明する。図
７は、この検査装置による検査動作を示すフローチャー
トである。Ｓ１〜Ｓ１３は、第１実施形態で説明したの
と同じ処理を行うので、詳しい説明は省略する。テスタ
４のコンパレ−タ７において、それぞれ、差分電圧値が
判定電圧範囲内にあるか否かの判定が実行され（Ｓ１
３）、論理積回路１４の出力が、”Ｈ”レベルとなり、
全ての出力電圧（差分増幅値）が、上記判定電圧範囲内
にあると判定された場合は、判定電圧範囲を所定の値だ
け縮小して、判定電圧範囲を設定する（Ｓ２５）。そし
て、再びＳ１３に戻り、差分増幅値が判定電圧範囲内に
あるか否かの判定が実行される。こうして、論理積回路
１７の出力が、”Ｌ”レベル（不良判定）となるまで、
Ｓ１３とＳ２５を繰り返し、判定電圧範囲を、例えば
０．１Ｖずつ段階的に縮小していく。
７は、この検査装置による検査動作を示すフローチャー
トである。Ｓ１〜Ｓ１３は、第１実施形態で説明したの
と同じ処理を行うので、詳しい説明は省略する。テスタ
４のコンパレ−タ７において、それぞれ、差分電圧値が
判定電圧範囲内にあるか否かの判定が実行され（Ｓ１
３）、論理積回路１４の出力が、”Ｈ”レベルとなり、
全ての出力電圧（差分増幅値）が、上記判定電圧範囲内
にあると判定された場合は、判定電圧範囲を所定の値だ
け縮小して、判定電圧範囲を設定する（Ｓ２５）。そし
て、再びＳ１３に戻り、差分増幅値が判定電圧範囲内に
あるか否かの判定が実行される。こうして、論理積回路
１７の出力が、”Ｌ”レベル（不良判定）となるまで、
Ｓ１３とＳ２５を繰り返し、判定電圧範囲を、例えば
０．１Ｖずつ段階的に縮小していく。
【００４９】Ｓ１３の判定において、論理積回路１７の
出力が、”Ｌ”レベルとなり、何れかの差分電圧値が上
記判定電圧範囲外にあると判定された場合は、各出力端
子から出力された出力電圧の電圧偏差を抽出する（Ｓ２
１）。そして、判定を行った判定電圧範囲内における抽
出された電圧偏差に基づいて、液晶ドライバＬＳＩのラ
ンク分けを行う（Ｓ２２）。ｎ階調目であるかを確認し
（Ｓ２３）、ｎ階調でなければ、再びＳ１３に戻る。
出力が、”Ｌ”レベルとなり、何れかの差分電圧値が上
記判定電圧範囲外にあると判定された場合は、各出力端
子から出力された出力電圧の電圧偏差を抽出する（Ｓ２
１）。そして、判定を行った判定電圧範囲内における抽
出された電圧偏差に基づいて、液晶ドライバＬＳＩのラ
ンク分けを行う（Ｓ２２）。ｎ階調目であるかを確認し
（Ｓ２３）、ｎ階調でなければ、再びＳ１３に戻る。
【００５０】上記の説明では０．１Ｖずつ変動させてい
るが、この変動量を小さくしていくことで、さらに測定
精度を上げることが可能である。また、図４や図７の検
査処理を実行させるプログラムを作成し、これを記憶媒
体に記憶させて、これに基づいてＣＰＵに実行させるこ
とも可能である。
るが、この変動量を小さくしていくことで、さらに測定
精度を上げることが可能である。また、図４や図７の検
査処理を実行させるプログラムを作成し、これを記憶媒
体に記憶させて、これに基づいてＣＰＵに実行させるこ
とも可能である。
【００５１】
【発明の効果】以上、詳細に説明したように、本発明の
半導体集積回路の検査装置及び検査方法によれば、特定
出力電圧値と、対応する期待電圧値との特定差分電圧値
を算出し、上記特定差分電圧値に応じて設定される判定
電圧範囲を設定するので、電圧比較の基準となる判定電
圧範囲が、特定ＤＡコンバータより出力される特定出力
電圧の、期待値電圧からのずれに応じて補正され、各階
調電圧のテストを精度よく行うことができる。また、差
動増幅器による差動増幅動作により、比較判定手段によ
る比較動作の高精度化を図ることができるものであり、
高精度な検査が可能となるものである。
半導体集積回路の検査装置及び検査方法によれば、特定
出力電圧値と、対応する期待電圧値との特定差分電圧値
を算出し、上記特定差分電圧値に応じて設定される判定
電圧範囲を設定するので、電圧比較の基準となる判定電
圧範囲が、特定ＤＡコンバータより出力される特定出力
電圧の、期待値電圧からのずれに応じて補正され、各階
調電圧のテストを精度よく行うことができる。また、差
動増幅器による差動増幅動作により、比較判定手段によ
る比較動作の高精度化を図ることができるものであり、
高精度な検査が可能となるものである。
【００５２】本発明の半導体集積回路の検査装置及び検
査方法によれば、多出力化・多階調化が進んだ液晶ドラ
イバＬＳＩ等の半導体集積回路の検査においても、比較
判定手段における各増幅差分電圧の同時判定により、短
時間で高精度な検査を可能とする検査装置を提供するこ
とができるものであり、テストコストの大幅な削減を達
成することができる。
査方法によれば、多出力化・多階調化が進んだ液晶ドラ
イバＬＳＩ等の半導体集積回路の検査においても、比較
判定手段における各増幅差分電圧の同時判定により、短
時間で高精度な検査を可能とする検査装置を提供するこ
とができるものであり、テストコストの大幅な削減を達
成することができる。
【００５３】本発明の半導体集積回路の検査装置及び検
査方法によれば、上限基準電圧値及び下限基準電圧値
を、上記特定差分電圧値に対応した一定値だけ増減させ
て判定電圧範囲を規定する上限電圧値及び下限電圧値を
設定するので、電圧比較の基準となる判定電圧範囲が、
特定ＤＡコンバータより出力される特定出力電圧の、期
待値電圧からのずれに応じて補正され、各階調電圧のテ
ストを精度よく行うことができる。
査方法によれば、上限基準電圧値及び下限基準電圧値
を、上記特定差分電圧値に対応した一定値だけ増減させ
て判定電圧範囲を規定する上限電圧値及び下限電圧値を
設定するので、電圧比較の基準となる判定電圧範囲が、
特定ＤＡコンバータより出力される特定出力電圧の、期
待値電圧からのずれに応じて補正され、各階調電圧のテ
ストを精度よく行うことができる。
【００５４】本発明の半導体集積回路の検査方法によれ
ば、基準電圧範囲及び期待値電圧からのずれに応じて補
正される判定電圧範囲により半導体集積回路の良否を判
定するので、良否判定を精度よく、効率的に行うことが
できる。
ば、基準電圧範囲及び期待値電圧からのずれに応じて補
正される判定電圧範囲により半導体集積回路の良否を判
定するので、良否判定を精度よく、効率的に行うことが
できる。
【００５５】本発明の半導体集積回路の検査方法によれ
ば、階調の変動にかかわらず判定電圧範囲の幅は一定で
あるので、比較判定手段の判定電圧を変動させる必要が
なく、煩雑な設定が不要となる。
ば、階調の変動にかかわらず判定電圧範囲の幅は一定で
あるので、比較判定手段の判定電圧を変動させる必要が
なく、煩雑な設定が不要となる。
【００５６】本発明の半導体集積回路の検査方法によれ
ば、不良品の判定が出るまで、上記判定電圧範囲の幅を
段階的に縮小することにより、比較判定手段の判定基準
が除々に理想値に近づき、検査した半導体集積回路の実
力を知ることができる。さらに出力電圧の偏差値によっ
てデバイスの実力を分類することができ、搭載する液晶
パネルの用途を拡大していくことが可能となるばかり
か、これによって歩留まりの向上も図れ、ひいては液晶
ドライバの価格適正化にも寄与できる。ランク分けによ
り、本来なら不良品となるデバイスであっても、バラツ
キが大きくても問題とならない。用途においては、安価
なデバイスとして供給できる。
ば、不良品の判定が出るまで、上記判定電圧範囲の幅を
段階的に縮小することにより、比較判定手段の判定基準
が除々に理想値に近づき、検査した半導体集積回路の実
力を知ることができる。さらに出力電圧の偏差値によっ
てデバイスの実力を分類することができ、搭載する液晶
パネルの用途を拡大していくことが可能となるばかり
か、これによって歩留まりの向上も図れ、ひいては液晶
ドライバの価格適正化にも寄与できる。ランク分けによ
り、本来なら不良品となるデバイスであっても、バラツ
キが大きくても問題とならない。用途においては、安価
なデバイスとして供給できる。
【図１】本発明に係る液晶ドライバＬＳＩ検査装置の第
１実施形態を示すブロック図である。
１実施形態を示すブロック図である。
【図２】第１実施形態の動作説明に供する電圧波形図で
ある。
ある。
【図３】第１実施形態のコンパレータの回路構成を示す
回路構成図である。
回路構成図である。
【図４】第１実施形態の検査装置による検査動作を示す
フローチャートである。
フローチャートである。
【図５】本発明に係る液晶ドライバＬＳＩ検査装置の第
２実施形態を示すブロック図である。
２実施形態を示すブロック図である。
【図６】第３実施形態において、上限値及び下限値の変
動による判定を示す説明図である。
動による判定を示す説明図である。
【図７】第３実施形態の検査装置による検査動作を示す
フローチャートである。
フローチャートである。
【図８】従来の検査装置の説明に供する電圧波形図であ
る。
る。
【図９】従来の検査装置の構成を示す構成図である。
１ 液晶ドライバＬ
ＳＩ ２−１、…、２−ｍ ＤＡコンバータ ３−１、…、３−ｍ 出力端子 ４ テスタ ５ 電圧測定器 ６−１、…、６−（ｍ−１） 差動増幅器 ７ コンパレータ ８ 入力切替回路 １１−１、…、１１−（ｍ−１） 電圧比較器 １２−１、…、１２−（ｍ−１） 電圧比較器 １３−１、…、１３−（ｍ−１） 論理積回路 １４ 論理積回路 ６１ 差動増幅器 ７１ コンパレータ １１１、１２１ 電圧比較器 １３１ 論理積回路
ＳＩ ２−１、…、２−ｍ ＤＡコンバータ ３−１、…、３−ｍ 出力端子 ４ テスタ ５ 電圧測定器 ６−１、…、６−（ｍ−１） 差動増幅器 ７ コンパレータ ８ 入力切替回路 １１−１、…、１１−（ｍ−１） 電圧比較器 １２−１、…、１２−（ｍ−１） 電圧比較器 １３−１、…、１３−（ｍ−１） 論理積回路 １４ 論理積回路 ６１ 差動増幅器 ７１ コンパレータ １１１、１２１ 電圧比較器 １３１ 論理積回路
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/28 - 31/3193
H03M 1/10
Claims (11)
- 【請求項１】 複数個のＤＡコンバータを内蔵し、該各
ＤＡコンバータの出力電圧を、それぞれ、対応する出力
端子より出力する構成とした半導体集積回路の検査装置
において、 特定ＤＡコンバータに対応する特定出力端子より出力さ
れる各階調の特定出力電圧値を測定し、該特定出力電圧
値と、対応する期待電圧値との特定差分電圧値を算出す
る電圧測定手段と、 各階調において、上記特定出力端子以外の上記各出力端
子より出力される各出力電圧値と、上記特定出力電圧値
とを入力し、それぞれの差分電圧値を算出して増幅する
差動増幅手段と、 該差動増幅手段から出力された増幅差分電圧値が、対応
する階調の上記特定差分電圧値に応じて設定される判定
電圧範囲内にあるか否かを判定する比較判定手段と、を
備えることを特徴とする半導体集積回路の検査装置。 - 【請求項２】 上記特定出力端子以外の出力端子の個数
と同数の差動増幅手段を設け、 該差動増幅手段は、対応する上記特定出力端子以外の出
力端子より出力される出力電圧値が入力されるととも
に、上記特定出力電圧値が共通に入力され、 上記差動増幅手段からの各増幅差分電圧を、上記比較判
定手段において、同時に判定することを特徴とする請求
項１に記載の半導体集積回路の検査装置。 - 【請求項３】 上記判定電圧範囲を規定する上限電圧値
及び下限電圧値は、上記期待電圧値に対応させて予め設
定した上限基準電圧値及び下限基準電圧値を、上記特定
差分電圧値に対応した一定値だけ増減させて設定される
ことを特徴とする請求項１または２に記載の半導体集積
回路の検査装置。 - 【請求項４】 複数個のＤＡコンバータを内蔵し、該各
ＤＡコンバータの出力電圧を、それぞれ、対応する出力
端子より出力する構成とした半導体集積回路の検査方法
において、 特定ＤＡコンバータに対応する特定出力端子より出力さ
れる各階調の特定出力電圧値を測定し、該特定出力電圧
値と対応する期待電圧値との特定差分電圧値を算出し、 各階調において、上記特定出力端子以外の上記各出力端
子より出力される各出力電圧値と、上記特定出力電圧値
とを入力し、それぞれの差分電圧値を算出して増幅し、 該増幅差分電圧値が、対応する階調の上記特定差分電圧
値に応じて設定される判定電圧範囲内にあるか否かを判
定することを特徴とする半導体集積回路の検査方法。 - 【請求項５】 各出力端子に対応する増幅差分電圧値を
並列に入力し、該増幅差分電圧値が上記判定電圧範囲内
にあるか否かを同時に判定することを特徴とする請求項
４に記載の半導体集積回路の検査方法。 - 【請求項６】 上記判定電圧範囲を規定する上限電圧値
及び下限電圧値は、上記期待電圧値に対応させて予め設
定した上限基準電圧値及び下限基準電圧値を、上記特定
差分電圧値に対応した一定値だけ増減させて設定される
ことを特徴とする請求項４または５に記載の半導体集積
回路の検査方法。 - 【請求項７】 上記特定出力電圧値が上記上限及び下限
基準電圧値により規定される基準電圧範囲内にあるか否
かを判定し、 上記特定出力電圧値が上記基準電圧範囲外にある場合、
上記半導体集積回路を不良品とし、 上記特定差分電圧値が上記基準電圧範囲内にある場合、
上記増幅差分電圧が、上記判定電圧範囲内であれば良品
とし、上記判定電圧範囲外であれば不良品とすることを
特徴とする請求項６に記載の半導体集積回路の検査方
法。 - 【請求項８】 半導体集積回路の各端子の出力の階調が
変化するとき、上記判定電圧範囲の上限値と下限値とが
変化しても、上記判定電圧範囲の幅は、一定であること
を特徴とする請求項４〜７のいずれかに記載の半導体集
積回路の検査方法。 - 【請求項９】 不良品の判定が出るまで、上記判定電圧
範囲の幅を段階的に縮小することを特徴とする請求項７
記載の検査方法。 - 【請求項１０】 不良品の判定が出たときの上記判定電
圧範囲における各出力電圧の偏差により半導体集積回路
をランク分け分類することを特徴とする請求項９記載の
半導体集積回路の検査方法。 - 【請求項１１】 請求項４〜１０に記載の検査方法を実
行可能とする半導体集積回路の検査プログラムを記録し
た記憶媒体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209193A JP3522662B2 (ja) | 1999-07-23 | 2000-07-11 | 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 |
| TW089114354A TW571109B (en) | 1999-07-23 | 2000-07-18 | Checking device for semiconductor integrated circuit and the checking method thereof, and memory medium for recording the checking program |
| KR10-2000-0041666A KR100389560B1 (ko) | 1999-07-23 | 2000-07-20 | 반도체집적회로의 검사장치 및 그의 검사방법 및 그검사프로그램을 기록하는 기억매체 |
| US09/621,586 US6535011B1 (en) | 1999-07-23 | 2000-07-21 | Testing device and testing method for a semiconductor integrated circuit and storage medium having the testing program stored therein |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-208470 | 1999-07-23 | ||
| JP20847099 | 1999-07-23 | ||
| JP2000209193A JP3522662B2 (ja) | 1999-07-23 | 2000-07-11 | 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001099900A JP2001099900A (ja) | 2001-04-13 |
| JP3522662B2 true JP3522662B2 (ja) | 2004-04-26 |
Family
ID=26516852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000209193A Expired - Fee Related JP3522662B2 (ja) | 1999-07-23 | 2000-07-11 | 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6535011B1 (ja) |
| JP (1) | JP3522662B2 (ja) |
| KR (1) | KR100389560B1 (ja) |
| TW (1) | TW571109B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3558964B2 (ja) * | 1999-07-23 | 2004-08-25 | シャープ株式会社 | 半導体集積回路の検査装置及びその検査方法 |
| KR100591757B1 (ko) * | 2003-09-02 | 2006-06-22 | 삼성전자주식회사 | 이디에스 검사 시스템 |
| TWI278647B (en) * | 2003-11-07 | 2007-04-11 | Renesas Tech Corp | Semiconductor device and testing method thereof |
| JP2005157321A (ja) | 2003-11-07 | 2005-06-16 | Renesas Technology Corp | 半導体装置および半導体装置の試験方法 |
| JP4166718B2 (ja) * | 2004-03-18 | 2008-10-15 | シャープ株式会社 | 半導体集積回路の検査方法 |
| JP4157144B2 (ja) * | 2005-05-09 | 2008-09-24 | 株式会社アドバンテスト | 試験装置、試験方法、および半導体デバイス |
| US7791519B2 (en) | 2006-03-23 | 2010-09-07 | Panasonic Corporation | Semiconductor device, semiconductor device testing apparatus, and semiconductor device testing method |
| JP5274281B2 (ja) * | 2009-01-30 | 2013-08-28 | 株式会社アドバンテスト | 電圧測定装置、方法、プログラム、記録媒体およびテスタ |
| KR101214955B1 (ko) * | 2009-12-11 | 2012-12-24 | 마이크로 인스펙션 주식회사 | 회로기판의 검사장치 |
| JP2015152477A (ja) * | 2014-02-17 | 2015-08-24 | 株式会社メガチップス | 半導体集積回路の試験回路及び試験方法 |
| TWI598607B (zh) * | 2016-07-12 | 2017-09-11 | 友達光電股份有限公司 | 電位轉換器及其輸出端短路偵測方法 |
| CN106841993B (zh) * | 2017-02-16 | 2019-09-06 | 泰州镭昇光电科技有限公司 | 一种lcd检测装置及方法 |
| US10241903B1 (en) * | 2017-11-15 | 2019-03-26 | Accenture Global Solutions Limited | Parallel testing and reporting system |
| JP2022189388A (ja) * | 2021-06-11 | 2022-12-22 | 株式会社アドバンテスト | 試験装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2723687B2 (ja) | 1991-04-08 | 1998-03-09 | シャープ株式会社 | 表示装置用駆動回路の試験装置 |
| JPH09312569A (ja) | 1996-05-22 | 1997-12-02 | Advantest Corp | Ｄａコンバータ試験装置及びこの装置を用いた半導体試験装置 |
| US5771240A (en) * | 1996-11-14 | 1998-06-23 | Hewlett-Packard Company | Test systems for obtaining a sample-on-the-fly event trace for an integrated circuit with an integrated debug trigger apparatus and an external pulse pin |
| US5751735A (en) * | 1996-11-14 | 1998-05-12 | Hewlett-Packard Company | Integrated debug trigger method and apparatus for an integrated circuit |
| US5953684A (en) * | 1997-03-17 | 1999-09-14 | Hewlett-Packard Company | Methods and apparatus for integrated storage of test environment context information |
-
2000
- 2000-07-11 JP JP2000209193A patent/JP3522662B2/ja not_active Expired - Fee Related
- 2000-07-18 TW TW089114354A patent/TW571109B/zh not_active IP Right Cessation
- 2000-07-20 KR KR10-2000-0041666A patent/KR100389560B1/ko not_active IP Right Cessation
- 2000-07-21 US US09/621,586 patent/US6535011B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001099900A (ja) | 2001-04-13 |
| KR100389560B1 (ko) | 2003-06-27 |
| US6535011B1 (en) | 2003-03-18 |
| KR20010015384A (ko) | 2001-02-26 |
| TW571109B (en) | 2004-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3522662B2 (ja) | 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体 | |
| US7859268B2 (en) | Method of testing driving circuit and driving circuit for display device | |
| JP3617621B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| US5994916A (en) | LCD panel test system and test method thereof | |
| JP3558964B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
| US20040008052A1 (en) | Semiconductor testing apparatus and semiconductor testing method | |
| JP3879668B2 (ja) | 液晶表示装置とその検査方法 | |
| JP2003322673A (ja) | 基準電圧発生装置及びそれを備えた半導体集積回路、半導体集積回路の検査装置及び検査方法 | |
| WO2012137708A1 (ja) | 半導体装置及びその検査方法 | |
| WO2006120853A1 (ja) | 試験装置、試験方法、および半導体デバイス | |
| JP2000165244A (ja) | 半導体集積回路装置 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP4754264B2 (ja) | 半導体集積回路および半導体集積回路を搭載した製品のテスト方法 | |
| JP3592647B2 (ja) | 半導体検査装置、半導体集積回路、及び半導体検査方法 | |
| JP4023085B2 (ja) | Ｉｃテスタ | |
| JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
| JP2002250754A (ja) | 半導体テスト装置 | |
| JP2010256175A (ja) | 半導体集積回路装置の、検査装置および検査方法 | |
| JP3806333B2 (ja) | 半導体集積回路、半導体集積回路の試験装置、及び半導体集積回路の試験方法 | |
| JP2001013218A (ja) | 半導体テスト装置 | |
| JP2002098738A (ja) | Ｉｃテスタ | |
| JP4761773B2 (ja) | 表示装置およびその検査方法、ならびにその表示装置の検査システム | |
| JPH1195250A (ja) | Ｌｃｄ基板検査方法 | |
| JPH0634717A (ja) | 液晶駆動ｉｃ装置の試験装置及びその試験方法 | |
| JPH1090373A (ja) | デバイスの良否判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040123 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |