TW571109B - Checking device for semiconductor integrated circuit and the checking method thereof, and memory medium for recording the checking program - Google Patents

Checking device for semiconductor integrated circuit and the checking method thereof, and memory medium for recording the checking program Download PDF

Info

Publication number
TW571109B
TW571109B TW089114354A TW89114354A TW571109B TW 571109 B TW571109 B TW 571109B TW 089114354 A TW089114354 A TW 089114354A TW 89114354 A TW89114354 A TW 89114354A TW 571109 B TW571109 B TW 571109B
Authority
TW
Taiwan
Prior art keywords
voltage
output
semiconductor integrated
integrated circuit
specific
Prior art date
Application number
TW089114354A
Other languages
English (en)
Inventor
Hideaki Sakaguchi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Application granted granted Critical
Publication of TW571109B publication Critical patent/TW571109B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)

Description

571109 經濟部智慧財產局員工消費合作社印麥 A7 五、發明說明(1 ) 、 〔技術背景〕 本發明係關於半導體積體電路之檢查裝置及其檢查方法 以及口己錄此心旦‘式之記憶媒體,該半導體積體電路(例 如液时驅動用1C等)之構造係内藏複數個DA轉換器,將各 DA轉換器(輸出電壓,各由對應之輸出端子予以輸出者; 特別係關万;可在極短的時間内高精確度的執行上述各D a轉 換器之輸出電壓的測試之檢查裝置及其檢查方法以及記錄 此檢查程式之記憶媒體。 〔習知技術〕 隨著政晶面板之高精密化,該液晶面板所搭載之液晶驅 動為LSI亦進展爲多輸出化多灰階化。爲了進行此灰階顯示 ,液晶驅動器LSI之各輸出電路係内藏DA轉換器,輸出灰 階電壓。例如在6位元DA轉換器之情況可進行料灰階顯示 ’在8位το DA轉換器之情況可進行256灰階顯示。 在此種液晶驅動器LSI之測試中,如圖1所示,執行判別 各D A轉換器所輸出之各灰階電壓値是否全部在正常範圍内 (PASS)之測試。 圖2表示以m輸出之液晶驅動器LSI 51之測試爲例説明習 知測試方法的概念圖。 使用半導體測試裝置(測試器)52,向液晶驅動器Lsi Η 供給輸入信號,依内藏之各dA轉換器(未圖示),輸出第i 灰階之電壓電平。此第1灰階之電壓電平係經由各輸出端 子(輸出1、···、輸出m),被導出至液晶驅動器LSI51外部, 各被輸入至測試器52之各輸出端子(V)。於測試器52中,將 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱)" ---------------------訂---------· (請先閱讀背面之注意事項再填寫本頁) 571109 A7 B7 五、發明說明(2 部 智 慧 財 員 工 消 費 矩陣開關依序進行開.關控制,使用内藏之高精密度類比 電壓測足,器(未圖示),每次測定1輸出直至m輸出爲止。 、序測疋第1灰階之灰階電壓値,將其測定結果逐次儲存 於/内藏^資料記憶體(未圖示)。將處理此以灰階數分重覆 執仃最後將全輸出(m輸出卜全灰階分(η灰階)之資料 ,儲存於記憶體。於是,mXn個資料便被儲存於記憶體。 將儲存於此記憶體之資料,使用測試器52中内藏之演算裝 置(未圖示)進行演算處理,進行各輸出之各灰階電壓値的 測試。 於此種液晶驅動器LSI51之測試中,隨著多輸出化、多 灰階化(進展,資料取入呈增加,且資料處理時間增大, 測試時間大幅增大。又,隨著灰階數增加,各灰階電壓間 (電,差變微小’有必要對全灰階電壓値進行極高精密度 之測足,此更招致測試時間增大。 :此’因液晶驅動器LSI之多輸出化、多灰階化之進展 二量^ ’及必須對全灰階輸 出电壓進仃極高精密度之電壓測定,造成測 加,測試費用激增。 ^ 〔發明之揭示〕 本發明係㈣習知課題而研發者,其提供 路之檢查裝置及其檢查方法以及記綠其檢查程度之^= 體,其可在短時間進行高精密度之檢查。 , 爲達成以上目的,本發明之要旨係如下述記載。 首先’本發明之第1要旨係爲_ 曰货5 Α種+導體積體電路之檢 讀 背 Sj 之、 吕丁 |_____ 一。_ 本紙張尺度綱巾關家鮮(CNTS)A4規格(21G X 297公爱
I 571109 A7 五、發明說明(3 B7 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 查裝置’其半導體積,兩改、 ' a弘各您構迻係内藏複數個DA轉換器 知孩各DA轉換器之輪出兩 ^ 私壓,各由對應的輸出端子予以 輸出者,其特徵在於具備: 丁 電壓測定機構,並# :目,丨令& 〇 ^ 輸、 DA轉換器對應的特定 〈各灰階的特定輸出電壓値,算出該特定 W値與㈣應的期望電壓値的敎差分電壓値者; 差動放大機構,其係於各灰 人丨自甲,將上述特定輸出端子 以外的上述各輸出端子所輸出之 ^场子 — 心合翱出電壓値,及上述特 疋輸出電壓値予以輸入,將各 分左刀%壓値予以算出並放大 有»及 ,比較判別機構,其係判別該差動放大機構所輸出之放大 差分電壓値是否在0應射請應的灰階之上料定差分電 壓値而設足的判別電壓範園内者。 弘 次之,本發明之第2要旨係 電路之檢查裝置,其中 …1要…導體積體 ^置差動放大機構,其係與上述特定輸出端子以外的輸 出端子的個數數目相同者; 該差動放大機構,其係被輸人由所對應之上述特定輸出 端子以外的輸出端子所輸出之輸出電壓値,並且共通 輸入上述特定輸出_電壓値者; 將來自上述差動放大機構之各放大 、 入左刀包壓,於上述比 較判別機構中’同時予以判別者。 又,本發明之第3要旨係第1或第2要旨之半導體積體電 路(檢查裝置’其中歧上述判別電壓範園之上限 -6 - 私坠 (請先閱讀背面之注意事項再填寫本頁) «裝 II---------線在 -U - 本纸張尺度適用中國國家標準(CNTS)A4規格(210 X 297公爱) 五、發明說明(4 ) 及下限電壓値,係將盥上 h m Ά ^ ^ ^ 、劝主电壓値對應而預先設定的 壓値及下限基準電壓値,僅增減與上述特定差 为廷壓値對應的一定値而設定者。 、:之,本發明之第4要旨係—種半導體積體電路之檢查 η、半導體積體電路之構造係内藏複數個DA轉換器, =各ΙΜ轉換器之輸“壓,各由對應的輸出端子予以輸 出者’其特徵在於: =定轉換器對應之特定輸出端子所輸出之各灰階 庳争^出電壓値予以測定;將該特定輸出電愿値與所對 尤m電壓値之特定差分電壓値予以算出; :::階中’將上述特定輸出端子以外之上述各輸出端 尸:的各輸出電壓値’及上述特定輸出電壓値予以輸 入,舲各差分電壓値予以算出並放大; =孩放大差分電壓値是否在因應於所對應的灰階之上 述特疋是分電壓值而設定的判別電壓範圍内。 、、又’本發明(第5要旨係一種半導體積體電路之檢查方 法二其半導體積體電路之構造係内藏複數個以轉換器,將 ΓΓ?:器之輸出電壓,各由對應的輸出端子予以輸 出者,其特徵在於: 將與料DA轉換器對應之料輸出端子所輸出之各灰階 ^特疋輸出電壓値予以測定;將該特定輸出電壓値與所對 Μ <期望電壓値之特定差分電壓値予以算出; 於=灰階中,將上述特定輸出端子以外之上述各輸出端 所車則出的各輸出電壓値,及上述特定輸出電壓値予以輸 5 571109 五、發明說明( 入;將各差分電壓值予以算出並放大,· 在判別該放大差分電壓值是否在因應於所對應的灰階之 上述特定差分電壓值而妓的判別電壓範圍内時, 將對應於各輸出端子之放大差分電壓值予以平行的輸 入同時判別该放大差分電壓值是否在上述判別電壓範園 内0 /人之’本發明〈第6要旨係如第4或第5要旨之半導體積 &私路疋檢查万法’其中規定上述判別電壓範圍之上限電 壓值及下限電壓值,係將與上述期望電壓值對應而預先設 定的上限基準電壓值及下限基準電壓值,僅增減與上述特 定差分電壓值對應的一定值而設定者。 又,本發明之第7要旨係如前述第6要旨之半導體積體電 各之各X旦方法,其中判別上述特定輸出電壓值是否在上述 上限及下限基準電壓值所規定的基準電壓範圍内; 在上述特足輸出電壓值在上述基準電壓範圍外之情況, 將上述半導體積體電路視為不良品; 前述第6要旨之+導體積體電路之檢查方法其特徵為在 上述特足差分電壓值在上述基準電壓範圍内之情況,上述 放大差分電壓在上述判別電壓範圍内便視為良品,若在上 述判別電壓範圍外便視為不良品者。 /人之,本發明之第8要旨係如前述第4要旨之半導體積體 電檢查方法,其中半導體積體電路之各端子之輸出= 灰階變化時,即使上述判別電壓範圍之上限值及下限值變 化’上述判別電壓範圍之幅度亦為一定者。 又,本發明之第9要旨係如第5要旨之半導體積體電路之 -8 - 本紙張尺度適用中國國家標準(CNS)A4規格(21Q χ 297公爱) --------訂---------線 (請先閱讀背面t注意^項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 五、發明說明(6 ) h查万法,其中半導體積體電路之各端子之輸出的灰階變 化時,即使上述判別電壓範圍之上限値及下限値變化,上 述判別電壓範圍之幅度亦爲一定者。 +次之’本發明之第1G要旨如前述第6要旨之半導體積體 電路之檢查方法,其中半導體積體電路之各端子之輸出的 灰階變化時,即使上述判別電壓範圍之上限値及下限値變 化,上述判別電壓範圍之幅度亦爲一定者。 又 +又:本發明之第叫旨係如前述第7要旨之半導體積體 電路之檢查方法,其中半導體積體電路之各端子之輸出的 灰階變化時,即使上述判別電壓範園之上限値及下限㈣ 化上述判別電壓範圍之幅度亦爲一定者。 /入〈’本發明《第12要旨係如前述第7要旨之 主 體:路,檢查方法,其中在判別出不良品爲止,將 別私壓範園 < 幅度予以階段性縮小者。 二::明之第13要旨係如前述第12要旨之半導體積體 :!= 其中依據判別出不良品時之上述判別電 壓㈣的各輸出電壓之偏差,將半導體積體電 分類者。 刀級 /人之’本發明《第14要旨係一種記憶媒體,其係 =積體電路之檢查程式者,其特徵在於可執行以;檢: 壓在各!複數個DA轉換器,將該各DA轉㈣之輸出電 士應的輸出端子予以輸出之半導體積體電路時, 本紙張尺度適财關家蘇⑵Q X 297 & 將與特定DA轉換器對應之特定輸出端子所輸出之各^’ 571109 A7 五、發明說明( B7 濟 部 智 慧 財 產 消 費 合 作 社 印 7特定輸出電壓値予以測定;將該特定輸 應之期望電壓値之特定差分電壓値予以算出; 所對 子所二:!中’將上述特足輸出端子以外之上述各輸出端 予所輸出的各輸出電壓値,及 上迷特疋輸出電壓値予以輸 入,私各差分電壓値予以算出並放大; 、判別4放大差分電壓値是否在因應於所對應的灰階之上 述特足差分電壓値而設定的判別電壓範圍内。 又,本發明之第15要旨係_種記憶媒體,其係記綠半導體積體電路之檢查程序者,其特徵在於可執行以下檢查方 法: 一 在檢查内藏複數個DA轉換器,將該各〇八轉換器電壓, 各由對應的輸出端子予以輸出之半導體積體電路時, 將與特定DA轉換器對應之特定輸出端子所輸出之各灰階 的特定輸出電壓値予以測定;將該特定輸出電壓値與所對 應之期望電壓値之特定差分電壓値予以算出; 於各灰階中,將上述特定輸出端子以外之上述各輸出端 子所輸出的各輸出電壓値,及上述特定輸出電壓値予以輸 入,將各差分電壓値予以算出並放大; 在判別該放大差分電壓値是否在因應於所對應的灰階之 上逑特足差分電壓値而設定的判別電壓範圍内時, 將對應於各輸出端子之放大差分電壓値予以平行的輸入 ,同時判別孩放大差分電壓値是否在上述判別電壓範圍内。 次t,本發明之第16要旨係如前述第14或第^要旨之記 憶媒體,其係記錄可執行半導體積體電路之檢查方法的檢 -10 --------itiT--------- (請先閱讀背面之>i意事項再填寫本頁〕 ^紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱一 571109 $ A7 五、發明說明(8 一 ^ ^者’其中規疋上述判別電壓範圍之上限電壓値及下 P艮電壓値,係將與上述期望電壓値對應而預先設定的上限 基準%壓値及下限基準電壓値,僅增減與上述特定差分電 I値對應的一定値而設定者。 又,本發明I第17要旨係如前述第16要旨之記憶媒體, 其係記錄可執行半導體積體電路之檢查方法的檢查程式者 其I判別上述特定輸出電壓値是否在上述上限及下限基 準電壓値所規定的基準電壓範圍内; 在上逑特疋輸出電壓値在上述基準電壓範圍外之情況, 將上述半導體積體電路視爲不良品; 」己:彔有半導體積體電路之檢查程式而可實行檢查方法之 前述第16要旨所記載之記憶媒體,在上述特定差分電壓値 在ϋ基準%壓範圍内之情況,上述放大差分電壓若在上 込判別%壓聋已圍内便視爲良品,若在上述判別電壓範圍外 便視爲不良品者。 又’本發明之第18要旨係如前述第14要旨之記憶媒體, 其係記錄可執行半導體積體電路之檢查方法的檢查程式者 ,其中半導體積體電路之各端子之輸出的灰階變化時,即 使上述判別電壓範圍之上限値及下限値變化,上述判別電 壓範圍之幅度亦爲一定者。 又’本發明之第19要旨係如前述第15要旨之記憶媒體, 其係記錄可執行半導體積體電路之檢查方法的檢查程式者 ’其中半導體積體電路之各端子之輸出的灰階變化時,即 使上述判別電壓範園之上限値及下限値變化,上述判別電 I________ -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇 χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) |裝--------訂----- 571109 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格咖χ 297公爱 A7 五、發明說明( 壓範圍之幅度亦為一定者。 又’本發明之第2〇要旨俏a a 係如則述弟16要旨之記憶媒體, 其係記錄可執行半導體積髀兩 -、a %路 < 檢查方法的檢查程式 者,其中半導體積體電路之夂)山 <各啼子之輸出的灰階變化時, 即使上述判別電壓範圍之上 艮值及下限值變化,上述判別 電壓範圍之幅度亦為一定者。 又’本發明之第21要旨仿a a 曰係如則述罘Π要旨之記憶媒體, 其係記錄可執行半導體積髀兩 八%路疋檢查方法的檢查程式 者,其中半導體積體電路之夂 合又谷挪子之輸出的灰階變化時, 即使上述判別電壓筋圚$ μ 靶固之上限值及下限值變化,上述判 電壓範圍之幅度亦為一定者。 又’本發明之第22要旨係如前述第17要旨之記憶媒體, 其係記錄可執行半導體積體電路之檢查方法的檢查程式 者〃中在判別出不良品為止,將上述判別電壓範圍之幅 度予以階段性縮小者。 又’本發明之第23要旨係如前述第以要旨之記憶媒體, 其係記錄可執行半導體積體電路之檢查方法的檢查程式 者-中依據判別出不良品時之上述判別電壓範圍的各輸 出電壓之偏差,將半導體積體電路予以分級分類者。 ,,依相關之本發明之半導體積體電路的檢查裝置及檢查方 法首先,依電壓測足機構,高精密度的測定特定DA轉換 器所輸出之與該特定DA轉換器對應的特定輸出端子所輸出 《複數灰階電壓的電壓值,又,算出各载電壓值與對應 期望電壓值(偏差電壓值(數位值)。此偏差電壓值被儲存 12- -------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 571109 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(1〇 ) 於檢查器内部之記憶體。次之,上述特定端子以外之各輸 出端子所輸出之各DA轉換器的輸出電壓,各於差動放大器 中’與上述特定DA轉換器之輸出電壓比較。其比較結果, 即,來自差動放大器之放大差分電壓被輸入至比較判定機 構(比較益)。於比較器中,判定來自上述差動放大器之放 大差分電壓是否在特定之電壓範園(㈣電壓範圍)内。規 定此特定電壓範圍之上限電壓値及下限電壓値,對於與由 上述特定輸出端子所輸出之灰階電壓値等於期望電壓値之 情況對應而設定之上限及下限基準電壓値,被增減與上述 偏差電壓値對應的電壓値而設定。依此,成爲電壓比較基 準《上述之上限電壓値及下限電壓値,被因應於特定DA轉 換器所輸出之各灰階電壓與期望値電壓之偏差而修正,可 正確的進行各灰階電壓之檢查。 依相關之本發明之半導體積體電路的檢查裝置及檢查方 法,即使在檢查多輸出化、多灰階化之液晶驅動器[Μ等半 導體積體電路,依比較器之各放大差分電壓之同時判定, 及依僅對特定輸出端子所輸出之特定DA轉換器的輸出電壓 實施高精確度的電壓測定即可,可期大幅縮短檢查時間, 可大幅削減檢查成本。又,依羞動放大器之差動放大動作 (將各輸入電壓間之電位差以特定倍率(如〗〇〇倍或其以上之 倍率)予以放大),可期提升後段的比較器之比較動作之精 確度’可進行高精確度之檢度。 〔圖式説明〕 圖1爲説明習知檢查裝置用之電壓波形圖。 -13- 本纸張尺度過用中國國家標準(CNS)A4規格(21〇 χ 297公釐) . 一^裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 五、發明說明(11) 圖2為習知檢查裝置之構造圖。 圖3為本發明之液晶驅 之方塊圖。 詻LSI扣且裝置之第1實施形態 圖4為說明第丨奋 t 圖5為第!實施二广之動作用之電壓波形圖。 九<比較器之電路構造圖。 圖6為第1實施形態之檢杳 m Ί ^ ^ —裝置的私查動作流程圖。 圖7為本發明之液晶驅 之方塊圖。 力斋LSIfe旦裝置之第2實施形態 圖8為在第3實施形態中, 動的判定之說明圖。 ❹依據上限值及下限值之變 :9為第3實施形態之檢查裝置的檢查動作流程圖。 〔發明之具體實施例〕 ” 乂下基於本發明之實施形態,詳細說明本發明。 弟1實施形態 Μ圖3表不本發明之液晶驅動器⑶檢查裝置之第1實施形 :的万塊圖。於圖3中,表示進行m輸出、n灰階之半導體 W包路所成〈液晶驅動器lsi之試驗的情況。又,圖4為 、十圖3所TF私查裝置之動作說明所供給之電壓波形圖。 ,晶驅動器LSI丨之具有m個輸出端子3]、…、3-m。各輸 叫f 1 各連接於液晶驅動器[SI 1所内藏之DA轉換 器W、…、2-m之輸出端子。各DA轉換器W、…、各輸出n 灰階之灰階電壓。 設DA轉換器2-1為特定DA轉換器,設與其連接之第1輸 出端子3-1所輸出之電壓為特定輸出電壓(特定灰階電壓) -14- 本紙張尺度適用中國國家標準(CNS)A4規;2977^| 571109 五、 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明(12 。此特定灰階電壓被輸入至檢查器4 (檢查裝置)上所設入 鬲精確度電壓測定器5。第1輸出端子3-〗所依序輸出之n灰 階的各特定灰階電壓,在電壓測定器5中,其電壓値被高 精確度的測定,以數位數輸出。又,在各灰階,算出所測 定之特定灰階電壓値(數位數)及理想値(期望電壓値:數 位値)之差(圖4所示之Δνΐ、Δν2等)。此特定差分電壓値 係儲存於檢查器4所設之記憶體(未圖示)。 第2輸出端子3-2至第m輸出端子3-m爲止之各輸出端子所 輸出之各灰階電壓,各被輸入至差動放大器6_丨、··.、 之一方之輸入端子。又,於差動放大器6-1、.··、卜㈣·〗)之 另一方之輸入端子被共通的輸入由上述第丨輸入端子所 輸出之各特定灰階電壓。各差動放大.........6(.0係 將液晶驅動器LSI之第2輸出端子3_2、…、第m輸出端子、(瓜^) 所輸出之各灰階電壓與第1輸出端子之3β1所輸出之灰階電 壓之間之偏差電壓,以特定的倍率(例如1〇〇倍或其以上的 倍率)放大位之放大差分電壓,予以輸出。依此差動放大 器之偏差電壓値之放大處理,可實現後段的比較器之高精 確度的比較判定。 各差動放大器6-1、…、6-(m-l)所輸出之放大差分電壓, 各被輸入至檢查器4所設之比較器7。比較器7係爲比較判別 機構,同時被進行被輸入之來自各差動放大器6β1、·.. 、 1)之放大差分電壓,各是否在特定之電壓範圍内之判定, 將表示其判別結果的信號予以輸出。即,將表示全~ @輸 入電壓皆在特定電壓範園内,或何者之輸入電壓係在 ^ -15- ^ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
|裝---- V J · n ϋ I ϋ (請先閱讀背面之注意事項再填寫本頁) 571109 A7 B7 五、發明說明(13、 部 智 慧 員 工 消 費 電壓範圍外之判別結果予以輸出。 此比較器7之電路構造圖示於圖5。圖5中,叫及匕 1 .....以加·1)及仏㈦·1)各為電壓比較器,13].....13_ (ηι·1)及14係為邏輯積電路又 厭r圓、 、a纟又,VQHl(1=1〜η)係為特定電 壓範圍<上限的上限電壓值,觀ι (同)係為特定電壓 之下限的下限壓值。 黾壓比較器11-1、···、11 f 、久 ΙΙ-(ηι-Ι)各將來自差動放大器6_ 1上、之放大差+電壓與上述上限電壓值V⑽作比 較’ ^前者比後者低,則輸出”Η"電平信號,又若前者比 後者南,則輸出’’ L "電平信號。 ρ同樣的,電壓比較器叫、…、12切)各將來自差動放 大益疋放大差分電壓與上述下限電壓值v〇Hi作比較,若前 者比後者高,則輸出·,Η.,電平信號,又,若前者比後者低 則輸出n L π電平信號。 依相關構造,被輸入之各差動放大器6-1、…、卜㈦…之 放大差刀私壓右全邵在特足電壓範圍内,則邏輯積電路Μ <輸出成為”Η ”電平,若任一者之放大差分電壓在特定電 壓範園外,則邏輯積電路14之輸出成為,,L”電平。 此比較器7之上述上限電壓值v〇Hi及下限電壓值,係 基於在各灰階預先設定之基準上限電壓值v〇Hsi (丨=1〜…, 及基準下限電壓值V0LSi (i=1〜n)而設定。即,基準上限電 壓值VOHSi (i=l〜n)及基準下限電壓值v〇Lsi (i=i〜叫係如 圖4所示,係因應於各灰階之理想值而預先設定,將依此 基準上限電壓值及基準下限電壓值所規定之範圍,做為基 -16- 土 項 頁 線 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱一
I 經濟部智慧財產局員工消費合作社印製 571109 A7 B7 五、發明說明(14) 〜 準電壓範圍。上限電壓値VOHi及下限電壓値VOLi各係設定 於施以以下修正後之値。 VOHi = VOHSi 士 A Vi ·(差動放大器之放大率) VOLi = VOLSi 士 AVi ·(差動放大器之放大率) 設上限電壓値VOHi及下限電壓値VOLi所規定之範圍爲判 定電塵範圍。又,上述基準上限電壓値及基準下限電壓値 ,對於全部之灰階電壓(自第1灰階的灰階電壓至第η灰階之 灰階電壓爲止之全灰階電壓),設定共通的電壓値亦可。 又,判定電壓範圍之幅度係爲一定之故,判別放大差動 電壓之比較器7之判定電壓爲一定値即可,不需繁雜之設 定。 以下説明此檢查裝置之動作。圖6表示此檢查裝置之檢 查動作的流程圖。 首先,第1灰階之灰階電壓係以可被第1輸出端子3-1輸 出之方式,設定輸出狀態(S1),使液晶驅動器LSI 1動作。 此時,第1輸出端子3 - 1所輸出之特定灰階電壓係被輸入至 檢查器4之電壓測定器5,測定共値(S2)。在上述測定動作 之過程,比較特定灰階電壓値是否在基準電壓範圍内(S3) 。若檢查出特定灰階電壓値在基準電壓範圍外,於該點使 檢查動作結束,將對象LSI視爲不良品予以處理(S4)。 若檢查出特定灰階電壓値在基準電壓範圍内,則計算電 壓測定値與第1灰階之特定灰階電壓之理想値的差(測定値 -理想値)(S5),將其結果(Δνΐ)儲存於記憶體(S6)。判斷是 否已爲第η灰階(S7),在成爲第η灰階爲止進入下一灰階之 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------------訂---------線 0^ (請先閱讀背面之注意事項再填寫本頁) 571109 五、發明說明(15) 測疋(S8)。在執行第n灰階之灰階電壓之測定為止時,次 1執仃自第2輸出端子3_2至第m輸出端子3_爪為止之各 (請先閱讀背面之注意事項再填寫本頁) 輪出端子所輸出之各灰階電壓的檢查。此乃係依下述方式 進行。 以將第1灰階之灰階電壓由全部的輸出端子3心、…、3 (m 1作出之方式,设定控制液晶驅動器ST〗叩9)。此時, 由第1輸出端子3-1所輸出之灰階電壓係被共通的輸入各差 動=大器6]、…、6_(心1)之一方之輸入端子。又,第2輸 出端子3_2、…、第爪輸出端子3_m所輸出之各灰階電壓係被 ,入各對應的差動放大器6_1、…、6-(πΜ)之另一方的輸入 端子。基於該等各輸入電壓,差動放大器W、…、卜加屮 之仏出液曰曰驅動器LSI 1之第2輸出端子以後之各輸出端 子所輸出之第1灰階之灰階電壓,與同第丨輸出端子所輸出 之第1灰階之特定灰階電壓之差(S10)。將所檢測出之差分 電壓值由各差動放大器以特定之倍率(例如丨〇 〇倍或其以上 之倍率)丁以放大(S11),該放大差分電壓被平行輸入至檢 查器4之比較器7 〇 將規定判定電壓範圍之上限電壓值V〇H1及下限電壓值 VOL1設定為以下之值(S12)。即.,將特定電壓測定值與第夏 灰階之特定灰階電壓之理想值的差(△▽;!),自記憶體予以 讀出,設定上限電壓值VOH1及下限電壓值VOL1。 V0H1=V0HS1土 AV1 ·(差動放大器之放大率) V0L1=V0LS1 土 AV卜(差動放大器之放大率) 於比較器7中,判別差分放大值是否各在上述判定電壓 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐 571109 Α7 Β7 五、發明說明(16 ) 範圍内(S13)。於比較器7之判別中,在邏輯積電路^之輸 出A L電平,某輸出電壓被判定在上述判定電壓範圍外 t情況下,於茲時點結束檢查動作,將檢查對象之[幻視爲 不良品予以處理(S14)。另一方面,在邏輯積電路14之輸出 爲·’ H”電平,全部的輸出電壓皆被判定在上述判定電壓範 圍内I情況下,判別是否已爲第n灰階(S15)。在此情況因 並非第η灰階之故,進入第2灰階之灰階電壓檢查(si6)。 次,以將第2灰階之灰階電壓由全部的輸出端子3_丨、… 、3-(nM)輸出之方式,設定控制液晶驅動器LSI i(s9)。此 時,第1輸出端子3-1所輸出之特定灰階電壓係被共通的輸 入各差動放大器6]、···、之一方的輸入端子。又, 第2輸出端子3·2.....第m輸出端子3_m所輸出之各灰階電 壓’各被輸入至對應的差動放大器卜丨、…、卜加…之另一 方之輸入端子。基於該等各輸入電壓,差動放大器64、… 、6-(m_l)檢測出液晶驅動器LSI !之第2輸出端子以後之各 輸出端子所輸出之第2灰階的灰階電壓,與由同第i輸出端 子所輸出之第2灰階的特定灰階電壓之差(sl〇)。將所檢測 出之差分電壓値由各差動放大器以特定之倍率(例如1〇〇倍 或其以上之倍率)予以放大(S11),將此放大差分電壓平行 輸入至檢查器4之比較器7。 將規定判定電壓範圍之上限電壓値v〇H 2及下限電壓値 VOL 2各設定爲以下之値(S12)。即,將特定電壓測定値與 第1灰階之特定灰階電壓之理想値的差(Δν2),自記憶體予 以讀出,設定上限電壓値V0H 2及下限電壓値v〇l 2。 ____19_ 本纸張尺度適用中關家標準(CNS)A4規格⑵Q χ 297公髮) ----- ------!看 (請先閱讀背面之注音?事項再填寫本頁} 訂---- 線Φ. 經濟部智慧財產局員工消費合作社印製 571109 A7 B7 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 五、發明說明(17 ) VOH2-V〇HS2±AV2·(差動放大器之放大率) VOL2-V〇LS2±AV2·(差動放大器之放大率) —、匕幸又器7中,判別差分放大値是否各在上述判定電壓 範圍内(S13)。於比較器7之判射,在邏輯積電路w之輸 出爲”L”電平’某輸出電壓被判定在上述判定電壓範圍外之 情況下’於該時點結束檢查動作,將檢查對象之⑶視爲不 良予以處理(SM) °另—方面,在邏輯積電路14之輸出爲 W電平’全部的輸出電壓皆被判定在上述判定電壓範圍 内〈,況下’判別是否已爲第η灰階(S15)。在此情況下因 並非罘η灰階之故,進入第3灰階之灰階電壓檢查(§16)。 以下同樣的作法執行到第n灰階之灰階電壓檢查爲止, 精此便可執行液晶驅動器LSI内藏之各〇八轉換器所輸出之 各灰階電壓之檢查。 又,於上述實施形態中,雖係以第i輸出端子所輸出之 特足灰階電壓作爲比較用基準電壓,但當然亦可用其他輸 出端子所輸出之灰階電壓作爲特定灰階電壓。 第2實施形態 圖7表示本發明之液晶驅動器LSI檢查裝置之第2實施形 悲的方塊圖。此檢查裝置41,並不設置個差動放大器 ’而係如圖7所示,設置1個差動放大器61、及由1組電壓 比較器111、112與1個邏輯積電路m所成之比較器71,並 且在液晶驅動器LSI之第2至第m爲止之各輸出端子3-2、… 、3-m,與差動放大器61之間,設置輸入切換電路8。如此 了依輸入切換電路8使差動放大器61逐次執行比較動作 ------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 571109 A7 B7 五、發明說明(18 ) ; 。在此情況下,在邏輯積電路131之輸出爲’· L”電平之時點 ,結束檢查,將對象之LSI視爲不良品予以處理。另一方面 ,在結束了自第2輸出端子至第m輸出端子爲止之檢查, 邏輯積電路之輸出全部爲” Η ”電平時,判定爲良品。又, 差動放大器之個數亦可爲2個或(m-2)個以下之任意個數。 第3實施形態 第3實施形態之檢查裝置雖在構造上與第1實施形態相同 ,但檢查方法相異。於圖3中,由具有複數個DA轉換器之 液晶驅動器所輸出之灰階電壓波形圖(圖4 ),對理想電壓 値發生偏差電壓AVI、AV2。此係在液晶驅動器内之各個 DA轉換器輸出電壓中發生偏差電壓。此偏差電壓之檢查在 液晶驅動器之試驗中亦非常重要。 習知方式係以高精確度類比電壓測定器進行各灰階電壓 之電壓測定,於檢查器進行演算求取偏差電壓之偏差値, 但依本實施形態,則係如圖3所示,爲了要將差動放大器 6-1.....6-(m-l)所輸出之差分電壓輸入至比較器7進行比 較判定,比較器7之VH、VL電壓可於經常爲一定的電壓進 行試驗。惟,使此VH、VL電壓各別變化,求取在VH側自 PASS狀態型化至FAIL狀態之値,.以及在VL側自PASS狀態變 化至FAIL狀態之値的電壓差。 以下示出實際數値作爲具體例予以詳述。 第3實施形態之檢查方法如圖8所示,對理想値設定 VOH= 2V、VOL= 1V,判別是否在此範圍内,但本實施形態 可更進一步掌握裝置之實力。 -21 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------衣--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 571109 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(19 ) - 首先,將VOH= 2 V以每次例如〇. 1 v使其逐次變動,檢測 出成爲FAIL的點。即對理想値,接腳(PIN)間之電壓偏差的 最大値係爲FAIL點。圖8之2接腳爲不良的最大値的情況, VOH= 1.80 V爲 FAIL點。 同樣的將VOL= IV以每次〇·1 V使其逐次變動,檢測出成 爲FAIL的點。此情況下,對理想値,接腳間偏差的最小値 成爲FAIL點。圖8中,1接腳爲不的最小値之情況, VOL=1.20 V 爲 FAIL點。 此處檢測出之VOH= 1·8 V及VOL= 1·2 V係爲接腳間之電 壓偏差’依此値可依用途進行分級分類。 以圖9説明此檢查動作。圖9爲表示此檢查裝置之檢查動 作之流程圖。 S 1〜S 13係進行與第i實施形態所説明之相同的處理, 故予以省略説明於檢查器4之比較器7中,各進行差分電壓 値是否在判定電壓範圍内之判別(S13),在邏輯積電路Μ t輸出爲"H”電平,全部的輸出電壓(差分放大値)被判定 係在上述判定電壓範圍内之情況,將判定電壓範圍僅縮小 特定的値,設定判定電壓範圍(S25)。再回到s 13差分放大 値是否在判定電壓範圍内之判別。如此,1至邏輯積電路 14之輸出成爲”L”電平(判定爲不良)爲止,重覆進行s η及 S 25,將判定電壓範圍每次縮小〇1 v,逐漸階段性的予以 縮小。 甘於s 13之判定中,邏輯積電路17之輸出成爲"L"電平, 某差分電壓値被判定在上述判定電壓範園外之情況= ___ —___ - 22 - ‘紙張尺細⑽χ 297 公ί") ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 571109 A7 經濟部智慧財產局員工消費合作社印製
五、發明說明(2〇 ) 輸出端子所輸出之輸出電壓的電壓偏差予以抽出(S 21)。 接著基於已進行判定之判定電壓範圍内所抽出的電壓偏差 進仃液晶驅動器LSI之分級分類22)。確認是否爲第η灰 1% (S 23) ’若非η灰階則再回到s 13。 以上説明係每次以〇1¥逐次變動,但若使此變動量較小 ’則可更加提升測定的精確度。 又,亦可作成執行圖6或圖9之檢查處理的程式,將其記 憶於記憶媒體,基於此使cpu執行。 如上所詳述,依本發明之半導體積體電路的檢查裝置及 法,係將特定輸出電壓値與對應的期望電壓値的特定差分 私壓値予以算出,將因應上述特定差分電壓値而設定之判 疋電壓範圍予以設定之故,電壓比較之基準判定電壓範圍 被因應於特定DA轉換器所輸出之特定輸出電壓與期望値電 壓之偏差而修正,可精確的進行各灰階電壓之檢查。 又,依差動放大器之差動放大動作,可期提升比較判定 機構的比較動作的精確度,可進行高精確度的檢查。 依本發明之半導體積體電路之檢查裝置及檢查方法,即 使在檢查多輸出化、多灰階化的液晶驅動器LSI等之半導體 積體電路,依比較判定機構之各放大差分電壓的同時判定 ,可提供在短時間即可進行高精確度的檢查之檢查裝置, 可大幅減少檢查成本。 依本發明之半導體積體電路之檢查裝置及檢查方法,係 將上限基準電壓値及下限基準電壓値,增減與上述特定差 分電壓値對應的一定値,以設定規定判定電壓範圍之上限 ---------------------訂---------線Φ (請先閱讀背面之注意事項再填寫本頁) 571109 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(21 電壓値及下限電壓値之故,電壓比較之基準 :因應於特定DA轉換器所輸出之特定輸出電壓與 4〈偏差而修正’可精確的進行各灰 依本發明之半導體積體電路之檢查方法,可^查於 ^ ^ m -rr h λχ 因應於基 判:丰二广望電壓値之偏差而修正之判定在範圍, 一體電路之良莠之故’可高精確 進行艮莠判定。 7 依本發明之半導體積體電路之檢查方法,儘管灰階變動 ,判定電壓範圍之幅度仍爲—定之故,不需變動比較判定 機構之判定電壓,不需繁雜的設定。 依本發明之半導體積體電路之檢查方法,直至判定出不 —良品爲止,階段性的逐步縮小上述判定電壓範圍的幅度,、 猎此可使比較判定機構的判定基準逐步接近理想値,可得 知所檢查之半導體積體電路之實力。 亏 又可依輸出電壓之偏差値將裝置的實力予以分類,可擴 大所搭載之液晶面板的用途,此外依此亦可提升良品率, 而有助液晶驅動器之價格降低。依分級分類,即使原來爲 不良品的裝置,可用於偏差大亦無妨之用途上,作爲平價 裝置予以供給。 ' -24· _ --------訂-----—線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺巾關家鮮(CNS)A4祕 χ 297公i

Claims (1)

  1. 571109 六、申請專利範圍 積體電路之檢查裝置,其半導體積體電路 係内藏複數個DA轉換器,將該WA轉換器之輸 壓,各由對應的輸出端子予以輸出者,其特徵在 於具備·· 社 私壓心機構’其係測^由與特^ da轉換器對應的 特定輸出端子所輸出之各灰階的特定輸出電壓值,算 出孩特定輸出電|值與相對應的期望電壓值的特定差 分電壓值者; 差動放大機構,其係於各灰階中,將上述特定輸出端 子以外的上述各輸出端子所輸出之各輸出電壓值,及 上述特定輸出電壓值予以輸入,將各差分電壓值予以 算出並放大者;及 比較判別機構,其係判別該差動放大機構所輸出之放 大差分電壓值是否在因應於所對應的灰階之上述特定 差分電壓值而設定的判別電壓範圍内者。 2.如申請專利範圍第丨項之半導體積體電路之檢查裝置, 其中 設置差動放大機構,其係與上述特定輸出端子以外的 輸出端子的個數數目相同者;· 該差動放大機構,其係被輸入由所對應之上述特定輸 出端子以外的輸出端子所輸出之輸出電壓值,並且^ 通的被輸入上述特定輸出電壓值者; 將來自上述差動放大機構之各放大差分電壓,於上述 25 ^氏張尺度適用中國國家標準(CNS)A4規格(210 X 29?公爱) --------訂---------線 (請先閱讀嘴面之注意事項再填寫本頁) 571109 A8 B8 ---- C8 〜^ -----D8 —__ 六、申請專利範圍 ^ 比枚判別機構中,同時予以判別者。 申叫專利範圍第丨或第2項之半導體積體電路之檢查 裝置’、其中規定上述判別電壓範圍之上限電壓值及下 限%壓值,係將與上述期望電壓值對應而預先設定的 上限基準電壓值及下限基準電壓值,僅增減與上述特 疋差分電壓值對應的一定值而設定者。 4. 了種半導體積體電路之檢查方法,其半導體積體電路 <構造係内藏複數個DA轉換器,將該各DA轉換器之輸 =電壓,各由對應的輸出端子予以輸出者,其特徵在 將與特定DA轉換器對應之特定輸出端子所輸出之各灰 階的特足輸出電壓值予以測& ;將該特定輸出電壓值 與所對應之期望電壓值之特定差分電壓值予以算出; 於各灰階中,將上述特定輸出端子以外之上述各輸出 端子所輸出的各輸出電壓值,及上述特定輸出電壓值 予以輸入;將各差分電壓值予以算出並放大; 判別该放大差分電壓值是否在因應於所對應的灰階之 上述特定差分電壓值而設定的判別電壓範園内。 5. —種半導體積體電路之檢查方法,其半導體積體電路之 構造係内藏複數個DA轉換器,將該各〇八轉換器之輸出電 壓,各由對應的輸出端子予以輸出者,其特徵在於:弘 將與特定DA轉換器對應之特定輸出端子所輸出之各灰 階的特定輸出電壓值予以測定;將該特定輸出電壓^ -26-
    c請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 571109
    與所對應之期望電壓値之特定差分 於各灰階中,將上述特定輸出端子以外之上=輸出 :子所輸W各輸出電壓値,及±述料輸出電壓値 予以輸入;將各差分電壓値予以算出並放大; 在判別孩放大差分電壓値是否在因應於所對應的灰階 (上述特定差分電壓値而設定的判別電壓範圍内時, 將對應於各輸出端子之放大差分電壓値予以平行的輸 t,同時判別該放大差分電壓値是否在上述判別電壓 範圍内。 6·如申請專利範圍第4或第5項之半導體積體電路之檢查 万法,其中規定上述判別電壓範圍之上限電壓値及下 限電壓値,係將與上述期望電壓値對應而預先設定的 j限基準電壓値及下限基準電壓値,僅增減與上述特 足差分電壓値對應的一定値而設定者。 7·如申請專利範圍第6項之半導體積體電路之檢查方法, 广中判別上述特足輸出電壓値是否在上述上限及下限 基準電壓値所規定的基準電壓範圍内; 在上述特定輸出電壓値在上述基準電壓範圍外之情況 ’將上述半導體積體電路視爲不良品; 在上述特定差分電壓値在上述基準電壓範圍内之情況 、’上逑放大差分電壓若在上述判別電壓範圍内便視爲 艮品,若在上述判別電壓範圍外便視爲不良品者。 ^如申請專利範圍第4項之半導體積體電路之檢查方法, 訂---------線-
    本纸狀度適用中i¥iii7CNS)A4規格⑵G χ 297 571109 B8 C8 D8
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 其中半導體積體電路之各端子之輸出的灰階變化時, 即使上述判別電壓範圍之上限値及下限値變化,上述 判別電壓範圍之幅度亦爲一定者。 9 ·如申請專利範圍第5項之半導體積體電路之檢查方法, 其中半導體積體電路之各端子之輸出的灰階變化時, 即使上述判別電壓範圍之上限値及下限値變化,上述 判別電壓範圍之幅度亦爲一定者。 10·如申請專利範圍第6項之半導體積體電路之檢查方法, 其中半導體積體電路之各端子之輸出的灰階變化時, 即使上述判別電壓範圍之上限値及下限値變化,上述 判別電壓範圍之幅度亦爲一定者。 11·如申請專利範圍第7項之半導體積體電路之檢查方法, 其中半導體積體電路之各端子之輸出的灰階變化時, 即使上述判別電壓範圍之上限値及下限値變化,上述 判別電壓範圍之幅度亦爲一定者。 12.如申請專利範圍第7項之半導體積體電路之檢查方法, 其中在判別出不良品爲止,將上述判別電壓範圍4 度予以階段性縮小者。 如申請專利範圍第12項之半導·體積體電路之檢查方法 其中依據判別出不良品時之上述判別電壓範圍的各輸 出電壓之偏差,將半導體積體電路予以分級分類者。 14. 一種記憶媒體,其係記綠半導體積 只月足见路t檢查程式 者,其特徵在於可執行以下檢查方法· _ - 28 - >、纸張义度適用中關家標準(CNS)A4規格(21G X 297公羞)— -------------衣--------訂---------線· C請先閱讀背面之注音?事項再填寫本頁} 、申請專利範圍 在檢查内藏複數個DA轉換器,將該各 :::,’各由對應的輸出端子予以輸出之半導體積: 將與特定DA轉換器對應之特定輸出端子所輸出之各灰 階的特疋輸出電壓値予以測定;將該特定輸 與所對應之期望電壓値之料差分電壓値予以算出; 於各灰階中,將上述特定輸出端子以外之上述各輸出 7子所輸出的各輸出電壓値,及上述特定輸出電壓値 丁以輸入;將各差分電壓値予以算出並放大; 判別該放大差分電壓値是否在因應於所對應的灰階之 上述特疋差分電壓値而設定的判別電壓範圍内。 b,-種記憶媒體,其係記錄半導體積體電路之檢查程式 者,其特徵在於可執行以下檢查方法: 在檢查内藏複數個DA轉換器,將該各da轉換器之輸 出電壓,各由對應的輸出端子予以輸出之半導體積體 電路時, α 將與特定DA轉換器對應之特定輸出端子所輸出之各灰 階的特定輸出電壓値予以敎;將該特定輸出電壓値 與所㈣之期望電壓値之㈣差分電壓値予以算出; I各灰1¾中’將上述特定輸出端子以外之上述各輸出 端子所輸出的各輸出電壓値,及上述敎輸出電壓値 予以輸人;將各差分電壓値予以算出並放大 在判別該放大差分電壓値是否在因應於所對應的灰階 571109
    '申請專利範圍 之上述特定差分電壓値而設定的判別電壓範圍内時, 將對應於各輸出端子之放大差分電壓値予以平行的輪 入’同時判別該放大差分電壓値是否在上述判別電壓 範圍内。 16·如申請專利範圍第14或第15項之記憶媒體,其係記綠可 執行半導體積體電路之檢查方法的檢查程式者,其中 規足上述判別電壓範圍之上限電壓値及下限電壓値, 係將與上述期望電壓値對應而預先設定的上限基準電 壓値及下限基準電壓値,僅增減與上述特定差分電壓 値對應的一定値而設定者。 17·如申請專利範圍第16項之記憶媒體,其係記錄可執行 半導體積體電路之檢查方法的檢查程式者,其中判別 上述特足輸出電壓値是否在上述上限及下限基準電壓 値所規定的基準電壓範圍内; 在上述特定輸出電壓値在上述基準電壓範圍外之情況 ’將上述半導體積體電路視爲不良品; 經濟部智慧財產局員工消費合作社印製 在上述特定差分電壓値在上述基準電壓範圍内之情況 ’上述放大差分電壓若在上述判別電壓範圍内便視爲 良品’若在上述判別電壓範圍外便視爲不良品者。 18·如申請專利範圍第4項之記憶媒體,其係記錄可執行半 導體積體電路之檢查方法的檢查程式者,其中半導體 積體電路之各端子之輸出的灰階變化時,即使上述判 別電壓範圍之上限値及下限値變化,上述判別電壓範 571109 A8 B8 C8 D8 六、申請專利範圍 圍之幅度亦為一定者。 19·如申請專利範圍第15項之記憶媒體,其係記錄可執行 半導體積體電路之檢查方法的檢查程式者,其中半導 體積體電路之各端子之輸出的灰階變化時,即使上述 判別電壓範圍之上限值及下限值變化,上述判別電壓 範圍之幅度亦為一定者。 20·如申請專利範圍第16項之記憶媒體,其係記錄可執行 半導體積體電路之檢查方法的檢查程式者,其中半導 體積體電路之各端子之輸出的灰階變化時,即使上述 判別電壓範圍之上限值及下限值變化,上述判別電壓 範圍之幅度亦為一定者。 21·如申請專利範圍第17項之記憶媒體,其係記錄可執行 半導體積體電路之檢查方法的檢查程式者,其中半導 體積體電路之各端子之輸出的灰階變化時,即使上述 判別電壓範圍之上限值及下限值變化,上述判別電壓 範圍之幅度亦為一定者。 22·如申請專利範圍第17項之記憶媒體,其係記錄可執行半 導體積體電路之檢查方法的檢查程式者,其中在判別 出不良品為止,將上述判別電壓範圍之幅度予以产 性縮小者。 白 23.如申請專利範圍第22項之記憶媒體,其係記錄可執行 半導體積體電路之檢查方法的檢查程式者,其中依據 判別出不良品時之上述判別電壓範圍的各輸出電壓之 偏差,將半導體積體電路予以分級分類者。 -31 (請先閱讀嘴面之注音?事項再填寫本頁} 訂---------線| 經濟部智慧財產局員工消費合作社印製 Μ氏張尺度適财@ 0家標準(CNS—祕(210 X 297公爱)
TW089114354A 1999-07-23 2000-07-18 Checking device for semiconductor integrated circuit and the checking method thereof, and memory medium for recording the checking program TW571109B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP20847099 1999-07-23
JP2000209193A JP3522662B2 (ja) 1999-07-23 2000-07-11 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体

Publications (1)

Publication Number Publication Date
TW571109B true TW571109B (en) 2004-01-11

Family

ID=26516852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089114354A TW571109B (en) 1999-07-23 2000-07-18 Checking device for semiconductor integrated circuit and the checking method thereof, and memory medium for recording the checking program

Country Status (4)

Country Link
US (1) US6535011B1 (zh)
JP (1) JP3522662B2 (zh)
KR (1) KR100389560B1 (zh)
TW (1) TW571109B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815413B (zh) * 2021-06-11 2023-09-11 日商愛德萬測試股份有限公司 測試裝置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558964B2 (ja) * 1999-07-23 2004-08-25 シャープ株式会社 半導体集積回路の検査装置及びその検査方法
KR100591757B1 (ko) * 2003-09-02 2006-06-22 삼성전자주식회사 이디에스 검사 시스템
JP2005157321A (ja) 2003-11-07 2005-06-16 Renesas Technology Corp 半導体装置および半導体装置の試験方法
TWI278647B (en) * 2003-11-07 2007-04-11 Renesas Tech Corp Semiconductor device and testing method thereof
JP4166718B2 (ja) * 2004-03-18 2008-10-15 シャープ株式会社 半導体集積回路の検査方法
WO2006120853A1 (ja) * 2005-05-09 2006-11-16 Advantest Corporation 試験装置、試験方法、および半導体デバイス
CN101405610A (zh) 2006-03-23 2009-04-08 松下电器产业株式会社 半导体装置、半导体测试装置和半导体装置的测试方法
JP5274281B2 (ja) * 2009-01-30 2013-08-28 株式会社アドバンテスト 電圧測定装置、方法、プログラム、記録媒体およびテスタ
KR101214955B1 (ko) * 2009-12-11 2012-12-24 마이크로 인스펙션 주식회사 회로기판의 검사장치
JP2015152477A (ja) * 2014-02-17 2015-08-24 株式会社メガチップス 半導体集積回路の試験回路及び試験方法
TWI598607B (zh) * 2016-07-12 2017-09-11 友達光電股份有限公司 電位轉換器及其輸出端短路偵測方法
CN106841993B (zh) * 2017-02-16 2019-09-06 泰州镭昇光电科技有限公司 一种lcd检测装置及方法
US10241903B1 (en) * 2017-11-15 2019-03-26 Accenture Global Solutions Limited Parallel testing and reporting system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723687B2 (ja) 1991-04-08 1998-03-09 シャープ株式会社 表示装置用駆動回路の試験装置
JPH09312569A (ja) 1996-05-22 1997-12-02 Advantest Corp Daコンバータ試験装置及びこの装置を用いた半導体試験装置
US5751735A (en) * 1996-11-14 1998-05-12 Hewlett-Packard Company Integrated debug trigger method and apparatus for an integrated circuit
US5771240A (en) * 1996-11-14 1998-06-23 Hewlett-Packard Company Test systems for obtaining a sample-on-the-fly event trace for an integrated circuit with an integrated debug trigger apparatus and an external pulse pin
US5953684A (en) * 1997-03-17 1999-09-14 Hewlett-Packard Company Methods and apparatus for integrated storage of test environment context information

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815413B (zh) * 2021-06-11 2023-09-11 日商愛德萬測試股份有限公司 測試裝置

Also Published As

Publication number Publication date
KR100389560B1 (ko) 2003-06-27
JP2001099900A (ja) 2001-04-13
JP3522662B2 (ja) 2004-04-26
KR20010015384A (ko) 2001-02-26
US6535011B1 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
TW571109B (en) Checking device for semiconductor integrated circuit and the checking method thereof, and memory medium for recording the checking program
TW497100B (en) Integrated memory with memory-cells with magnetoresistive memory-effect
US20020154534A1 (en) Method and circuit for determining sense amplifier sensitivity
KR19990078380A (ko) 반도체 메모리 테스트 방법 및 장치
TW380207B (en) Voltage applied current measuring circuit for IC tester
CN103328986A (zh) 电流传感器
TWI233496B (en) Reference voltage generating device, semiconductor integrated circuit including the same, and testing device and method for semiconductor integrated circuit
TWI407129B (zh) 可調式電壓比較電路及可調式電壓檢測裝置
CN106023412B (zh) 薄膜厚度异常的检测方法与检测系统
TWI301621B (en) Memory module diagnosis system and testing method thereof
TW406268B (en) Integrated circuit memory device having current-mode data compression test mode
US20080137456A1 (en) Method of testing memory device
US7908108B2 (en) Circuit testing apparatus
TW201250268A (en) Semiconductor device and method for inspecting same
TWI833574B (zh) 記憶體測試驗證系統及記憶體測試驗證方法
US7913130B2 (en) Multi-sample read circuit having test mode of operation
JPH05144296A (ja) 半導体記憶装置の検査方法
TWI841518B (zh) 記憶體測試驗證系統及記憶體測試驗證方法
JPH0252446A (ja) 集積回路の試験装置
JP2612261B2 (ja) 材料試験機
TWI230794B (en) Semiconductor tester, semiconductor integrated circuit and semiconductor testing method
CN114923613B (zh) 一种铝合金板材残余应力涡流检测方法
JP4023085B2 (ja) Icテスタ
Du et al. Comments on “The Correlation of Epidural Fibrosis with Epiduroscopic and Radiologic Imaging for Chronic Pain after Back Surgery”
TW451213B (en) A self-test device for the connection circuits of peripheral memory and its method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees