JP2007155538A - 電流電圧印加・測定装置及び半導体検査装置 - Google Patents

Abstract

【課題】経済性を維持しながら、相対値を保証可能とする電圧電流印加・測定装置の提供。
【解決手段】印加部（２）は、基準電圧源（１）から基準電圧を選択する基準電圧切替器（２２）と、アナログ電圧を出力するＤＡＣ（２１）と、基準電圧切替器（２２）で選択された基準電圧とＤＡＣ（２１）の出力電圧を合成した信号を出力する合成回路（Ａ１）を備え、測定部（３）は、入力切替及び計測増幅器（３２）と、ＡＤＣ（３７）と、基準電圧選択回路（３４）と、基準電圧切替器（３１）と、基準電圧と入力切替及び計測増幅器（３２）からの信号の差分を増幅する増幅回路（Ａ２）と、基準電圧源（１）からの基準電圧（Ｖｒｅｆ＿ａｄ）を受け増幅回路（Ａ２）の出力をデジタル信号に変換するＡＤＣ（３５）と、ＡＤＣ（３５）と基準電圧選択回路（３４）からの信号を格納するメモリ装置（３６）を備えている。
【選択図】図１

Description

本発明は、電圧電流印加・測定装置に関し、特に、半導体検査装置に用いて好適な電圧電流印加・測定装置に関する。

半導体検査装置に搭載されるＤＣ系の電圧電流印加・測定装置は、電圧／電流を被試験デバイス（ＤＵＴ）に印加し、被試験デバイスの電圧／電流を測定する印加系及び測定系回路を備えたモジュール（「ＤＣモジュール」ともいう）であり、精度、確度が要求されている。なお、半導体検査装置において、電圧／電流を被試験デバイスに印加して電流／電圧等を測定する電圧電流印加・測定装置の一般的な構成については、例えば特許文献１、２等の記載が参照される。

半導体検査装置の総合確度は、半導体検査装置を構成する部品個々の仕様と比べ桁が異なる程度の許容誤差が認められている。特に、アナログＬＳＩ、アナログ/デジタル混載型ＬＳＩ等の測定で要求される非直線性の測定や、ＬＳＩピン間の相対出力など、高精度測定に障害となっている。そして、精度を維持する校正作業時間も、モジュール数の増加により長大化し、生産性の阻害要因となり対策を要する。

なお、以下、本明細書で用いられるいくつかの用語について説明しておく。

装置構成上、電流は電圧に変換又は換算されることから、本明細書では、電圧で代表するが、本発明は、電圧に制限されるものでないことは勿論である。

ＤＣ（直流）、印加測定の周波数範囲は、アナログデジタル変換器、デジタルアナログ変換器の標本化周波数を目安とする直流からオーディオ等の帯域までを含む。

確度、精度と、相対精度のうち、確度は、国内、国際標準に対しての正確さに対して用いる。精度は、校正機器に対する追随の程度、もしくは校正機器の値と相対的な正確さに対して用いる。相対精度は、ＤＣモジュール内の２つの異なる値の比の正確さとＤＣモジュール間の同一値の一致度に対して用いる。

図３は、従来のＤＣモジュールの典型的な構成の要部を模式的に示す図である。図３に示すように、従来のＤＣモジュールにおいては、印加部２ａと測定部３ａとが互いに独立に構成されている。印加部２ａは、デジタルアナログ変換器（Digital-to-Analog Converter；「ＤＡＣ」とも略記される）２１と、増幅回路（ＯＰアンプ）Ａ１を備え、デジタル入力に対応した電圧を出力する。なお、増幅回路Ａ１の後段には、不図示の被試験デバイスに印加電圧等を出力するためのバッファ等の回路群が配設されるが、図３では省略されている。測定部３ａは、被測定信号電圧Ｖｍ１、Ｖｍ２、…、Ｖｍｎ、校正電圧Ｖｃａｌを入力とし１つを選択する入力切替器と入力切替器の出力を増幅する増幅器を備えた入力切替と計測増幅器３２と、入力切替と計測増幅器３２の出力を増幅する増幅回路Ａ２と、増幅回路Ａ２の出力電圧をデジタル信号に変換するアナログデジタル変換器（Analog-to-Digital Converter；「ＡＤＣ」とも略記される）３５を備えている。

時間制御部４ａは、例えばＤＣモジュール群に対して共通に設けられ、ＤＣモジュールの印加部２ａのデジタルアナログ変換器２１の変換動作、測定部３ａのアナログデジタル変換器３２の変換動作を制御するタイミング信号Ｔ１、Ｔ６を供給する。基準電圧源１ａは校正等に用いられる基準電圧を供給する。基準電圧は、温度補償等がなされている。

また、測定専用のマルチメーター５を、半導体検査装置全体に対して１台具備し、マルチメーター５での測定値を基準として保証しており、印加部２ａ、測定部３ａに対して、システムの電源投入時、休止時や、あるいは、大きな温度変化が生じた時に、マルチメーター５での測定に基づき、校正が行われる。

典型的な校正として、例えば以下の処理手順が用いられる。

ステップ１：基準電圧源１ａの基準電圧をマルチメーター５で校正する。

ステップ２：校正した基準電圧にて、測定部３ａを校正する。

ステップ３：測定部３ａで印加部２ａを校正する。

なお、電流については、装置内に基準とする抵抗器を内臓し、マルチメーター５で校正して、印加電圧との関係から算出するのが代表的である。

電圧についての校正を、図３を参照して説明すると、まず、マルチメーター５によって基準電圧発生器１ａの校正を行い、基準電圧発生器１ａの基準電圧によって測定部３ａを校正する。

そして、校正された測定部３ａにより、またはマルチメーター５により、印加部２ａの出力電圧Ｖｆを校正する。印加部２ａにおいて、デジタルアナログ変換器２１は、参照電圧（Ｖｒｅｆ＿ｄａ）１ｂを入力とし、時間制御部４ａから出力されるタイミング信号Ｔ１にしたがって、入力デジタル信号に対応したアナログ電圧を出力する。増幅回路（ＯＰアンプ）Ａ１は、反転増幅器を構成しており、デジタルアナログ変換器２１から出力されるアナログ電圧を、−（Ｒ３／Ｒ１）倍した電圧Ｖｆを出力する。測定部３ａの入力切替と計測増幅器３２は、複数の入力Ｖｍ１〜Ｖｍｎと、キャリブレーション電圧Ｖｃａｌのうち一つを選択し、選択された入力信号を増幅して出力する。増幅回路（ＯＰアンプ）Ａ２は、反転増幅器として構成され、入力切替と計測増幅器３２からの信号電圧を、−（Ｒ６／Ｒ４）倍した電圧を出力する。アナログデジタル変換器３５は、参照電圧（Ｖｒｅｆ＿ａｄ）１ｃを入力とし、増幅回路（ＯＰアンプ）Ａ２の出力電圧を入力し、時間制御部４ａから出力されるタイミング信号Ｔ６にしたがって、デジタル信号に変換して出力する。なお、印加部２ａのデジタルアナログ変換器２１の基準電圧Ｖｒｅｆ＿ｄａ、測定部３ａのアナログデジタル変換器３５の基準電圧Ｖｒｅｆ＿ａｄは、デジタルアナログ変換器２１やアナログデジタル変換器３５に内臓されている場合もある。

なお、時間制御部４ａからの信号Ｔ１、及び、Ｔ６よる、印加部２ａからの電圧Ｖｆの更新のタイミングの制御、及び、測定部３ａのアナログデジタル変換器３５における変換タイミングの制御は、半導体検査装置において、印加電圧値を更新する印加命令（force Voltage命令）の発行と、測定命令（Measure Voltage命令）の発行に応じて行われる。

上記したように、従来の半導体検査装置において、一般に、印加系と測定系とは独立した形で校正は行われる。なお、図３では、簡単のため、印加部２ａの、測定部３ａの１組の構成が模式的に示されているが、ＤＣモジュールを多数備えた半導体検査装置においても、それぞれのＤＣモジュールの校正は、上記ステップ１乃至３にしたがって行われる。

基準となるマルチメーター５、又はそれを基準とし２次標準となる測定系を校正向けに高精度測定器として使うには、雑音、外乱を除くためフィルタ回路の挿入や、多数の測定の平均値を出すなど、測定に長時間を要し、このため、装置稼働率を低下させることになる。

そこで、ＤＣモジュールの校正は、限られた時間、例えば半導体検査装置の始動時や休止時、あるいは著しい温度変化時などに限られる。

そして、従来の半導体検査装置においては、校正から、次の校正までの間は、印加・測定に変化を生じても、補正を行うことはできないでいた。この事情を勘案して、誤差範囲は、ある程度広げなければならない。

また、特性の変化の方向は、独立しており、相対値の保障は難しい、という問題もある。マルチメーター５の精度が良くても、ＤＣモジュールを構成するデジタルアナログ変換器、アナログデジタル変換器などＬＳＩ部品の固有の非直線性や安定性、雑音の限界を超える校正は困難である。

特開２００４−２４５６５１号公報 特開２００１−４７０３号公報

上記したように、従来の装置には、下記に記載したように、いくつかの課題を有している。なお、下記の課題は、本願発明者の検討結果に基づくものを含み、本発明は、かかる課題の認識に基づきまったく新たに知見、創案されたものである。

測定実行にあたって、校正後の時間の経過や温度変化により、構成部品の特性が変動し、部品個々の仕様より、桁が違う程の誤差が生ずる場合がある。また、アナログ回路の特質である相対値の測定精度の要求は、絶対値測定よりも、格段に厳しい。そして、相対値の保証は行われていない、というのが実情である。

さらに、よく知られているように、経済性から半導体検査装置の多くは、被試験デバイスと同等の製品群から、測定系の部品を選択して構成されている。このため、半導体検査装置の構成部品として用いられているＬＳＩに固有の精度、安定度、雑音特性等の限界を超えた、半導体検査装置を実現することはできない。そして、半導体検査装置への実装により、ＬＳＩの固有値よりも誤差の累積が悪化する場合も可能性として十分にあり得る。

図３を参照して説明したように、従来のＤＣモジュールにおいては、時間制御部４ａによるタイミング制御において、印加、測定のタイミングが独立して任意に設定される。しかしながら、適切なタイミングであるか否かの検証は難しいというのが実情である。しかも、印加、測定のタイミングが独立していることから、印加、測定により生じる雑音、外乱も個別となり、フィルタや待ち時間（安定化するまでのＷＡＩＴ時間）等が不適切の場合、誤差の原因となり、その逆に、待ちすぎると、テスト時間が長大化し、生産性を損ない、テストコストの上昇を招く。

また、半導体検査装置の多ピン化に比例して、ＤＣモジュールの数も増加し、校正時間が長くなり、生産性を阻害する。極端な場合は、校正作業中の温度変化が無視できず、実質的な仕様緩和となり、精度と生産性が背反するようになるに到っている。そして、校正は限られた時間、例えば始動時や休止時または著しい温度変化時などに限られる。校正から、次の校正までの間は、印加・測定に変化を生じても補正できない。このため、誤差範囲は、それを考慮して広げなければならない。

被試験デバイスとして、例えば、アナログデジタル変換器やデジタルアナログ変換器の場合、直線性等の特性の測定には、異なる電圧測定値や印加値の相対精度が必要とされる。

被試験デバイスとして、液晶表示駆動ＬＳＩ（データドライバ）等では、同一電圧でピン間の相対値精度が要求されている。

前者（異なる電圧測定値や印加値の相対精度）はＤＣモジュール内、後者（同一電圧でピン間の相対値精度）は、ＤＣモジュール間の相対精度が保証されないと、精確な検査は困難である。

また、これらの精度が保証されたとしても、被試験デバイスよりも、例えば２ビット以上の分解能と相対精度がＤＣモジュール側に要求されることになる。

したがって、本発明の主たる目的は、相対値、好ましくは、モジュール内、モジュール間での相対精度を保証可能とする装置を提供することにある。

本発明の他の目的は、経済的に安定な基準を得ることを可能としたとする装置を提供することにある。

本発明のさらに他の目的は、時間経過による誤差要因の除去を容易化するとともに、生産性への影響を抑止しながら精度の維持を可能たらしめる装置を提供することにある。

本願で開示される発明は、上記課題を解決するため、概略以下の通り構成される。

本発明の１つの側面に係る装置は、互いに異なる値の複数の基準電圧を出力する基準電圧発生器と、印加系回路と、測定系回路と、を備え、前記印加系回路は、前記基準電圧発生器から出力される複数の基準電圧の中から、出力すべき信号電圧近辺の基準電圧を選択する第１の基準電圧切替器と、入力デジタル信号に対応したアナログ電圧を出力するデジタルアナログ変換器と、前記第１の基準電圧切替器で選択された基準電圧と、前記デジタルアナログ変換器の出力電圧を合成した信号を出力する合成回路と、を備えている。前記測定系回路は、前記基準電圧発生器から出力される複数の基準電圧の中から、入力された被測定信号電圧近辺の基準電圧を選択する第２の基準電圧切替器と、前記被測定信号電圧と前記第２の基準電圧切替器で選択された前記基準電圧との差に対応する電圧をデジタル信号に変換する第１のアナログデジタル変換器と、を備えている。前記デジタルアナログ変換器及び前記第１のアナログデジタル変換器は、好ましくは、それぞれの基準電圧として、前記基準電圧発生器からの基準電圧又は該基準電圧に比例した電圧を受ける。

本発明において、前記印加系回路の前記合成回路は、前記デジタルアナログ変換器の出力電圧と、前記第１の基準電圧切替器で選択された基準電圧の和に対応する出力信号を出力するようにしてもよい。

本発明において、前記測定系回路は、入力された被測定信号電圧をデジタル信号に変換する第２のアナログデジタル変換器と、前記第２のアナログデジタル変換器からのデジタル信号を入力し、前記基準電圧源から出力される複数の基準電圧の中から１つの基準電圧を選択するための信号を生成する基準電圧選択回路と、をさらに備えた構成としてもよい。

本発明において、前記第２の基準電圧切替器は、前記基準電圧選択回路からの出力に基づき、前記基準電圧源から出力される複数の基準電圧の中から１つの基準電圧を選択する。

本発明において、前記第２の基準電圧切替器は、予め予測された結果に応じて、前記基準電圧源から出力される複数の基準電圧の中から１つの基準電圧を選択するようにしてもよい。

本発明において、前記測定系回路は、複数の被測定入力信号の１つを選択する入力切替器と、前記入力切替器で選択された信号を増幅する増幅器を備えた入力切替及び計測増幅器と、増幅回路と、をさらに備えている。前記第２のアナログデジタル変換器は、前記入力切替及び計測増幅器からの信号を受けてデジタル信号に変換し、前記増幅回路は、前記第２の基準電圧切替器で選択された基準電圧と、前記入力切替及び計測増幅器から出力される信号との差に対応する電圧を出力し、前記第１のアナログデジタル変換器は、前記増幅回路の出力を受け、デジタル信号に変換する。

本発明において、前記測定系回路は、前記第１及び第２のアナログデジタル変換器から出力されるデジタル信号を記憶保持する記憶回路を備えている。

本発明において、好ましくは、前記基準電圧源からの複数の基準電圧の給電線はバスを構成している。

本発明において、好ましくは、前記基準電圧源からの複数の基準電圧は、温度特性が、予め校正されており、温度変化に対して補正される。

本発明において、好ましくは、前記基準電圧源は、リニアな階段状に区分された複数の基準電圧を出力する。

本発明において、好ましくは、前記被測定入力電圧を、前記第１のアナログデジタル変換器で粗に測定して基準電圧を選択するか、又は、予測により基準電圧を設定するかが選択自在とされる。

本発明において、好ましくは、前記入力切替及び計測増幅器には、前記被測定入力信号とともに、キャリブレーション信号が入力されいずれか１つが選択される。

本発明において、好ましくは、前記デジタルアナログ変換器及び前記第２のアナログデジタル変換器の少なくとも一方は、前記基準電圧でゲインが校正される。

本発明において、好ましくは、前記印加系回路の前記デジタルアナログ変換器には、所望する出力電圧から、前記第１の基準電圧切替器で選択された基準電圧を差し引いた電圧に、補正値を加えた値に対応するデジタル信号が入力され、前記デジタル信号に対応したアナログ電圧が出力される。

本発明においては、電圧精度を維持する基準を校正と共に、印加と測定の回路要素の一部として備えている。印加、測定モジュールが複数ある場合には、共通の基準電圧バスとして用いる。

本発明において、印加と測定は、予め定められた周期の中で、繰返し行うようにしてもよい。

本発明によれば、印加系と測定系に共通の基準電圧源からの基準電圧を供給することで、経済性を維持しながら、相対値を保証可能としている。より詳しくは、本発明によれば、基準電圧等に変動が生じた場合も、装置全体として、同方向に動くのでモジュール内、及び、モジュール間共通して相対値を維持することができる。

そして、本発明によれば、基準電圧源を１組で備えるだけでよく、経済的により安定な基準を得ることができる。

本発明によれば、印加と測定は固定した周期の中で繰返し行うことで、時間経過による誤差要因の除去を容易化している。また、本発明によれば、校正もその周期の一部に取り入れ、本来の測定・テスト業務のバックグラウンド化し、生産への阻害を最小に抑えながら、精度を維持することができる。

上記した本発明についてさらに詳細に説述すべく添付図面を参照して説明する。本発明の電圧電流印加・測定装置は、互い電位が異なる複数の基準電圧を出力する基準電圧源（１）と、印加部（２）と、測定部（３）と、を備えている。印加部（２）は、基準電圧源（１）から複数の基準電圧（Ｖｒｅｆ＿１、…Ｖｒｅｆ＿ｎ）のうち、入力デジタル信号に対応して出力すべき信号電圧近辺の基準電圧を選択する基準電圧切替器（２２）と、基準電圧源（１）からの基準電圧又は基準電圧に準じ比例した電圧（Ｖｒｅｆ＿ｄａ）を、その基準電圧（変換用の参照電圧）として受け、入力デジタル信号に対応したアナログ電圧を出力するデジタルアナログ変換器（２１）と、基準電圧切替器（２２）で選択された基準電圧と、デジタルアナログ変換器（２１）の出力電圧を合成した信号を出力する合成回路（抵抗Ｒ１〜Ｒ３と、ＯＰアンプＡ１）とを備えている。

デジタルアナログ変換器（２１）は、好ましくは、所望する出力電圧Ｖｆから、基準電圧切替器（２２）で選択された基準電圧を差し引いた電圧に補正値を加えた値に対応する入力デジタル信号を入力し、アナログ電圧を出力する。

本発明において、測定部（３）は、複数の被測定入力信号（Ｖｍ＿１、Ｖｍ＿２、…、Ｖｍ＿ｎ）、あるいは校正用電圧Ｖｃａｌの内の１つを選択して増幅する入力切替及び計測増幅器（３２）と、入力切替及び計測増幅器（３２）からの信号を受けデジタル信号に変換するアナログデジタル変換器（３７）と、アナログデジタル変換器（３７）からのデジタル信号を受け、基準電圧を選択するための信号（選択信号）を生成する基準電圧選択回路（３４）と、基準電圧源（１）からの複数の基準電圧（Ｖｒｅｆ＿１、…Ｖｒｅｆ＿ｎ）を入力し、基準電圧選択回路（３４）から供給される選択信号に基づき、複数の基準電圧の中から１つの基準電圧を選択する基準電圧切替器（３１）と、基準電圧切替器（３１）で選択された基準電圧と、入力切替及び計測増幅器からの信号の差に対応する電圧を出力する増幅回路（Ａ２）と、基準電圧源（１）からの基準電圧又は基準電圧に準じ比例した電圧（Ｖｒｅｆ＿ａｄ）を、その基準電圧（変換用の参照電圧）として受け、増幅回路（Ａ２）の出力を、デジタル信号に変換するアナログデジタル変換器（３５）と、２つのアナログデジタル変換器から出力されるデジタル信号を格納する記憶装置（３６）と、を備えている。

本発明は、半導体検査装置を構成する、電圧及び／又は電流の電圧電流印加・測定装置であって、安定な基準電圧源を設け、半導体検査装置の基準電圧のバスを構成している。温度特性は、予め校正され、温度変化に対し、補正自在とされる。

基準電圧源は、リニアな階段状に区分された、互いに電位の異なる複数出力を有し、その相対値を安定に保持できる。入力信号に応答して基準電圧源は、複数の出力の中から択一的に選択出力する。

印加系において、所望の値近辺の基準電圧（入力信号で択一的に選択される）と、入力デジタル信号に対応するアナログ電圧を出力するデジタルアナログ変換器の出力との和により、所望の値を得る。基準電圧が１Ｖステップで複数出力される場合、３．３Ｖを出力する場合、３Ｖの基準電圧を選択し、デジタルアナログ変換器には、０．３Ｖと補正データに対応するデジタル信号を入力し、デジタルアナログ変換器と基準電圧との合成電圧を出力する。

測定系においては、被測定入力電圧近辺の基準電圧と、被測定入力電圧との差電圧をアナログデジタル変換器３５で測定する。

本実施例においては、被測定入力電圧を、前段で粗測定して、基準電圧値を設定する構成としてもよい（基準電圧選択回路３４からの選択信号による選択）。あるいは、あらかじめ予測して、基準電圧値を設定する構成としてもよいし、これらの一方を選択できるようにしてもよい。

デジタルアナログ変換器２１、アナログデジタル変換器３５ともに、基準電圧で、ゲインの校正が行われ、基準電圧に従属させた副尺（バーニア）として機能する。副尺の区間は、基準電圧の大略１区分から２区分とし、基準電圧源は、印加と測定時に、印加部２と測定部３の１部を成している。

電圧（以下、「電流」は、前述した通り、「電圧」で代表される）の印加と測定は、一定の周期で行われる。印加、測定が、複数行われる場合、好ましくは、一定周期内で順序が割り当てられるように、シーケンス制御が行われる。

この場合、電圧は、該周期内で、少なくとも１回は測定され、その値を、メモリ装置に記憶させる。半導体検査装置として、所定の命令があれば、メモリ装置に記憶した値は、メモリ装置から読み出す。校正用の測定も、周期内に割り当てられる。

半導体検査装置として、本来の測定（テスト）と、テストの背後（バックグラウンド）で、周期的に校正を行えるように構成してもよい。短期の温度変化などにも稼動状態で対応できる。以下、実施例に即して説明する。

図１は、本発明の一実施例の構成を示す図である。図１には、本実施例のＤＣモジュールの構成が示されている。

本実施例において、電圧印加・測定回路は、デジタル信号を入力し対応するアナログ出力電圧Ｖｆを出力する印加部２（図１（Ｃ）参照）と、測定対象の入力信号電圧を入力し測定結果をデジタル出力信号として出力する測定部３（図１（Ｄ）参照）を備えている。本実施例では、さらに、複数のＤＣモジュールに共通に、互いに異なる電圧の基準電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎを出力する基準電圧発生器１（図１（Ａ））、制御タイミング信号Ｔ１、Ｔ２、…、Ｔ７を生成して各部に供給するタイミング制御部４を備えている。なお、本実施例では、タイミング制御部４は、印加部２と測定部３の複数組に共通に配設する構成としてもよいし、あるいは、印加部２と測定部３の各組毎に個別に備えてもよいことは勿論である。

基準電圧発生器１において、基準電圧の絶対値と温度特性とが校正され、読み出し可能なメモリ装置（不図示）に記録されている。

互いに異なる電圧の複数の基準電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎは、複数の給電ラインを束ねてバスとして備えたバスラインに供給され、複数のＤＣモジュールに対して、基準電圧はバスラインから供給する。

印加部２は、デジタル入力信号を入力し、デジタル入力信号に基づき、複数の基準電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎの中から出力電圧に近い基準電圧を選択する基準電圧切替回路２２と、デジタル入力信号を入力しアナログ電圧を出力するデジタルアナログ変換器１と、基準電圧切替回路２２で選択された基準電圧と、デジタルアナログ変換器１の出力電圧を加算する増幅器（ＯＰアンプ）Ａ１を備えている。基準電圧切替器２２には、基準電圧発生器１からの基準電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎがバスライン（不図示）を介して供給される。基準電圧の切替により、基準電圧源Ｖｒｅｆとデジタルアナログ変換器１の出力電圧を、増幅器Ａ１で、電圧加算して所望の電圧値を得る。なお、図１では、増幅器Ａ１は反転増幅器の構成とされるが、本発明はかかる構成に制限されるものでないことは勿論である。

デジタルアナログ変換器２１の出力電圧をＶｄａｃ、基準電圧切替回路２２の出力をＶｒｅｆ＿ｘ（ただし、１≦ｘ≦ｎ）とすると、
Ｖｆ＝−Ｒ３（Ｖｄａｃ／Ｒ１＋Ｖｒｅｆ＿ｘ／Ｒ２）
＝−（Ｒ３／Ｒ１）｛Ｖｄａｃ＋（Ｒ１／Ｒ２）Ｖｒｅｆ＿ｘ｝
となる。

抵抗Ｒ１とＲ２の比は、基準電圧のステップ（相隣る２つの基準電圧間の電位差、例えば、ステップ電圧Δ＝Ｖｒｅｆ＿１‐Ｖｒｅｆ＿２）を、デジタルアナログ変換器２１の出力電圧が補間するように選択される。より詳細には、誤差を考慮して、デジタルアナログ変換器２１からの出力電圧によって、基準電圧の１ステップ電圧（隣接する基準電圧間のステップ電圧Δ）よりも、少し広い範囲で補間できるように設定される。なお、デジタルアナログ変換器２１からの出力電圧によって、基準電圧の数ステップにおよぶ範囲で補間できるようにしてもよい。

デジタルアナログ変換器２１に供給される基準電圧Ｖｒｅｆ＿ｄａは、基準電圧発生器１から出力される基準電圧を用いるか、基準電圧に準拠し該基準電圧に比例した電圧（昇圧又は降圧電圧）とする。特に制限されないが、デジタルアナログ変換器２１において、基準電圧Ｖｒｅｆ＿ｄａを高位側参照電位としＧＮＤ電位を低位側参照電圧、入力デジタル信号のビット数をｋとすると、Ｖｒｅｆ＿ｄａとＧＮＤ電位間を２^ｋの分解能で入力デジタル信号に対応したアナログ出力電圧を出力する。なお、本実施例において、低位側参照電圧を基準電圧あるいは、該基準電圧に準拠し比例する電圧としてもよいことは勿論である。デジタルアナログ変換器２１のゲインは、基準電圧発生器１から出力される基準電圧に準拠した補正値を校正により取得する。オフセット誤差は、この系全体として補正される。

本実施例における印加部２の動作を説明する。印加電圧の所望値をＶｆとすると、初めに、基準電圧切替回路２２において、該電圧Ｖｆに近接する基準電圧を選択する。より詳しくは、基準電圧切替回路２２はデジタル信号を入力してデコードし、複数の基準電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎの中から、所望する値Ｖｆに、近接する基準電圧Ｖｒｅｆ＿ｘを選択して出力する選択回路（不図示）を備えている。

次に、半導体検査装置のＣＰＵ（不図示）側で予め計算されている電圧（Ｖｆ−Ｖｒｅｆ＿ｘ＋補正値）に対応するデジタル信号を、デジタルアナログ変換器２１のデジタル入力値とする。

かかる構成により、基準電圧源の出力ステップ電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎでは、出力電圧Ｖｆとして、基準電圧の安定性に準じた安定な電圧が出力される。

また、デジタルアナログ変換器２１の出力電圧範囲は、例えば基準電圧のステップ以内となり、みかけ上、有効分解能（ビット数）も上がることになる。例えば、基準電圧発生器１のｎ個の基準電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎの隣接電圧間のステップが同一（ΔＶｒｅｆ）であり、出力電圧Ｖｆに近接の基準電圧がＶｒｅｆ＿ｘが選択されると、デジタルアナログ変換器２１ではΔＶｒｅｆ内の電圧を出力すればよい。より具体的には、基準電圧が、１Ｖ、２Ｖ、３Ｖ…と１Ｖステップで、出力電圧Ｖｆとして３．３Ｖを出力する場合、３Ｖの基準電圧が選択され、０．３Ｖ（＋補正値）に対応するデジタル信号は、デジタルアナログ変換器２１に入力され、０．３Ｖを出力する。デジタルアナログ変換器２１に供給される基準電圧としては任意であり、例えば１０Ｖ等であってもよく、１６ビットのデジタルアナログ変換器２１では、１量子化ステップは、１０／２^１６ Ｖとなり、この分解能で０．３Ｖの電圧出力を分担することになる。デジタルアナログ変換器２１の出力電圧の範囲は相対的に小区間とされ、そのリニアリティは十分に保証される範囲となる。

温度変化などで、基準電圧Ｖｒｅｆが変動した場合には、Ｖｒｅｆ＿ｄａは、基準電圧Ｖｒｅｆに比例しているので、デジタルアナログ変換器２１の出力電圧も基準電圧Ｖｒｅｆの変動に追随して変動することになり、相対誤差の拡大を防ぐことが出来る。かかる構成も、本発明の特徴の１つをなしている。かかる構成の本発明によれば、デジタルアナログ変換器２１として、例えば市販のデジタルアナログ変換器を用い、精度を保証した印加回路を構成することを可能としている。

さらに、温度変化による基準電圧Ｖｒｅｆの変動は、その校正値から、随時、補正が可能とされている。これにより、高い安定度で維持される。なお、補正回路（図１では不図示）は公知の任意の回路が用いられる。

測定部３は、基準電圧切替回路３１と、入力切替と計測増幅器３２と、ＣＡＬ切替器３３と、基準電圧選択回路３４と、アナログデジタル変換器３５と、メモリ装置３６と、アナログデジタル変換器３７と、反転増幅器Ａ３と、増幅器Ａ２と、を備えている。

被測定電圧Ｖｍ＿１、Ｖｍ＿２、・・Ｖｍ＿ｎ、校正用電圧Ｖ＿ｃａｌは、入力切替と計測増幅器３２に入力され、入力切替と計測増幅器３２はその１つを選択して出力する。なお、入力切替と計測増幅器３２における選択は、半導体検査装置のＣＰＵ（不図示）で実行される命令（コマンド）により設定される。なお、入力切替と計測増幅器３２は、Ｖｍ＿１、Ｖｍ＿２、・・Ｖｍ＿ｎを選択するセレクタ（不図示）と、該セレクタで選択された信号を増幅する計測用差動アンプ（不図示）を含む。

ＣＡＬ切替器３３は、複数の校正用電圧Ｖｃａｌ＿１、Ｖｃａｌ＿２、…、Ｖｃａｌ＿ｍを入力して１つを選択し、入力切替と計測増幅器３２に供給する。

入力切替と計測増幅器３２で選択され増幅された被測定信号電圧Ｖｍは、アナログデジタル変換器３７に入力され、デジタル信号に変換される。

アナログデジタル変換器３７から出力されるデジタル信号は、基準電圧選択回路３４に入力される。

基準電圧選択回路３４からの信号は、基準電圧切替回路３１に選択信号として入力される。

複数の基準電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎを入力する基準電圧切替回路３１は、基準電圧選択回路３４から供給された選択信号（デジタル信号）に基づき、複数の基準電圧Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎの中からＶｍに近接する基準電圧Ｖｒｅｆ＿ｘ（１≦ｘ≦ｎ）を選択して出力する。

上記実施例では、基準電圧切替回路３１が、アナログデジタル変換器３７から出力されるデジタル信号を入力する基準電圧選択回路３４で決定された選択信号に基づき、基準電圧の選択を行っているが、本発明は、かかる構成にのみ制限されるものでない。例えば、被測定信号電圧Ｖｍの範囲が予めわかっている場合には、基準電圧選択回路３４を経由することなく、基準電圧Ｖｒｅｆ＿ｘを選ぶようにしてもよい。すなわち、予測等により、基準電圧切替回路３１で基準電圧を選択するように、プログラム制御してもよい。この場合、基準電圧切替回路３１は、基準電圧選択回路３４からの信号によらず、半導体検査装置のＣＰＵ（不図示）から供給される選択信号に基づき基準電圧を選択する。

反転増幅器Ａ３は、基準電圧切替回路３１から出力される基準電圧を入力し反転して出力する。反転増幅器Ａ３と増幅器Ａ２で、基準電圧切替回路３１から出力される基準電圧Ｖｒｅｆ＿ｘとの差電圧Ｖｍ−Ｖｒｅｆ＿ｘを増幅し、この差電圧を、アナログデジタル変換器３５にてデジタル信号に変換する。

基準電圧選択回路３４から出力された信号（どの基準電圧を選択したかを示すデジタル信号）と、アナログデジタル変換器３５の出力デジタル信号をあわせたものが、測定デジタル信号として、メモリ装置３６に書き込まれる。本実施例では、差電圧（Ｖｍ−Ｖｒｅｆ＿ｘ）をアナログデジタル変換器３５で変換したデジタル信号と、選択された基準電圧Ｖｒｅｆ＿ｘに対応するデジタル信号（基準電圧選択回路３４から出力されメモリ装置３６に記憶されている）を算術加算し、さらに、該当する補正値を、加減算して測定値を得る。例えばＶｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎが１６個ある場合、基準電圧選択回路３４から出力された信号は４ビット信号となり、これを上位４ビットとし、下位ビットにアナログデジタル変換器３５からのデジタル信号を連接したデジタル信号が測定デジタル信号となる。

基準電圧に準拠してアナログデジタル変換器３５のゲインを校正を行うことにより、基準電圧ステップ点Ｖｒｅｆ＿１、Ｖｒｅｆ＿２、…、Ｖｒｅｆ＿ｎで安定な変換が行われ、ステップ間も含み、等価的にアナログデジタル変換器３５の分解能は、Ａ２の増幅度相当分、向上する。より詳細には、基準電圧選択回路３４に供給されるデジタル信号のビット数分、アナログデジタル変換器３５の分解能は、みかけ上、増大する。

温度変化などでＶｒｅｆが変動した場合には、Ｖｒｅｆ＿ａｄは、Ｖｒｅｆに比例しているので、アナログデジタル変換器３５もこれに追随し、このため、相対誤差の拡大を防ぐことができる。かかる構成の本発明によれば、アナログデジタル変換器３５として、例えば市販のアナログデジタル変換器を用い、精度を保証した印加回路を構成することを可能としている。

タイミング制御部４は、デジタルアナログ変換器２１の変換タイミング、基準電圧切替器２２、３１の切替のタイミング、入力切替と計測増幅器３２の入力切替のタイミング、基準電圧選択回路３４における選択信号の出力タイミング、アナログデジタル変換器３５の変換タイミング、メモリ装置３６のアクセス（書き込み、読み出し）のタイミング等をそれぞれ制御する制御タイミング信号Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７を生成出力する。なお、アナログデジタル変換器３７での変換は、入力切替と計測増幅器３２の入力切替のタイミングＴ４に連動して行うようにしてもよいし、あるいはタイミング制御部４から供給してもよいことは勿論である。

図２は、本実施例における電圧印加と測定の動作の一例を模式的に示すタイミング図である。図２（Ａ）は、印加系の動作、デジタルアナログ変換器２１の出力電圧波形の時間推移を模式的に示している。図２（Ｂ）は、測定系の動作を模式的に示している。図２（Ｃ）は、テスト周期を示しており、図２（Ａ）乃至図２（Ｃ）において、横軸の時間軸は共通である。

図２を参照すると、予め定められた周期Ｔｃｙｃ（例えばｍｓｅｃのオーダ）の間に、ＤＣモジュールは、印加、測定を行う。

図２（Ａ）に示すように、印加は、各Ｔｃｙｃで、Ｖ０＝Ｖ１を含み、最小１度データの更新を行える構成とする。

また、図２（Ｂ）に示すように、測定は、１つの測定回路で、複数の入力Ｖｍ＿１、Ｖｍ＿２、…を切り替えながら行う場合を含み、周期Ｔｃｙｃ毎に、Ｖｍ＿１、Ｖｍ＿２、…のデータを読み取り、メモリ装置３６に格納するまでを測定サイクルとする。

なお、図２（Ｂ）において、Ｒ／Ｗは、制御系との信号とデータの授受を示す。Ｒ／Ｗは、サイクルのはじめ（Ｖｆ１、Ｖｆ２の印加、測定の前）に行われ、アナログデジタル変換器から出力されるデジタル信号の読み取りを除くことで、デジタル信号の干渉を低減している。

図２を参照して、本実施例における、オンライン（システム稼動中）での校正を説明する。ハッチングを施した測定Ｖｃａｌは、基準電圧の測定のように、本来の測定業務に外乱を与えること無く実行できる校正項目に適用する。

Ｎサイクルで、測定Ｖｒｅｆ＿１（Ｖｃａｌ＿１）、Ｖｒｅｆ＿２（Ｖｃａｌ＿２）、…、Ｖｒｅｆ＿ｎ（Ｖｃａｌ＿ｎ）で、Ｎステップの測定系の校正が実行される。また校正や調整は電子的トリミング素子や手段により補正量を回路的に加減して行う方法もあるが、本発明の効果を妨げるものではなく、また本発明の主題から外れるため詳細は省略する。

また、被測定電圧Ｖｍ＿１等が、自己のＤＣモジュールからの出力電圧Ｖｆを測定する構成（例えばＶｆ印加時の測定電圧Ｖｍ＿１＿１）とすることで、オンラインの校正が可能となる。

次に、本実施例の作用効果を説明する。

半導体検査装置を構成する電圧・電流の印加と測定のＤＣモジュール（単数又は複数）に基準電圧（複数出力）が分配され、印加回路と測定回路の一部を構成することにより、高精度な電圧・電流の印加・測定系を構成可能としている。

温度変化に対し、基準電圧に補正を行うことにより、半導体検査装置全体の安定度が高く、モジュール間の相対精度の維持を容易化している。

基準電圧は、多数のＤＣモジュールに対しても、１組用意すればよいため、温度変化などに対し随時校正可能な高い再現性を経済的に得られる。

更に基準電圧が微小変動しても、モジュール全体として、同一方向に変動し相対値は変動しにくい。

この基準電圧（複数出力）を、基本電圧区分として、市場にあるアナログデジタル変換器、デジタルアナログ変換器と組み合わせ、アナログデジタル変換器、デジタルアナログ変換器を、基準電圧で校正することにより、全体として、精度を維持しながら、経済的に分解能を上げることが可能となる。

基準電圧は、国際標準にトレース可能な計測器で定期的に校正することにより、確度（絶対値精度）の維持も経済的に行うことが出来る。

システムとして、稼動中も短い周期の間に、同一の基準電圧によって校正する構成としたことにより、個々の部品の温度特性に違いがあっても、随時、校正自在とされ（Ｄｙｎａｍｉｃ Ｃａｌｉｂｒａｔｉｏｎ）、基準電圧に比例した高精度な相対値が得られる。

また、システムとしての確度保証を超えた微小電圧差をピン間に印加したり、その逆に微小電圧差を無くすなど（Ｄｙｎａｍｉｃ Ａｄｊｕｓｔｍｅｎｔ）も可能としている。

測定の周期性の効果は、外乱要因となる制御信号がもたらす雑音も周期性を有するので除去が容易となり、高精度な測定に有利となる。

なお、上記実施例では、電圧印加回路、電圧測定回路を例に説明したが、上記実施例の構成を用い、例えばデジタルアナログ変換器の後段で電圧・電流変換することで電流印加回路に適用される。また測定回路の前段で電流電圧変換することで電流測定回路へ適用される。

本発明の実施に当たり、半導体検査装置などでは、図１を参照して説明した印加部２に対して、用途により、出力段が付加されるが、これについて、図４を参照して以下に説明を加えておく。なお、上記実施例では、以下に説明する図４の出力段の概略は、図１の印加部２の増幅器Ａ１が包含するものとして説明したが、以下の説明は、図１等を参照して説明した上記実施例の構成を何等変更するものではない。

図４において、参照符号２及び参照符号３で示す回路ブロックは、図１の参照符号２及び参照符号３に対応する。また、図４において、Ａ４１は、増幅器Ａ１の出力電圧Ｖｆを受ける出力増幅器である。Ａ４２は、抵抗Ｒ４５の端子間電圧を受け、該端子間電圧と抵抗Ｒ４５の抵抗値から電流を検出する電流検出用差動増幅器である。Ａ４３は、被測定素子（ＤＵＴ）に掛かる電圧を高インピーダンスで受けるバッファ増幅器（電圧フォロワー、増幅度１）である。スイッチＳ４１は、電圧出力（ｖｆ）と電流出力（ｉｆ）を切替える切替スイッチである。１／Ｎ回路（分圧器）４４は、バッファ増幅器Ａ４３の出力を受け、出力電圧Ｖｄｕｔが測定系回路３で示す入力電圧範囲を超えるときに出力電圧Ｖｄｕｔを分圧し、入力切替回路３２の入力端に供給する。

図４に示した出力段に関して、その基本的な校正としては、ＤＵＴ印加電圧（Ｖｄｕｔ）と負荷電流（Ｉｄ）の校正が行われる。

図４を参照して、電圧の校正についてその概略を説明する。

電圧測定には、（１）電圧印加時のＤＵＴ電圧（自己電圧）、（２）電流印加時のＤＵＴ電圧、（３）電圧／電流印加から独立した回路電圧等、の３種ある。

上記（１）と（２）は、図４において、ＤＵＴへの印加電圧Ｖｄｕｔを、切替スイッチＳ４１で切り替え測定系３にて測定する。上記（３）の電圧／電流印加から独立した回路電圧は、回路の任意のノードで成り立つが、その校正の原理は、上記（１）、（２）と実質的に同じである。

切替スイッチＳ４１がＶｆ接続時において、増幅器Ａ４１（図４では反転増幅器）の入力に接続される抵抗Ｒ４１と、帰還抵抗Ｒ４２から、Ｖｄｕｔは、
Ｖｄｕｔ＝−Ｖｆ×Ｒ４２／Ｒ４１＋ｄＶ

ただし、上式のｄＶは、出力段における集積された誤差に相当する。雑音等を除いたシステム誤差は、ＤＵＴの印加電圧Ｖｄｕｔに対して、測定値Ｖｍ１が判れば、補正、即ち校正可能となる。

そこで、図４において、印加電圧Ｖｄｕｔを、校正入力Ｃａｌ＿１経由で測定し、Ｖｍ１との誤差をとればよい。

一方、印加電圧Ｖｄｕｔが入力部許容電圧を超えた高電圧の場合、許容範囲の低電圧とすべく、１／Ｎ回路４４で分圧し、該分圧した電圧を測定し、補正量を得るようにしている。例えば、Ｎ＝５とし、入力最大許容電圧１０ｖとすると、校正時のＶｄｕｔのＶｍ１は、２ｖ近辺となり、５ｖと１ｖの相対精度が補正の正確さの要因となる。すなわち、自己校正後の確度にも、相対精度は重要な因子となる。

そして、本実施例によれば、例えば１０ｖ近辺と２ｖ近辺で、基準電圧Ｖｒｅｆ＿ｎと比較することで、高精度な測定値を取得することができる。なお、周知のように、半導体検査装置では、分圧器４４のＮを切り替えて、複数のレンジを選択可能とした構成も多く用いられている。

本実施例においては、２つの基準電圧を比として使えるように、分圧器４４の分圧比１／Ｎを選ぶことで、差分測定となり、より高精度な測定値が得られる。入力切り替えは、Ｖｒｅｆ＿ｎ（ＣＡＬ切替器３３に入力される）との差測定となり、必要により、入力切替と計測増幅器３２の差動増幅器（不図示）で分解能を上げることができる。なお、この測定法は、校正時のみならず、通常の測定においても、Ｖｒｅｆ＿ｎ近辺の電圧には有効である。

また、図４では、ボルテージフォロワＡ４３の出力と測定部３の入力Ｖｍ１間に分圧器４４を備えているが、Ｃａｌ＿１側に分圧器を挿入してもよい（Ｖｄｕｔ印加ノードとＣＡＬ切替器３３のＣａｌ＿１の間）。Ｃａｌ＿１側に挿入された分圧器について、その校正は、上記と同様にして行われる。

次に電流の校正について概説しておく。電流値の校正は、電流印加モードと電圧印加モード（図４の切替スイッチＳ４１でｉｆ側に切り替え）とあるが、校正については、いずれもほぼ同様である。ＤＵＴの代わりに既知の抵抗Ｒｓｔｄを負荷として行う。

増幅器Ａ４２の増幅率をＡｍ４２とすると、
Ｖｍ２＝Ｉｄ×（Ｒ４５×Ａｍ４２）
となる。

一方、ＣＡＬ切替器３３のＣａｌ＿１には、印加電圧Ｖｄｕｔが入力され、
Ｉｄ＝Ｖｄｕｔ／Ｒｓｔｄ
より、電流Ｉｄが求められ、双方から求めたＩｄを比較することにより、（Ｒ４５×Ａｍ４２）の補正量を得る。

いずれの場合も、電圧に帰するので、電圧の校正と同じであるが、測定レンジが多いことからレンジの切り替え点での相対精度が必要になる。また、回路構成上、差動増幅器Ａ４２における同相電圧による誤差要因が生じ、その対応が、電流値測定の確度に影響を及ぼすことにもなる。ただし、この点は、本発明の主題から外れるため、詳細は省略する。ただし、本発明による相対精度の改善により、補正・対策の容易化を実現するものであることは言うまでもない。

次に、接地電位（Ｇｎｄ）の校正について概説しておく。

前記（１）、（２）では、印加電圧Ｖｄｕｔを、ＤＵＴに印加される電圧を表すものとして説明したが、実際は、導体抵抗による電圧降下（Ｉ×Ｒ降下）により、どの点を基準点とするか、またそれによる誤差を回路上どの点に帰還するか、システムが大きくなると問題となる。通常、ＤＵＴの接地端子直近に、基準点デバイスゼロ（ＤＺ）を設け、これを負荷側のゼロ点とする。

基準電圧（Ｖｒｅｆ＿ｎ）にも、“電圧ゼロ”がシステム基準（Ｖｒｅｆ＝０ｖ）としてある。ＤＺのＶｒｅｆ＝０ｖへの相対電圧をＶｄｚとする。このＶｄｚをゼロにするべく、回路上の負帰還を掛けるが、半導体検査装置のような多数の電源と、多数の流入／流出点を持つＤＵＴ（複数を同時測定など）システムで実現することは、限界（０．１〜数ｍｖ）がある。更に、測定条件によっても変動する。

そこで、本実施例では、
（Ｓ１）図４に示すＣａｌ＿２との差測定で真のＤＵＴ印加電圧、測定電圧を求める。

（Ｓ２）Ｖｄｚを測定し、出力値に追加微調整を行う。

（Ｓ３）条件毎に変動が生じる場合、動的校正（ダイナミックキャリブレーション）を行う。

上記したＤＺについての補正例は、ＤＵＴの任意のバイアス点についても全く同様な手法が用いられ、動的調整（ダイナミックアジャストメント）が実現する。

この機能の別な効果として、印加・測定器を多数装備したシステムにおいて、１組では電流容量が不足する場合に、動的調整により、容易に、並列接続が可能になり、大容量電源を装備したのと等価になり、応急対策のみならず、恒久的な使用法として、システムコストを低減することができる。したがって、基準電源と動的な校正／調整を活用することにより、精度の向上のみならず、新しい機能や応用範囲が広がる。また、一定間隔で、Ｖｍ１、Ｖｍ２などをメモリに記録することが付随して行われることにより、測定・テストの経過もトレースすることができ、解析機器としての応用も期待できる。

上記した本発明に係る電圧電流印加・測定装置（ＤＣモジュール）を実装したテスタ、すなわち、本発明に係る半導体検査装置としては、被試験デバイスをアナログＩＣ、アナログ・デジタル混載ＬＳＩ等とするリニアテスタ、アナログ・デジタル混載テスタ等に制限されるものでなく、デジタルテスタ、メモリテスタ等にも、適用できることは勿論であり、精度の点から解析評価用のハイエンドのテスタに適用して好適であるのみならず、その経済性から、量産用のテスタにも適用可能である。なお、本発明の主題には直接関係しないが、本発明に係る電圧電流印加・測定装置（ＤＣモジュール）は、インタフェース等を整合させることで、任意の既設のテスタ等への実装も可能であることを付言しておく。

以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみに制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

本発明の一実施例の構成を示す図である。 本発明の一実施例の動作を示すタイミング図である。 従来の典型的は測定装置の構成を示す図である。 本発明の一実施例の出力段及び測定系の構成を模式的に示す図である。

符号の説明

１、１ａ 基準電圧発生部
１ｂ ＤＡ用の基準電圧
１ｃ ＡＤ用の基準電圧
２、２ａ 印加部
３、３ａ 測定部
４ タイミング制御部
４ａ 時間制御部
５ 校正用マルチメーター
２１ デジタルアナログ変換器（ＤＡＣ）
２２、３１ 基準電圧切替器
３２ 入力切替と計測増幅器
３３ ＣＡＬ切替器
３４ 基準電圧選択器
３５、３７ アナログデジタル変換器（ＡＤＣ）
３６ メモリ装置
４４ 分圧器
Ａ１、Ａ２、Ａ３、Ａ４１、Ａ４２、Ａ４３ 増幅器
ＤＵＴ 被試験デバイス
Ｉｄ 印加電流
Ｒ１〜Ｒ６、Ｒ４１〜Ｒ４５ 抵抗
Ｒｓｔｄ 抵抗（標準抵抗）
Ｖｄｕｔ 印加電圧
Ｖｒｅｆ＿１〜Ｖｒｅｆ＿ｎ 基準電圧

Claims (21)

1. 互いに異なる値の複数の基準電圧を出力する基準電圧発生器と、印加系回路と、測定系回路と、を備え、
   前記印加系回路は、
   前記基準電圧発生器から出力される複数の基準電圧の中から、出力すべき信号電圧近辺の基準電圧を選択する第１の基準電圧切替器と、
   入力デジタル信号に対応したアナログ電圧を出力するデジタルアナログ変換器と、
   前記第１の基準電圧切替器で選択された基準電圧と、前記デジタルアナログ変換器の出力電圧を合成した信号を出力する合成回路と、
   を備え、
   前記測定系回路は、
   前記基準電圧発生器から出力される複数の基準電圧の中から、入力された被測定信号電圧近辺の基準電圧を選択する第２の基準電圧切替器と、
   前記被測定信号電圧と前記第２の基準電圧切替器で選択された前記基準電圧との差に対応する電圧をデジタル信号に変換する第１のアナログデジタル変換器と、
   を備え、
   前記デジタルアナログ変換器及び前記第１のアナログデジタル変換器は、それぞれの基準電圧として、前記基準電圧発生器からの基準電圧又は該基準電圧に比例した電圧を受ける、ことを特徴とする電圧電流印加・測定装置。
2. 前記印加系回路において、前記合成回路は、前記デジタルアナログ変換器の出力電圧と、前記第１の基準電圧切替器で選択された基準電圧の和に対応する出力信号を出力する、ことを特徴とする請求項１記載の電圧電流印加・測定装置。
3. 前記測定系回路は、入力された被測定信号電圧をデジタル信号に変換する第２のアナログデジタル変換器と、
   前記第２のアナログデジタル変換器からのデジタル信号を入力し、前記基準電圧発生器から出力される複数の基準電圧の中から１つの基準電圧を選択するための信号を生成する基準電圧選択回路と、
   をさらに、備えている、ことを特徴とする請求項１記載の電圧電流印加・測定装置。
4. 前記第２の基準電圧切替器は、前記基準電圧選択回路からの出力に基づき、前記基準電圧発生器から出力される複数の基準電圧の中から１つの基準電圧を選択する、ことを特徴とする請求項３記載の電圧電流印加・測定装置。
5. 前記第２の基準電圧切替器は、予め予測された結果に応じて、前記基準電圧発生器から出力される複数の基準電圧の中から１つの基準電圧を選択する、ことを特徴とする請求項１記載の電圧電流印加・測定装置。
6. 前記測定系回路は、複数の被測定入力信号の１つを選択する入力切替器と、前記入力切替器で選択された信号を増幅する増幅器を備えた入力切替及び増幅器と、
   増幅回路と、
   をさらに備え、
   前記第２のアナログデジタル変換器は、前記入力切替及び増幅器からの信号を受けてデジタル信号に変換し、
   前記増幅回路は、前記第２の基準電圧切替器で選択された基準電圧と、前記入力切替及び増幅器から出力される信号との差電圧を増幅出力し、
   前記第１のアナログデジタル変換器は、前記増幅回路の出力を受け、デジタル信号に変換する、ことを特徴とする請求項３記載の電圧電流印加・測定装置。
7. 前記測定系回路は、前記第１のアナログデジタル変換器及び前記基準電圧選択回路から出力されるデジタル信号を記憶保持する記憶回路をさらに備えている、ことを特徴とする請求項３記載の電圧電流印加・測定装置。
8. 互いに異なる値の複数の基準電圧を出力する基準電圧発生器と、印加系回路と、測定系回路と、を備え、
   前記印加系回路は、
   前記基準電圧発生器から複数の基準電圧を入力し、前記複数の基準電圧の中から出力すべき所望の電圧に対応する１つの基準電圧を選択する第１の基準電圧切替器と、
   前記入力デジタル信号に対応したアナログ電圧を出力するデジタルアナログ変換器と、
   前記デジタルアナログ変換器の出力電圧と、前記基準電圧切替器で選択された基準電圧の電圧加算して出力する合成回路と、
   を備え、
   前記測定系回路は、
   複数の被測定入力信号の１つを選択する入力切替器及び前記入力切替器で選択された被測定入力信号を増幅する増幅器を備えた入力切替及び増幅器と、
   前記入力切替及び増幅器からの信号を受けデジタル信号に変換する第２のアナログデジタル変換器と、
   前記第２のアナログデジタル変換器からのデジタル信号を受け、基準電圧を選択するためのデジタル信号を生成する基準電圧選択回路と、
   前記基準電圧発生器からの複数の基準電圧を入力し、前記基準電圧選択回路からのデジタル信号を選択信号として受け、前記選択信号に基づき、前記複数の基準電圧の中から１つの基準電圧を選択する第２の基準電圧切替器と、
   前記第２の基準電圧切替器で選択された基準電圧と前記入力切替及び増幅器からの信号との差に対応する電圧を出力する増幅回路と、
   前記増幅回路の出力を、デジタル信号に変換する第１のアナログデジタル変換器と、
   前記第１のアナログデジタル変換器及び前記基準電圧選択回路から出力されるデジタル信号を、選択された前記被測定入力信号の測定値として格納する記憶回路と、
   を備え、
   前記デジタルアナログ変換器及び前記第１のアナログデジタル変換器は、それぞれの基準電圧として、前記基準電圧発生器からの基準電圧又は該基準電圧に比例した電圧を受ける、ことを特徴とする電圧電流印加・測定装置。
9. 前記基準電圧発生器の複数の基準電圧を給電する複数の給電線はバスを構成している、ことを特徴とする請求項１乃至８のいずれか一に記載の電圧電流印加・測定装置。
10. 前記基準電圧発生器からの複数の基準電圧は、それぞれの温度特性が予め校正されており、温度変化に対して補正される、ことを特徴とする請求項１乃至８のいずれか一に記載の電圧電流印加・測定装置。
11. 前記基準電圧発生器は、前記複数の基準電圧として、階段状に線形に区分された複数の基準電圧を出力する、ことを特徴とする請求項１乃至８のいずれか一に記載の電圧電流印加・測定装置。
12. 前記被測定入力電圧を、前記第１のアナログデジタル変換器で粗に測定して基準電圧を選択するか、又は、予測により基準電圧を設定するかが選択自在とされる、ことを特徴とする請求項１乃至８のいずれか一に記載の電圧電流印加・測定装置。
13. 前記入力切替及び増幅器には、前記被測定入力信号とともに校正信号が入力され、前記入力切替器によりいずれか１つが選択される、ことを特徴とする請求項１乃至８のいずれか一に記載の電圧電流印加・測定装置。
14. 前記デジタルアナログ変換器及び前記第２のアナログデジタル変換器の少なくとも１つは、前記基準電圧で、ゲインの校正が行われる、ことを特徴とする請求項１乃至８のいずれか一に記載の電圧電流印加・測定装置。
15. 前記印加系回路の前記デジタルアナログ変換器には、所望する出力電圧から、前記第１の基準電圧切替器で選択された基準電圧を差し引いた電圧に、補正値を加えた値に対応するデジタル信号が入力され、前記デジタル信号に対応したアナログ電圧が出力される、ことを特徴とする請求項１乃至８のいずれか一に記載の電圧電流印加・測定装置。
16. 前記デジタルアナログ変換器の出力電圧範囲は、前記基準電圧の副尺として、前記副尺の区間は、前記基準電圧の少なくとも１区分にわたるものである、ことを特徴とする請求項１乃至１５のいずれか一に記載の電圧電流印加・測定装置。
17. 半導体検査装置を構成し、電圧及び／又は電流の電圧電流印加・測定装置であって、
    基準電圧発生器を備え、前記半導体検査装置の基準電圧のバスを構成し、温度特性が予め校正され、温度変化に対して、常時、補正自在に構成されたものであり、
    前記基準電圧発生器は、リニアな階段状に区分された複数出力を有し、相対値を安定に保持可能な構成とされ、
    印加系回路として、所望の値近辺の基準電圧との和を印加電圧とするデジタルアナログ変換器を備え、
    測定系回路として、
    被測定入力電圧に近辺の基準電圧と、被測定入力電圧との差分を測定するアナログデジタル変換器を備え、
    前記被測定入力電圧を、前段で粗測定して基準電圧値を設定するか、あらかじめ予測して設定するかが選択自在とされ、
    前記デジタルアナログ変換器及び前記アナログデジタル変換器の少なくとも一方は、前記基準電圧によりゲインが校正されるものとされ、
    前記基準電圧に従属させた副尺として機能し、前記副尺の区間は、前記基準電圧の少なくとも１区分とし、
    前記基準電圧発生器は、印加と測定時に、印加系回路と測定系回路の１部を成す、ことを特徴とする電圧電流印加・測定装置
18. 電圧及び／又は電流の印加と測定とが、予め定められた周期で行われ、
    印加及び測定が複数ある場合、前記周期内で順序が割り当てられるように制御し、前記周期内で、少なくとも１回測定され、
    測定値を記憶する記憶装置を備え、
    読み出し指示を受けると、前記記憶装置から読み出し、
    校正用の測定も、前記周期内に割り当てられる、ことを特徴とする請求項１乃至８、１７のいずれか一に記載の電圧電流印加・測定装置。
19. 測定とテストのバックグラウンドで、校正が行われる、ことを特徴とする請求項１乃至８、１７、１８のいずれか一に記載の電圧電流印加・測定装置。
20. 請求項１乃至１９のいずれか一に記載の電圧電流印加・測定装置を備えた半導体検査装置。
21. 請求項１乃至１９のいずれか一に記載の前記電圧電流印加・測定装置の出力電圧を受けて電圧、電流を被測定デバイスに供給する回路系を備え、前記被測定デバイスに印加する電圧又は電流を前記測定系で測定するための回路系を備え、電圧の校正は、前記電圧と前記電圧に対応する基準電圧との差分に基づき、行われる、ことを特徴とする半導体検査装置。

Images