JP4352401B2 - 電圧電流発生装置 - Google Patents

電圧電流発生装置 Download PDF

Info

Publication number
JP4352401B2
JP4352401B2 JP2004214559A JP2004214559A JP4352401B2 JP 4352401 B2 JP4352401 B2 JP 4352401B2 JP 2004214559 A JP2004214559 A JP 2004214559A JP 2004214559 A JP2004214559 A JP 2004214559A JP 4352401 B2 JP4352401 B2 JP 4352401B2
Authority
JP
Japan
Prior art keywords
reference voltage
voltage
converter
output
amplifier unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004214559A
Other languages
English (en)
Other versions
JP2006038484A (ja
Inventor
浩志 溝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2004214559A priority Critical patent/JP4352401B2/ja
Publication of JP2006038484A publication Critical patent/JP2006038484A/ja
Application granted granted Critical
Publication of JP4352401B2 publication Critical patent/JP4352401B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、リファレンス電圧により出力範囲が決まるDA変換器の出力を、被試験対象に与える電圧電流発生装置に関し、詳しくは、少ない部品点数で、被試験対象に高精度な電圧を出力する電圧電流発生装置に関するものである。
半導体試験システム(いわゆるICテスタ)では、被試験対象(以下、DUT(Device Under Test)と略す)を精度良く試験するために、DUTに高精度な電圧を与える必要がある。従って、高精度な電圧を出力する電圧電流発生装置がICテスタ内に設けられる(例えば、特許文献1、特許文献2参照)。
図3は、従来のICテスタにおける電圧電流発生装置の構成を示した図である。図3において、DUT1は、試験されるICであり、テストヘッド(図示せず)のパフォーマンスボード2上に設置される。また、DUT1は、入出力用の複数のピンのうち、所定のピンPgが信号線Lfを介して、ICテスタ全体の基準電位となるグランドに接続され、大電流が流れる。
高精度電圧電流発生モジュール3は、ICテスタ本体に設けられ、複数のカード4を有する。カード4は、高精度基準電圧生成部5、リファレンス電圧生成部6、DA変換器7、ロウ側アンプ部8、加算アンプ部9、ハイ側アンプ部10を有し、DUT1に所定の電圧、電流を出力する。なお、各カード4からDUT1の各ピンに電圧が出力されるが、図3中では、1個のみ図示している。
高精度基準電圧生成部5は、高精度な基準電圧を出力する。リファレンス電圧生成部6は、高精度基準電圧生成部5の基準電圧からリファレンス電圧を生成する。DA変換器7は、リファレンス電圧生成部6からのリファレンス電圧によって出力範囲(いわゆる、±Full Scale:フルスケール)が設定され、制御線から入力されるデジタル信号をアナログ信号に変換した電圧を出力する。なお、高精度基準電圧生成部5、リファレンス電圧生成部6、DA変換器7は、自身が設けられるモジュール3内のグランドを基準電位としている。
ロウ側アンプ部8は、ロウ側信号線Lsを介してDUT1のピンPgと接続される。なお信号線Lsは、ピンPgの電圧をモニタするための経路であり、ロウ側アンプ部8が高入力インピーダンスなので、電流はほとんど流れない。
加算アンプ部9は、DA変換器7の出力とロウ側アンプ部8の出力とを加算する。ハイ側アンプ部10は、所望の電圧増幅を行なうと共に電流バッファであり、信号線Hf、信号線Hsを介してDUT1の所定のピンPhに接続される。そして、ハイ側アンプ部10は、信号線Hfを介して所望の電圧をDUT1に出力し、ハイ側信号線Hsを介してピンPhの電圧をセンシングする。また、ロウ側アンプ部8の出力を基準とし、加算アンプ部9からの出力を補正し、高精度な電圧をDUT1に与える。なお、信号線Hfは大電流が流れ、信号線HsはピンPhの電圧をモニタする経路であり、電流はほとんど流れない
このような装置の動作を説明する。
高精度基準電圧生成部5が、モジュール3内のグランドを基準電位とし、基準電圧を生成し、リファレンス電圧生成部6に出力する。そして、リファレンス電圧生成部6が、モジュール3内のグランドを基準電位とし、基準電圧からDA変換器7や図示しないその他の回路用のリファレンス電圧を各種生成する。さらに、DA変換器7が、リファレンス電圧に基づく出力範囲で、制御線からのデジタル信号をアナログ信号に変換し加算アンプ部9に出力する。
一方、DUT1は、信号線Lfによってシステムのグランドに接続されているが、信号線LfはDUT1の大電流が流れるため電圧降下が発生する。通常、グランドに接続される信号線Lfは、カード4それぞれからDUT1に入力される電流全てのリターンとなるため大電流(数アンペア)が流れる。従って、システムのグランドの基準電位と、DUT1の基準電位(ピンPgの電圧)が異なる。当然、モジュール内の基準電位とDUT1の基準電位も厳密には異なっている。
そこで、信号線Lsを介してロウ側アンプ部8が、DUT1の基準電位をセンシングする。そして、加算アンプ部9が、DA変換器7の出力とロウ側アンプ部8の出力とを加算し、信号線Lfでの電圧降下で生ずる基準電位の誤差分を補正する。
さらに、加算アンプ部9の出力を、ハイ側アンプ部10が補正を行なってDUT1に信号線Hfを介して出力する。つまり、信号線Hfには大電流(数ミリアンペア〜数アンペア)が流れ、ハイ側の経路となる信号線Hfにも電圧降下が発生し誤差が生じるので、DUT1のピンPhそばからの電位をハイ側アンプ部10が信号線Hsを介してセンシングし、出力を補正する。
特開平9−230946号公報 特開平7−333249号公報
このように、2つの補正(加算アンプ部9が信号線Lfで生ずる誤差を補正し、ハイ側アンプ部10が信号線Hfで生ずる誤差の補正)を行なうことによって、高精度な電圧をDUT1に与えている。
しかしながら、高精度な電圧を出力する高精度基準電圧生成部5、基準電位の誤差を補正する加算アンプ部9のそれぞれを各カード4ごとに設ける必要があり、部品点数が増えるという問題があった。
そこで本発明の目的は、少ない部品点数で、被試験対象に高精度な電圧を出力する電圧電流発生装置を実現することにある。
請求項1記載の発明は、
リファレンス電圧により出力範囲が決まるDA変換器を有するカードを複数枚設け、各カードのDA変換器の出力を被試験対象に与える電圧電流発生装置において、
前記被試験対象の基準電位を基準とした基準電圧を生成する基準電圧分配部と、
前記カードごとに設けられ、前記基準電圧分配部の基準電位を基準とし、前記基準電圧分配部の基準電圧から前記リファレンス電圧を生成し、前記DA変換器に出力するリファレンス電圧生成部と
設け、
前記基準電圧分配部は、
前記被試験対象の基準電位が入力されるロウ側アンプ部と、
このロウ側アンプ部が出力する電位を基準として、基準電圧を生成する基準電圧生成部と
を有することを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明において、
前記DA変換器から被試験対象への経路の間に設けられ、経路にて発生する電圧降下分を補正するハイ側アンプ部を設けたことを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明において、
前記DA変換器の出力に基づいて動作する被試験対象の試験を行なう半導体試験システムに用いたことを特徴とするものである。
本発明によれば、以下のような効果がある。
請求項1〜3によれば、基準電圧分配部が、被試験対象の基準電位を基準として基準電圧を生成し、各カードに分配する。そして、各カードのリファレンス電圧生成部が、基準電圧分配部の基準電位を基準としてリファレンス電圧を生成する。これにより、各カードごとに基準電圧を生成する回路や、装置全体の基準電位と被試験対象の基準電位との誤差分を補正する加算アンプ部を設けなくとも、被試験対象の基準電位の変動に追従したリファレンス電圧を生成できる。従って、少ない部品点数で、被試験対象に高精度な電圧を出力することができる。さらに、部品点数が減少するので、各カードの小型化、部品配置の制約が緩和される。
請求項によれ、ハイ側アンプ部が、被試験対象への経路における電圧降下分の誤差分をセンシングして補正するので、被試験対象に大電流が出力されても高精度な電圧を印加することができる。
請求項によれば、被試験対象に対して高精度な電圧を印加することができるので、精度良く被試験対象を試験することができる。
以下図面を用いて本発明の実施の形態を説明する。
図1は、本発明の一実施例を示す構成図である。ここで、図3と同一のものは同一符号を付し、説明を省略する。また、DA変換器7に接続される制御線の図示も省略する。図1において、基準電圧分配部11が、モジュール3とは別のモジュールとして、信号線Lsの経路上に新たに設けられる。基準電圧分配部11は、ロウ側アンプ部12、高精度基準電圧生成部13を有し、DUT1の基準電位を基準とした基準電圧を生成する。
ロウ側アンプ部12は、入力側が信号線Lsを介してDUT1のピンPgと接続され、DUT1の基準電位が入力される。また、出力側が各カード4のロウ側アンプ部8の入力側に接続される。なお、ロウ側アンプ部12は、ロウ側アンプ部8と同様に、高入力インピーダンスであり、信号線Lsには、電流がほとんど流れない。高精度基準電圧生成部13は、ロウ側アンプ部12が出力する電位(つまり、DUT1の基準電位)を基準とした基準電圧を生成し、出力する。
カード4においては、高精度基準電圧生成部5、加算アンプ部9が取り外され、リファレンス電圧生成部6の代わりに、リファレンス電圧生成部14が設けられる。このリファレンス電圧生成部14は、各カード4ごとに設けられる。
リファレンス電圧生成部14は、ロウ側アンプ部8を介して入力される基準電圧分配部11の基準電位を基準とし、高精度基準電圧生成部13が出力する基準電圧からリファレンス電圧を生成し、DA変換器7に出力する。
このような装置の動作を説明する。
信号線Lsを介してロウ側アンプ部12が、DUT1の基準電位(つまり、ピンPgの電圧)をセンシングする。そして、高精度基準電圧生成部13が、ロウ側アンプ部12が出力する電位を基準とした基準電圧を生成し、各カード4のリファレンス電圧生成部14に出力する。
そして、カード4のロウ側アンプ部8が、基準電圧分配部11のロウ側アンプ部12からの基準電位をリファレンス電圧生成部14、ハイ側アンプ部10に出力する。
リファレンス電圧生成部14が、基準電圧分配部11のロウ側アンプ部12から出力される電位を基準とし、高精度基準電圧生成部13の基準電圧からリファレンス電圧(±Vr)を生成し、DA変換器7に出力する。
そしてDA変換器7が、リファレンス電圧生成部14からのリファレンス電圧(±Vr)によって出力範囲が設定され、図示しない制御線から入力されるデジタル信号をアナログ信号に変換した電圧をハイ側アンプ部10に直接出力する。
さらに、ハイ側アンプ部10が、DUT1のピンPhそばからの電位を信号線Hsを介してセンシングし、DA変換器7からの出力を補正して信号線Hfを介してDUT1のピンPhに電圧を印加する。
続いて、DA変換器7の出力を図2を用いて説明する。図2は、DA変換器7の出力範囲を設定するリファレンス電圧の変位を示した図である。図2に示すように、モジュール3のグランドの電位とDUT1の基準電位が同じ場合、リファレンス電圧生成部14が生成するリファレンス電圧は(+Vr=+Ref),(−Vr=−Ref)となる。
そして、DUT1の基準電位が+側にΔv1変動すると、リファレンス電圧生成部14が生成するリファレンス電圧は(+Vr=+Ref’=+Ref+ΔV1),(−Vr=−Ref’=−Ref+ΔV1)となる。ただし、(ΔV1∝Δv1)である。
逆に、DUT1の基準電位が−側にΔv2変動すると、リファレンス電圧生成部14が生成するリファレンス電圧は(+Vr=+Ref’’=+Ref−ΔV2),(−Vr=−Ref’’=−Ref−ΔV2)となる。ただし、(ΔV2∝Δv2)である。
すなわち、DA変換器7の出力範囲を設定するリファレンス電圧(±Vr)が、DUT1の基準電位の動きに追従するので、DA変換器7の出力もDUT1の基準電位の動きに追従する。
このように、基準電圧分配部11が、DUT1の基準電位を基準として基準電圧を生成し、各カード4に分配する。そして、各カード4のリファレンス電圧生成部14が、基準電圧分配部11の基準電位を基準としてリファレンス電圧を生成する。これにより、図3に示すように、各カード4ごとに高精度基準電圧生成部5や加算アンプ部9を設けなくとも、ピンPgにおける電圧の変動に追従したリファレンス電圧を生成できる。従って、少ない部品点数で、DUT1に高精度な電圧を出力することができる。さらに、部品点数が減少するので、各カード4の小型化、部品配置の制約が緩和される。
また、ハイ側アンプ部10が、信号線Hfの電圧降下によって生ずる誤差分を、信号線Hsを介してセンシングして補正するので、DUT1に大電流が出力されても高精度な電圧を印加することができる。従って、DUT1の試験を精度良く行なうことができる。
なお、本発明はこれに限定されるものではなく、以下のようなものでもよい。
図1に示す装置において、DA変換器7の出力をハイ側アンプ部10が補正して出力する構成を示したが、ハイ側アンプ部10を設けなくともよい。
また、モジュール3に複数のカード4を設ける構成を示したが、カード4は1枚でもよい。
また、モジュール3を1個だけ設ける構成を示したが、モジュール3は何個設けてもよい。
また、カード4にDA変換器7を1個だけ設ける構成を示したが、何個設けてもよく、各DA変換器7ごとにリファレンス電圧生成部14を設けてもよい。
さらに、高精度電圧電流発生装置をICテスタに用いる構成を示したが、装置単体または他のシステムで用いてもよい。すなわち、DA変換器7の出力範囲が外部からのリファレンス電圧によって設定され、DA変換器7の出力を被試験対象に与えるシステムに用いてもよい。
本発明の一実施例を示した構成図である。 図1に示す装置におけるリファレンス電圧の変位を示した図である。 従来の電源電流発生装置をICテスタに用いた構成を示した図である。
符号の説明
1 DUT1
4 カード
7 DA変換器
10 ハイ側アンプ部
11 基準電圧分配部
12 ロウ側アンプ部
13 高精度基準電圧生成部

Claims (3)

  1. リファレンス電圧により出力範囲が決まるDA変換器を有するカードを複数枚設け、各カードのDA変換器の出力を被試験対象に与える電圧電流発生装置において、
    前記被試験対象の基準電位を基準とした基準電圧を生成する基準電圧分配部と、
    前記カードごとに設けられ、前記基準電圧分配部の基準電位を基準とし、前記基準電圧分配部の基準電圧から前記リファレンス電圧を生成し、前記DA変換器に出力するリファレンス電圧生成部と
    設け、
    前記基準電圧分配部は、
    前記被試験対象の基準電位が入力されるロウ側アンプ部と、
    このロウ側アンプ部が出力する電位を基準として、基準電圧を生成する基準電圧生成部と
    を有することを特徴とする電圧電流発生装置。
  2. 前記DA変換器から被試験対象への経路の間に設けられ、経路にて発生する電圧降下分を補正するハイ側アンプ部を設けたことを特徴とする請求項記載の電圧電流発生装置。
  3. 前記DA変換器の出力に基づいて動作する被試験対象の試験を行なう半導体試験システムに用いたことを特徴とする請求項1または2記載の電圧電流発生装置。
JP2004214559A 2004-07-22 2004-07-22 電圧電流発生装置 Expired - Lifetime JP4352401B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004214559A JP4352401B2 (ja) 2004-07-22 2004-07-22 電圧電流発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004214559A JP4352401B2 (ja) 2004-07-22 2004-07-22 電圧電流発生装置

Publications (2)

Publication Number Publication Date
JP2006038484A JP2006038484A (ja) 2006-02-09
JP4352401B2 true JP4352401B2 (ja) 2009-10-28

Family

ID=35903646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004214559A Expired - Lifetime JP4352401B2 (ja) 2004-07-22 2004-07-22 電圧電流発生装置

Country Status (1)

Country Link
JP (1) JP4352401B2 (ja)

Also Published As

Publication number Publication date
JP2006038484A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
US7489123B2 (en) Calibration control for pin electronics of automatic testing equipment
US7737718B2 (en) Power supply assembly and semiconductor testing system using same
US6879174B2 (en) Testing method and testing device for semiconductor integrated circuits
US6504395B1 (en) Method and apparatus for calibration and validation of high performance DUT power supplies
KR100242258B1 (ko) 반도체 디바이스 시험장치
JP4850176B2 (ja) 遅延回路、試験装置、タイミング発生器、テストモジュール、及び電子デバイス
US6255839B1 (en) Voltage applied type current measuring circuit in an IC testing apparatus
US20120086462A1 (en) Test apparatus
US7482829B2 (en) Electric power applying circuit and test apparatus
US7612698B2 (en) Test apparatus, manufacturing method, and test method
JP4745809B2 (ja) 電流電圧印加・測定装置及び半導体検査装置
JP3905889B2 (ja) ドライバ回路
US20080084772A1 (en) Semiconductor device
US8723711B1 (en) Stair-step voltage ramp module including programmable gain amplifier
JP4352401B2 (ja) 電圧電流発生装置
JP2007205813A (ja) 半導体試験装置用デバイス電源システムおよび電圧補正データ生成方法
JP2008157769A (ja) 任意波形発生器
US20110001509A1 (en) Semiconductor integrated circuit device and method for testing the same
JP2002168914A (ja) 安定化電源装置
JPWO2005064586A1 (ja) 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法
JP2008096354A (ja) 半導体試験装置
JP2002156403A (ja) 電子デバイスの試験装置
US20170131326A1 (en) Pulsed current source with internal impedance matching
JP2002098738A (ja) Icテスタ
US6614252B2 (en) Semiconductor test apparatus with reduced power consumption and heat generation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090716

R150 Certificate of patent or registration of utility model

Ref document number: 4352401

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120807

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130807

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170807

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170807

Year of fee payment: 8

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170807

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250