JP2002156403A - 電子デバイスの試験装置 - Google Patents

電子デバイスの試験装置

Info

Publication number
JP2002156403A
JP2002156403A JP2000352987A JP2000352987A JP2002156403A JP 2002156403 A JP2002156403 A JP 2002156403A JP 2000352987 A JP2000352987 A JP 2000352987A JP 2000352987 A JP2000352987 A JP 2000352987A JP 2002156403 A JP2002156403 A JP 2002156403A
Authority
JP
Japan
Prior art keywords
electronic device
test
expected value
difference
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000352987A
Other languages
English (en)
Other versions
JP4416310B2 (ja
Inventor
Yasuo Furukawa
靖夫 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2000352987A priority Critical patent/JP4416310B2/ja
Publication of JP2002156403A publication Critical patent/JP2002156403A/ja
Application granted granted Critical
Publication of JP4416310B2 publication Critical patent/JP4416310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 電子デバイスの良否を判定するための範囲
を、電子デバイスに供給する試験パターンに応じて設定
する。 【解決手段】 試験装置10は、電子デバイス40に試
験パターンを供給するパターン供給部12と、電子デバ
イス40及び基準電子デバイス42にそれぞれ電源電圧
を印加する電源14a及び14bと、試験パターンを供
給することにより電子デバイス40に流れる電流の被試
験電流値を測定する被試験デバイス測定部16と、試験
パターンを供給することにより電子デバイス40に流れ
るべき電流の期待値を出力する期待値出力部18と、被
試験デバイス測定部16により測定された被試験電流値
と、期待値との差を演算する差分演算部24と、差分演
算部24による演算結果に基づいて電子デバイス40の
良否を判定する判定部30と、判定部30が判定した試
験結果を記憶する判定結果記憶部34とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子デバイスを試
験する試験装置に関する。特に本発明は、電子デバイス
の良否を判定するための範囲を、電子デバイスに供給す
る試験パターンに応じて設定する試験装置に関する。
【0002】
【従来の技術】電子デバイスの良否判断に、電子デバイ
スに試験パターンを供給して、電子デバイスから出力さ
れる出力パターンを検出する方法が用いられる。電子デ
バイスの良否判断は、測定した電子デバイスの出力パタ
ーンを、当該電子デバイスが出力すべき期待パターンと
比較することによって行う。
【0003】
【発明が解決しようとする課題】しかし、電子デバイス
の微細化に伴い、当該デバイスに設けられた素子や配線
等のリーク電流が増加するようになり、従来の測定方法
では、例えばIDDQ電流値(静止電源電流)などのア
ナログ出力値を用いた電子デバイスの良否判断を正確に
行うことが困難であった。
【0004】そこで本発明は、上記の課題を解決するこ
とのできる電子デバイスの試験装置を提供することを目
的とする。この目的は特許請求の範囲における独立項に
記載の特徴の組み合わせにより達成される。また従属項
は本発明の更なる有利な具体例を規定する。
【0005】
【課題を解決するための手段】即ち、本発明の第1の形
態によると、電子デバイスを試験する試験装置であっ
て、被試験電子デバイスに試験パターンを供給するパタ
ーン供給部と、試験パターンを供給することにより被試
験電子デバイスに流れる電流の被試験電流値を測定する
測定部と、試験パターンを供給することにより被試験電
子デバイスに流れるべき電流の期待値を出力する期待値
出力部と、測定部により測定された被試験電流値と、期
待値との差を演算する差分演算部と、差分演算部による
演算結果に基づいて被試験電子デバイスの良否を判定す
る判定部とを備えることを特徴とする試験装置を提供す
る。
【0006】判定部は、期待値の大きさに応じて被試験
電流値の許容範囲を設定してもよい。期待値出力部は、
基準となる基準電子デバイスに試験パターンを供給する
ことにより基準電子デバイスに流れる電流の電流値を記
憶する記憶部を有してもよく、記憶部に記憶された電流
値を期待値として出力してもよい。
【0007】パターン供給部は、基準となる基準電子デ
バイスに試験パターンをさらに供給してもよく、期待値
出力部は、試験パターンを供給することにより基準電子
デバイスに流れる電流の電流値を測定する期待値測定部
を有し、基準電子デバイスに流れる電流値を期待値とし
て出力してもよい。
【0008】パターン供給部は、複数の異なる試験パタ
ーンを供給してもよく、試験装置は、差分演算部が演算
した被試験電流値と期待値との差の許容範囲を示す差分
範囲データを、複数の異なる試験パターンそれぞれに対
応づけて記憶する差分範囲データ記憶部をさらに備えて
もよく、判定部は、差分範囲データに基づいて、電子デ
バイスの良否を判定してもよい。
【0009】試験装置は、差分演算部が演算した被試験
電流値と期待値との差と、期待値との比を演算する比率
演算部をさらに備えてもよく、判定部は、比率演算部に
よる演算結果に基づいて電子デバイスの良否を判定して
もよい。
【0010】試験装置は、被試験電流値と期待値との差
と、期待値との比の許容範囲を示す比率範囲データを記
憶する比率範囲データ記憶部をさらに備えてもよく、判
定部は、比率範囲データに基づいて、電子デバイスの良
否を判定してもよい。
【0011】試験装置は、電子デバイスに電源電圧を印
加する電源をさらに備えてもよく、測定部は、電子デバ
イスに流れる電源電流を測定してもよい。
【0012】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。
【0013】
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
【0014】図1は、本発明の第1実施形態に係る試験
装置の構成を示すブロック図である。試験装置10は、
被試験電子デバイス40の電気的特性を試験する。ここ
で、「電子デバイス」とは、電流又は電圧に応じて所定
の作用を行う部品をいい、例えば、IC(Integrated C
ircuit)やLSI(Large‐Scale Integrated circui
t)のような能動素子から成る半導体部品を含む。更
に、これら部品を結合して一つのパッケージに収めた部
品や、これら部品をプリント基板に装着して所定の機能
を実現したブレッドボード等の部品も含む。
【0015】試験装置10は、電子デバイス40に試験
パターンを供給するパターン供給部12と、電子デバイ
ス40及び基準電子デバイス42にそれぞれ電源電圧を
印加する電源14a及び14bと、試験パターンを供給
することにより電子デバイス40に流れる電流の被試験
電流値を測定する被試験デバイス測定部16と、試験パ
ターンを供給することにより電子デバイス40に流れる
べき電流の期待値を出力する期待値出力部18と、被試
験デバイス測定部16により測定された被試験電流値
と、期待値との差を演算する差分演算部24と、差分演
算部24による演算結果に基づいて電子デバイス40の
良否を判定する判定部30と、差分演算部24が演算し
た被試験電流値と期待値との差の許容範囲を示す差分範
囲データを記憶する差分範囲データ記憶部32と、判定
部30が判定した試験結果を記憶する判定結果記憶部3
4とを備える。期待値出力部18は、試験パターンを供
給することにより基準電子デバイス42に流れる電流の
電流値を測定する期待値測定部20を有する。
【0016】パターン供給部12は、電子デバイス40
に複数の異なる試験パターンを供給するのが好ましい。
また、パターン供給部12は、基準となる基準電子デバ
イス42に、被試験電子デバイス40と同一の試験パタ
ーンを供給してもよい。このとき、基準電子デバイス4
2は、良品であることがわかっている理想電子デバイス
であるのが好ましい。
【0017】被試験デバイス測定部16は、電子デバイ
ス40に試験パターンを供給することにより電子デバイ
ス40に流れるIDDQ電流を測定する。また、電源1
4aは、電流電圧変換器を有してもよく、電流値を電圧
値に変換して被試験デバイス被試験デバイス測定部16
に電圧値を出力してよい。この場合、被試験デバイス測
定部16は、電圧値を測定する。本実施形態において、
被試験デバイス測定部16は波形デジタイザを有し、I
DDQ電流値又は電圧値をデジタルデータに変換する。
この場合、被試験デバイス測定部16は、IDDQ電流
値又は電圧値に基づくデジタルデータを被試験電流値と
して出力する。
【0018】期待値出力部18は、期待値測定部20が
測定した基準電子デバイス42に流れる電流値を期待値
として出力する。本実施形態において、期待値測定部2
0は、基準デバイス42に流れるIDDQ電流値を測定
する。また、電源14bは、電流電圧変換器を有しても
よく、電流値を電圧値に変換して期待値測定部20に電
圧値を出力してよい。この場合、期待値測定部20は、
電圧値を測定する。本実施形態において、期待値測定部
20は波形デジタイザを有し、IDDQ電流値又は電圧
値をデジタルデータに変換する。この場合、期待値出力
部18は、IDDQ電流値又は電圧値に基づくデジタル
データを期待値として出力する。
【0019】判定部30は、差分範囲データ記憶部32
に記憶された差分範囲データに基づいて、電子デバイス
40の良否を判定するのが好ましい。判定部30は、期
待値の大きさに応じて被試験電流値の許容範囲を設定す
るのが好ましい。判定結果記憶部34は、各試験パター
ン毎の試験結果を記憶する。本実施形態において、判定
部30は、被試験電流値と期待値との差が差分範囲内の
値であるときに電子デバイス40が良好であると判定す
る。
【0020】図2は、差分範囲データ記憶部32が記憶
する差分範囲データを示すテーブルの一例である。差分
範囲データ記憶部32は、複数の試験パターン1〜5の
それぞれに対応する差分範囲データを記憶する。差分範
囲データ記憶部32は、各試験パターン1〜5のそれぞ
れを基準電子デバイス42に供給することにより得られ
る期待値の大きさに応じて設定された差分範囲データを
記憶するのが好ましい。
【0021】例えばパターン供給部12が試験パターン
1を供給した場合に、差分範囲は±5である。従って、
被試験電流値と期待値との差が6の場合には、判定部3
0は電子デバイス40が不良であると判定する。一方こ
の場合に、被試験電流値と期待値との差が3であれば、
判定部30は電子デバイス40が良好であると判定す
る。
【0022】本実施形態によれば、判定部30が電子デ
バイス40の良否を判定するために参照する差分範囲デ
ータが、試験パターン毎に設定されているので、より正
確に電子デバイス40の良否を判断することができる。
また、差分範囲データは、期待値の大きさに応じて設定
されるので、期待値自体が大きいためにリーク電流も大
きくなり、そのために被試験電流値と期待値との差が大
きくなってしまうような試験パターンを供給した場合で
あっても、電子デバイス40の良否を正確に判断するこ
とができる。そのため、良好であるにも関わらず、リー
ク電流の影響で被試験電流値と期待値との差が大きくな
り、従来不良と判断されていた電子デバイスを良好であ
ると判断することができる。
【0023】図3は、差分範囲データ記憶部32が記憶
する差分範囲データを示すテーブルの他の例である。差
分範囲データ記憶部32は、試験パターンを基準電子デ
バイス42に供給することにより得られる期待値の大き
さに対応する差分範囲データを記憶する。例えば、期待
値が40までの場合、期待値と被試験電流値との差の許
容範囲を±2とし、期待値が増加するに従って、期待値
と被試験電流値との差の許容範囲も増加する。ここで、
期待値出力部18は、期待値を判定部30に出力し、判
定部30は、期待値に基づき、テーブルを参照する。
【0024】例えば期待値が80の場合に、差分範囲は
±5である。従って、被試験電流値と期待値との差が6
の場合には、判定部30は電子デバイス40が不良であ
ると判定する。一方、この場合に、被試験電流値と期待
値との差が3であれば、判定部30は電子デバイス40
が良好であると判定する。
【0025】本実施形態によれば、判定部30が電子デ
バイス40の良否を判定するために参照する差分範囲デ
ータが、期待値の大きさに応じて設定されるので、より
正確に電子デバイス40の良否を判断することができ
る。つまり、期待値自体が大きいためにリーク電流も大
きくなり、そのために被試験電流値と期待値の差が大き
くなってしまうような試験パターンを供給した場合であ
っても、電子デバイス40の良否を正確に判断すること
ができる。そのため、良好であるにも関わらず、リーク
電流の影響で被試験電流値と期待値との差が大きくな
り、従来不良と判断されていた電子デバイスを良好であ
ると判断することができる。さらに、差分範囲データ記
憶部32は、差分範囲データを期待値の大きさに対応づ
けて記憶しているので、各試験パターン毎に差分範囲デ
ータを記憶する必要がなく、差分範囲データ記憶部32
の記憶容量を低減することができる。
【0026】図4は、本発明の第2実施形態に係る試験
装置の構成を示すブロック図である。試験装置110
は、被試験電子デバイス40の電気的特性を試験する。
試験装置110は、パターン供給部12と、電源14a
と、被試験デバイス測定部16と、期待値出力部18
と、差分演算部24と、判定部30と、差分範囲データ
記憶部32と、判定結果記憶部34とを有する。本実施
形態において、第1実施形態と同一の符号を付した構成
要素は、第1実施形態における各構成要素と同一の機能
を有する。
【0027】期待値出力部18は、基準電子デバイス4
2に試験パターンを供給することにより基準電子デバイ
ス42に流れる電流の電流値を記憶する期待値記憶部2
2を有する。期待値記憶部22は、電流値を電圧値に変
換したデータを記憶してもよく、電流値又は電圧値をデ
ジタル値に変換したデジタルデータを記憶してもよい。
期待値出力部18は、期待値記憶部22に記憶された電
流値、電圧値、又はデジタルデータを期待値として出力
する。差分演算部24は、期待値記憶部22に予め記憶
された期待値と被試験デバイス測定部16が測定した被
試験電流値との差を演算する。
【0028】本実施形態によれば、判定部30が電子デ
バイス40の良否を判定するために参照する差分範囲デ
ータが、期待値の大きさに応じて設定されるので、より
正確に電子デバイス40の良否を判断することができ
る。つまり、期待値自体が大きいためにリーク電流も大
きくなり、そのために被試験電流値と期待値の差が大き
くなってしまうような試験パターンを供給した場合であ
っても、電子デバイス40の良否を正確に判断すること
ができる。そのため、良好であるにも関わらず、リーク
電流の影響で被試験電流値と期待値との差が大きくな
り、従来不良と判断されていた電子デバイスを良好であ
ると判断することができる。さらに、差分範囲データ記
憶部32は、差分範囲データを期待値の大きさに対応づ
けて記憶しているので、各試験パターン毎に差分範囲デ
ータを記憶する必要がなく、差分範囲データ記憶部32
の記憶容量を低減することができる。
【0029】図5は、本発明の第3実施形態に係る試験
装置の構成を示すブロック図である。試験装置210
は、被試験電子デバイス40の電気的特性を試験する。
試験装置210は、パターン供給部12と、電源14a
及び14bと、被試験デバイス測定部16と、期待値出
力部8と、差分演算部24と、比率演算部226と、判
定部230と、比率範囲データ記憶部232と、判定結
果記憶部34とを有する。期待値出力部18は、期待値
測定部20及び期待値記憶部22の両方を有してもよ
く、これらのうちいずれか一方のみを有してもよい。本
実施形態において、第1実施形態及び第2実施形態と同
一の符号を付した構成要素は、第1実施形態及び第2実
施形態における各構成要素と同一の機能を有する。
【0030】比率演算部126は、差分演算部24が演
算した被試験電流値と期待値との差と、期待値との比を
演算する。ここで比率演算部126は、被試験電流値と
期待値との差と期待値の逆数との乗数を演算するのが好
ましい。判定部130は、比率演算部126による演算
結果に基づいて電子デバイス40の良否を判定する。比
率範囲データ記憶部132は、被試験電流値と期待値と
の差と、期待値との比の許容範囲を示す比率範囲データ
を記憶する。比率範囲データは、被試験電流値と期待値
との差と期待値の逆数との乗数により求められるのが好
ましい。演算判定部130は、比率範囲データに基づい
て、電子デバイス40の良否を判定するのが好ましい。
本実施形態において、判定部130は、被試験電流値と
期待値との差と、期待値との比が比率範囲内の値である
ときに電子デバイス40が良好であると判定する。
【0031】例えば比率範囲データ記憶部132が記憶
する比率範囲が5%以内の場合に、期待値が50で被試
験電流値と期待値との差が2であれば、2/50*10
0=4となり、比率が5%以内なので、判定部30は電
子デバイス40が良好であると判定する。一方、この場
合に、被試験電流値と期待値との差が3であれば、3/
50*100=6となり、比率が5%以内ではないの
で、判定部30は電子デバイス40が不良であると判定
する。
【0032】本実施形態によれば、判定部130が電子
デバイス40の良否を判定するために参照する比率範囲
データが、被試験電流値と期待値との差と、期待値との
比に応じて設定されるので、より正確に電子デバイス4
0の良否を判断することができる。つまり、期待値自体
が大きいためにリーク電流も大きくなり、そのために被
試験電流値と期待値の差が大きくなってしまうような試
験パターンを供給した場合であっても、電子デバイス4
0の良否を正確に判断することができる。
【0033】さらに、比率範囲データ記憶部132は、
全ての試験パターンに対応する比率範囲データを記憶し
ているので、各試験パターン毎にデータを記憶する必要
がなく、比率範囲データ記憶部132の記憶容量を低減
することができる。
【0034】以上、本発明を実施の形態を用いて説明し
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができる。その様な変更又は改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。
【0035】
【発明の効果】上記説明から明らかなように、本発明に
よれば、電子デバイスの良否を判定するための範囲を、
供給する試験パターンに応じて設定することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る試験装置の構成を
示すブロック図である。
【図2】差分範囲データ記憶部が記憶する差分範囲デー
タを示すテーブルの一例である。
【図3】差分範囲データ記憶部が記憶する差分範囲デー
タを示すテーブルの他の例である。
【図4】本発明の第2実施形態に係る試験装置の構成を
示すブロック図である。
【図5】本発明の第3実施形態に係る試験装置の構成を
示すブロック図である。
【符号の説明】
10、110、210…試験装置、12…パターン供給
部、14a、14b…電源、16…被試験デバイス測定
部、18…期待値出力部、20…期待値測定部、22…
期待値記憶部、24…差分演算部、30…判定部、32
…差分範囲データ記憶部、34…判定結果記憶部、22
6…比率演算部、230…判定部、232…比率範囲デ
ータ記憶部

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 電子デバイスを試験する試験装置であっ
    て、 被試験電子デバイスに試験パターンを供給するパターン
    供給部と、 前記試験パターンを供給することにより前記被試験電子
    デバイスに流れる電流の被試験電流値を測定する測定部
    と、 前記試験パターンを供給することにより前記被試験電子
    デバイスに流れるべき電流の期待値を出力する期待値出
    力部と、 前記測定部により測定された前記被試験電流値と、前記
    期待値との差を演算する差分演算部と、 前記差分演算部による演算結果に基づいて前記被試験電
    子デバイスの良否を判定する判定部とを備えることを特
    徴とする試験装置。
  2. 【請求項2】 前記判定部は、前記期待値の大きさに応
    じて前記被試験電流値の許容範囲を設定することを特徴
    とする請求項1に記載の試験装置。
  3. 【請求項3】 前記期待値出力部は、基準となる基準電
    子デバイスに前記試験パターンを供給することにより前
    記基準電子デバイスに流れる電流の電流値を記憶する記
    憶部を有し、前記記憶部に記憶された電流値を前記期待
    値として出力することを特徴とする請求項1又は2に記
    載の試験装置。
  4. 【請求項4】 前記パターン供給部は、基準となる基準
    電子デバイスに試験パターンをさらに供給し、 前記期待値出力部は、前記試験パターンを供給すること
    により前記基準電子デバイスに流れる電流の電流値を測
    定する期待値測定部を有し、前記基準電子デバイスに流
    れる電流値を前記期待値として出力することを特徴とす
    る請求項1又は2に記載の試験装置。
  5. 【請求項5】 前記パターン供給部は、複数の異なる試
    験パターンを供給し、前記試験装置は、前記差分演算部
    が演算した前記被試験電流値と前記期待値との差の許容
    範囲を示す差分範囲データを、前記複数の異なる試験パ
    ターンそれぞれに対応づけて記憶する差分範囲データ記
    憶部をさらに備え、 前記判定部は、前記差分範囲データに基づいて、前記電
    子デバイスの良否を判定することを特徴とする請求項1
    から4のいずれかに記載の試験装置。
  6. 【請求項6】 前記差分演算部が演算した前記被試験電
    流値と前記期待値との差と、前記期待値との比を演算す
    る比率演算部をさらに備え、 前記判定部は、前記比率演算部による演算結果に基づい
    て前記電子デバイスの良否を判定することを特徴とする
    請求項1から5のいずれかに記載の試験装置。
  7. 【請求項7】 前記被試験電流値と前記期待値との差
    と、前記期待値との比の許容範囲を示す比率範囲データ
    を記憶する比率範囲データ記憶部をさらに備え、 前記判定部は、前記比率範囲データに基づいて、前記電
    子デバイスの良否を判定することを特徴とする請求項6
    に記載の試験装置。
  8. 【請求項8】 前記電子デバイスに電源電圧を印加する
    電源をさらに備え、 前記測定部は、前記電子デバイスに流れる電源電流を測
    定することを特徴とする請求項1から7のいずれかに記
    載の試験装置。
JP2000352987A 2000-11-20 2000-11-20 電子デバイスの試験装置 Expired - Fee Related JP4416310B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000352987A JP4416310B2 (ja) 2000-11-20 2000-11-20 電子デバイスの試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000352987A JP4416310B2 (ja) 2000-11-20 2000-11-20 電子デバイスの試験装置

Publications (2)

Publication Number Publication Date
JP2002156403A true JP2002156403A (ja) 2002-05-31
JP4416310B2 JP4416310B2 (ja) 2010-02-17

Family

ID=18825811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000352987A Expired - Fee Related JP4416310B2 (ja) 2000-11-20 2000-11-20 電子デバイスの試験装置

Country Status (1)

Country Link
JP (1) JP4416310B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317208A (ja) * 2005-05-11 2006-11-24 Advantest Corp 試験装置、及び試験方法
JP2008505329A (ja) * 2004-07-07 2008-02-21 アジレント・テクノロジーズ・インク 被試験デバイスの出力信号の評価
WO2009144948A1 (ja) * 2008-05-30 2009-12-03 株式会社アドバンテスト 試験用ユニットおよび試験システム
WO2011010412A1 (ja) * 2009-07-23 2011-01-27 株式会社アドバンテスト 試験装置
US11270482B2 (en) 2017-12-19 2022-03-08 Mitsubishi Electric Corporation Timing chart verification aiding apparatus, timing chart verification aiding method, and computer readable medium

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008505329A (ja) * 2004-07-07 2008-02-21 アジレント・テクノロジーズ・インク 被試験デバイスの出力信号の評価
JP2006317208A (ja) * 2005-05-11 2006-11-24 Advantest Corp 試験装置、及び試験方法
JP4630122B2 (ja) * 2005-05-11 2011-02-09 株式会社アドバンテスト 試験装置、及び試験方法
WO2009144948A1 (ja) * 2008-05-30 2009-12-03 株式会社アドバンテスト 試験用ユニットおよび試験システム
JPWO2009144948A1 (ja) * 2008-05-30 2011-10-06 株式会社アドバンテスト 試験用ユニットおよび試験システム
WO2011010412A1 (ja) * 2009-07-23 2011-01-27 株式会社アドバンテスト 試験装置
JPWO2011010412A1 (ja) * 2009-07-23 2012-12-27 株式会社アドバンテスト 試験装置
US11270482B2 (en) 2017-12-19 2022-03-08 Mitsubishi Electric Corporation Timing chart verification aiding apparatus, timing chart verification aiding method, and computer readable medium

Also Published As

Publication number Publication date
JP4416310B2 (ja) 2010-02-17

Similar Documents

Publication Publication Date Title
JP4119060B2 (ja) 試験装置
KR100223077B1 (ko) 집적회로 시험장치
KR20060003118A (ko) 전원 장치, 시험 장치 및 전원 전압 안정화 장치
JP4416310B2 (ja) 電子デバイスの試験装置
WO2004104605A1 (ja) 電流測定装置及び試験装置
US7071721B2 (en) Device and method for electronic device test
JP5032892B2 (ja) 回路基板検査方法及び装置
EP3112885B1 (en) Devices and methods for testing integrated circuits
JP2000171493A (ja) 電流測定方法及び電流測定装置
JP3353288B2 (ja) Lsi試験装置
JP2000221242A (ja) 半導体試験装置
JPH05190637A (ja) 半導体集積回路の試験方法
KR100506969B1 (ko) 반도체 소자의 리키지 테스트 방법
JP3372488B2 (ja) 半導体cmos集積回路の試験装置
TWI230794B (en) Semiconductor tester, semiconductor integrated circuit and semiconductor testing method
KR100188693B1 (ko) 반도체칩의 리드 오픈 검사 장치
JPH01129432A (ja) 集積回路
KR930010725B1 (ko) 시모스 메모리 소자의 멀티프로빙 시험장치
JP3436138B2 (ja) 半導体試験装置用バイアス電源回路
JPH0580093A (ja) 電子回路のインピーダンス検査装置
JPH10186003A (ja) 部品検査装置
JPH0949864A (ja) 集積回路試験装置
JPH0968558A (ja) 半導体装置及びその検査方法
JP2000206175A (ja) Lsi電流測定装置
JP2004095921A (ja) 半導体装置およびその検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091124

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees