JP4630122B2 - 試験装置、及び試験方法 - Google Patents

試験装置、及び試験方法 Download PDF

Info

Publication number
JP4630122B2
JP4630122B2 JP2005138065A JP2005138065A JP4630122B2 JP 4630122 B2 JP4630122 B2 JP 4630122B2 JP 2005138065 A JP2005138065 A JP 2005138065A JP 2005138065 A JP2005138065 A JP 2005138065A JP 4630122 B2 JP4630122 B2 JP 4630122B2
Authority
JP
Japan
Prior art keywords
device under
under test
power supply
test
supply current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005138065A
Other languages
English (en)
Other versions
JP2006317208A (ja
Inventor
靖夫 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2005138065A priority Critical patent/JP4630122B2/ja
Priority to US11/418,576 priority patent/US7301359B2/en
Priority to TW095116179A priority patent/TWI392883B/zh
Publication of JP2006317208A publication Critical patent/JP2006317208A/ja
Application granted granted Critical
Publication of JP4630122B2 publication Critical patent/JP4630122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • G01R31/3008Quiescent current [IDDQ] test or leakage current test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

本発明は、半導体回路等の被試験デバイスを試験する試験装置及び試験方法に関する。特に本発明は、被試験デバイスの静止電源電流に基づいて良否を判定する試験装置及び試験方法に関する。
従来、半導体回路等の被試験デバイスを試験する方法として、被試験デバイスに供給される電源電流を測定し、電源電流の異常値を検出する方法が知られている。例えば、様々な試験パターンを被試験デバイスに印加し、被試験デバイスの様々な動作状態における電源電流を検出し、電源電流が所定の範囲に有るか否かによって、被試験デバイスの良否を判定する。
関連する特許文献等は、現在認識していないため、その記載を省略する。
しかし近年、被試験デバイスの微細化や、被試験デバイスに含まれるCMOSの数の増大等により、被試験デバイスにおけるリーク電流が増加している。リーク電流は、被試験デバイス毎のバラツキや、温度変化等により変動する。特に、COMSにおけるいわゆるサブスレッショルドリーク電流は温度依存性が大きく、安定化させることが困難である。このため、従来の電源電流試験では、リーク電流の変動により被試験デバイスに供給される電源電流が変動し、本来良品と判定するべき被試験デバイスであっても不良と判定されてしまうという問題が生じてしまう。
このため本発明は、上述した課題を解決することのできる試験装置及び試験方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、被試験デバイスの静止電源電流に基づいて、被試験デバイスの良否を判定する試験装置であって、被試験デバイスを駆動する電力を、被試験デバイスに供給する電源と、被試験デバイスの回路を所定の状態に設定する設定ベクトルを、被試験デバイスに供給するパターン発生部と、設定ベクトルにより被試験デバイスが前記所定の状態に設定されたときに、電源から被試験デバイスに供給される静止電源電流を測定する電源電流測定部と、被試験デバイスの内部に設けられた温度センサから、被試験デバイスの温度を取得し、電源電流測定部が測定した静止電源電流、及び被試験デバイスの温度に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。
判定部は、被試験デバイスの温度毎に与えられる、静止電源電流の期待値を予め格納する期待値格納部と、測定した静止電源電流と、当該静止電源電流を測定したときの被試験デバイスの温度に対応する期待値とを比較することにより、被試験デバイスの良否を判定する比較部とを有してよい。
判定部は、予め定められた温度における、静止電源電流の期待値を予め格納する期待値格納部と、測定した静止電源電流を、静止電源電流を測定したときの被試験デバイスの温度に基づいて、予め定められた温度で測定した場合に得られる電流値に補正する補正部と、補正部が算出した電流値と、期待値とを比較することにより、被試験デバイスの良否を判定する比較部とを有してよい。
本発明の第2の形態においては、被試験デバイスの静止電源電流に基づいて、被試験デバイスの良否を判定する試験方法であって、被試験デバイスを駆動する電力を、被試験デバイスに供給する電源供給段階と、被試験デバイスの回路を所定の状態に設定する設定ベクトルを、被試験デバイスに供給するパターン発生段階と、設定ベクトルにより被試験デバイスが所定の状態に設定されたときに、被試験デバイスに供給される静止電源電流を測定する電源電流測定段階と、被試験デバイスの内部に設けられた温度センサから、被試験デバイスの温度を取得し、電源電流測定段階において測定した静止電源電流、及び被試験デバイスの温度に基づいて、被試験デバイスの良否を判定する判定段階とを備える試験方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、試験装置100の構成の一例を示す図である。試験装置100は、電界効果トランジスタが設けられた被試験デバイス200を試験する装置であって、パターン発生部10、電源12、電源電流測定部14、第1電圧制御部16、第1リーク電流検出部18、第2リーク電流検出部20、及び第2電圧制御部22を備える。本例において電界効果トランジスタとは、MOS型の電界効果トランジスタを指す。
電源12は、被試験デバイス200を駆動する電力を供給する。本例において電源12は、定電圧の電力を被試験デバイス200に供給する。またパターン発生部10は、被試験デバイス200に供給するべき複数の試験パターンを順次発生して供給する。つまりパターン発生部10は、異なる試験パターンを順次被試験デバイス200に供給することにより、被試験デバイス200において異なる動作状態を生じさせる。電源電流測定部14は、それぞれの試験パターンが印加される毎に、電源12から被試験デバイス200に供給される電源電流を検出する。電源電流測定部14は、被試験デバイス200の静止時の電源電流(IDDQ)を検出してよい。
第1リーク電流検出部18及び第2リーク電流検出部20は、被試験デバイス200に含まれる電界効果トランジスタのリーク電流を検出する。本例において第1リーク電流検出部18は、被試験デバイス200に含まれるp型電界効果トランジスタ単位数当たりのサブスレッショルドリーク電流を検出し、第2リーク電流検出部20は、被試験デバイス200に含まれるn型電界効果トランジスタ単位数当たりのサブスレッショルドリーク電流を検出する。サブスレッショルドリーク電流とは、電界効果トランジスタのチャネル間に流れるリーク電流である。
また、第1電圧制御部16及び第2電圧制御部22は、第1リーク電流検出部18及び第2リーク電流検出部20が検出するリーク電流を所定の値に維持するように、被試験デバイス200のサブストレートに印加するサブストレート電圧を制御する。つまり、リーク電流の変動に応じてサブストレート電圧を制御する。ここでサブストレートとは、電界効果トランジスタ等の半導体素子が形成される半導体基板を指す。
通常、被試験デバイス200のサブストレートのn型基板に第1の電圧(高電圧)が印加され、p型領域(p−ウェル)に第1の電圧より低い第2の電圧(低電圧)が印加される。本例において第1電圧制御部16は、第1リーク電流検出部18が検出したリーク電流が一定となるように、被試験デバイス200のサブストレートのn型基板に印加する第1の電圧を制御する。これにより、被試験デバイス200が有するp型電界効果トランジスタのリーク電流を一定に制御する。
また第2電圧制御部22は、第2リーク電流検出部20が検出したリーク電流が一定となるように、被試験デバイス200のサブストレートのp型領域に印加する第2の電圧を制御する。これにより、被試験デバイス200が有するn型電界効果トランジスタのリーク電流を一定に制御する。
このような動作により、パターン発生部10が複数の試験パターンを被試験デバイス200に入力する間、被試験デバイス200に含まれる電界効果トランジスタのリーク電流を一定に制御する。そして、電源電流測定部14は、試験パターン毎に測定した電源電流の値に基づいて、被試験デバイス200の良否を判定する。例えば、電源電流測定部14は、それぞれの試験パターンに対して測定した電源電流を、それぞれの電源電流の大きさ順に整列させて隣接する電源電流の差分を算出し、算出した差分に予め定められた値より大きい値がある場合に、被試験デバイス200を不良と判定する。
本例における試験装置100によれば、被試験デバイス200に含まれる電界効果トランジスタのサブスレッショルドリーク電流の変動を無くし、被試験デバイス200の良否を精度よく判定することができる。
図2は、被試験デバイス200の構成の一例を示す図である。被試験デバイス200は、与えられる試験パターンに応じて動作する被試験回路部202、p型のダミートランジスタ208、n型のダミートランジスタ210、電源端子(220、222)、サブストレート電圧端子(212、216)、及びリーク電流検出端子(214、218)を備える。
電源端子220には、電源電流測定部14を介して電源12から電源電圧VDDが印加される。また電源端子222には、電源電圧VSSが印加される。本例において電源端子222は接地される。
またサブストレート電圧端子(212、216)は、電源端子(220、222)と独立に設けられる。サブストレート電圧端子212には、第1電圧制御部16が出力する電圧(VBBP)が印加され、サブストレート電圧端子216には、第2電圧制御部22が出力する電圧(VBBN)が印加される。このように、電源端子とサブストレート端子とを独立に設けることにより、被試験デバイス200のサブストレート電圧を制御することができる。
被試験回路部202は、電源線(VDD)、電源線(VSS)との間に設けられ、電源電力が供給される。電源線(VDD)には、電源端子220を介して電源電圧VDDが印加される。また電源線(VSS)は、電源線(VDD)より低い電圧が印加される。本例において電源線(VSS)は電源端子222を介して接地される。また被試験回路部202には、複数のp型電界効果トランジスタ204、及び複数のn型電界効果トランジスタ206が設けられる。それぞれの電界効果トランジスタ(204、206)のゲート端子には、被試験デバイス200に与えられる試験パターンに応じた信号が与えられ、動作状態に応じて電源電流を消費する。
p型のダミートランジスタ208は、被試験デバイス200に設けられたp型電界効果トランジスタ204と略同一の特性を有するように形成され、p型電界効果トランジスタ204と略同一の電源電圧が印加される。本例においては、p型のダミートランジスタ208のソース端子に電源電圧VDDが印加される。
n型のダミートランジスタ210は、被試験デバイス200に設けられたn型電界効果トランジスタ206と略同一の特性を有するように形成され、n型電界効果トランジスタ206と略同一の電源電圧が印加される。本例においては、n型のダミートランジスタ210のソース端子に電源電圧VSSが印加される。
それぞれのダミートランジスタ(208、210)は、ゲート端子とソース端子とが短絡され、ドレイン電流を外部に出力する。p型のダミートランジスタ208は、リーク電流検出端子214を介して、第1リーク電流検出部18にドレイン電流を出力する。またn型のダミートランジスタ210は、リーク電流検出端子218を介して、第2リーク電流検出部20にドレイン電流を出力する。また、それぞれのダミートランジスタ(208、210)は、試験パターンが入力される入力ピン(図示せず)から独立して設けられる。
ダミートランジスタ(208、210)と電界効果トランジスタ(204、206)とは、それぞれ略同一の特性を有し、略同一の電源電圧及びサブストレート電圧が印加されるため、ダミートランジスタ(208、210)が出力するドレイン電流は、対応する電界効果トランジスタ(204、206)におけるリーク電流と略等しい。つまり、それぞれのダミートランジスタ(208、210)は、本発明におけるリーク電流検出回路として機能する。
このような構成により、試験装置100は、被試験デバイス200に設けられた電界効果トランジスタ単位数当たりのリーク電流の大きさを検出することができる。そして試験装置100は、当該リーク電流に基づいて被試験デバイス200のサブストレート電圧を制御することにより、被試験デバイス200に含まれる電界効果トランジスタにおけるリーク電流を一定に保つことができる。このため、試験装置100は、上述した制御を行いながら順次試験パターンを供給し、電源電流を測定することにより、精度よく電源電流を検出することができる。
また、本例において被試験デバイス200は、一対のダミートランジスタ(208、210)を有していたが、他の例においては被試験デバイス200は、複数対のダミートランジスタ(208、210)を有していてもよい。例えばダミートランジスタ(208、210)を、サブストレートに略均一に分布するように設けてよい。この場合、第1リーク電流検出部18及び第2リーク電流検出部20は、複数のダミートランジスタ(208、210)が出力する電流の平均値を算出してよい。
また、被試験デバイス200は、被試験デバイス200のサブストレートを準備する準備段階と、電界効果トランジスタ(204、206)をサブストレートに形成する回路形成段階と、電界効果トランジスタ(204、206)のリーク電流と略同一の電流を外部に出力するダミートランジスタ(208、210)をサブストレートに形成する検出回路形成段階とを備えるデバイス生産方法によって生産される。デバイス生産方法は、前述した電源端子(220、222)、サブストレート電圧端子(212、216)、及びリーク電流検出端子(214、218)を形成する段階を更に備えてよい。
図3は、被試験デバイス200に供給する試験パターン毎に測定される電源電流値の一例を示す図である。図3において横軸は、被試験デバイス200に供給された試験パターンを示し、縦軸は測定した電源電流の値を示す。
図3(a)は、順次供給される試験パターン毎の電源電流値を示す。図3(a)に示すように、電源電流測定部14は、それぞれの試験パターン毎に、被試験デバイス200の動作状態に応じた電源電流が測定する。このとき、試験パターン発生部10は、試験パターン毎に、被試験デバイス200に含まれる複数の電界効果トランジスタのうち、ON状態となる電界効果トランジスタの数が順次変化するように、複数の試験パターンを生成する。例えば試験パターン発生部10は、ON状態となる電界効果トランジスタの数が、予め定められた単位数ずつ増加するように、それぞれの試験パターンを生成する。図3(a)において横軸は、例えば被試験デバイス200に供給された順序で配列された試験パターンを示す。そして電源電流測定部14は、測定した電源電流を小さい順に整列させる。
図3(b)は、測定した電源電流値を値の小さい順に整列させたものを示す。ON状態となる電界効果トランジスタの数が、試験パターン毎にそれぞれ単位数ずつ異なる場合、整列させた電源電流の測定値は直線で近似される。しかし、被試験デバイス200が故障している場合、整列させた電源電流の測定値は、図3(b)に示すように不連続な値となる。電源電流測定部14は、整列させた電源電流の測定値において不連続な箇所を検出し、被試験デバイス200の故障を検出する。例えば電源電流測定部14は、整列させた電源電流の波形を二階微分し、当該微分値のピークを検出することにより、不連続な箇所を検出する。
図4は、整列させた電源電流の波形を二階微分した結果の一例を示す図である。図4に示すように、図3において電源電流の測定値が不連続となる箇所で、二階微分値のピークが現れる。電源電流測定部14は、これらのピークの値が予め定められた基準値以上である場合に、被試験デバイス200が故障していると判定してよい。
また、多数の試験パターンに対する電源電流の測定は長時間を要するため、測定時間を短縮するため、電源電流測定部14は、より少数の試験パターンに対する電源電流を測定し、これらの電源電流の測定値に基づいて被試験デバイス200の良否を判定してもよい。
この場合、電源電流測定部14は、整列させた電源電流の測定値を、例えば最小二乗法等により直線で近似する。そして、近似した直線と、電源電流の測定値との一致度が所定の値より大きい場合に、被試験デバイス200を良品と判定してよい。近似した直線と電源電流の測定値との一致度が所定の値以下である場合、電源電流測定部14は、整列させた電源電流の測定値を分割し、分割したそれぞれの領域において、電源電流の測定値を直線に近似してよい。
そして、電源電流測定部14は、分割したそれぞれの領域において、近似した直線と電源電流との測定値との一致度を算出してよい。また電源電流測定部14は、分割したそれぞれの領域において近似した直線の傾きを比較し、傾きの差が所定値以上である場合に、被試験デバイス200に故障があると判定してもよい。
図5は、本発明の実施形態に係る、被試験デバイス200を試験する試験方法の一例を示すフローチャートである。当該試験方法は、図1から図4において説明した方法と同様の方法で、被試験デバイス200を試験してよい。
まず、電源供給段階において、被試験デバイス200を駆動するための電力を供給する。そして、パターン発生段階S300において、被試験デバイス200に供給するべき試験パターンを発生して供給する。
また、リーク電流測定段階S302において、被試験デバイス200に含まれる電界効果トランジスタのリーク電流を検出する。次に、電圧制御段階S304において、リーク電流が所定の値となるように、電界効果トランジスタが設けられた被試験デバイス200のサブストレートに印加する電圧を制御する。S302及びS304の処理は、試験中に常時行うことが好ましい。
そして、リーク電流を所定の値に保った状態で、電源電流測定段階S306において、被試験デバイス200に入力される電源電流を測定する。電源電流を測定した後、被試験デバイス200に印加するべき試験パターンの全てについて測定が終了したかを判定し、未測定の試験パターンがある場合、次の試験パターンをS300において生成し、S300〜S306の処理を繰り返す。
全ての試験パターンについて測定が終了した場合、整列段階S310において、電源電流の測定値を図3(b)において説明したように整列させる。そして、ピーク検出段階S312において、図4において説明したように、整列させた電源電流の測定結果を二階微分し、微分値のピークを検出する。次に、判定段階S314において、微分値のピークに基づいて被試験デバイス200の故障を検出する。
図6は、試験装置100の構成の他の例を示す図である。本例における試験装置100は、パターン発生部10、電源12、電源電流測定部14、第1リーク電流検出部18、及び第2リーク電流検出部20を備える。
本例におけるパターン発生部10、電源電流測定部14、第1リーク電流検出部18、及び第2リーク電流検出部20は、図1に関連して説明したパターン発生部10、電源電流測定部14、第1リーク電流検出部18、及び第2リーク電流検出部20と同一の機能を有する。
電源12は、被試験デバイス200を駆動するための電力を供給する。本例における電源12は、第1リーク電流検出部18及び第2リーク電流検出部20が検出したリーク電流を所定の値に保つように、被試験デバイス200に印加する電源電圧値を制御する。このような構成によっても、被試験デバイス200に含まれる電界効果トランジスタにおけるリーク電流の影響を低減し、精度よく電源電流を測定することができる。
図7は、試験装置100の構成の他の例を示す図である。試験装置100は、パターン発生部10、電源12、及び電源電流測定部14を備える。電源12は、図1に関連して説明した電源12と同様に、被試験デバイス200を駆動する電力を供給する。
パターン発生部10は、図1に関連して説明したパターン発生部10と同様に、被試験デバイス200に供給するべき複数の試験パターンを順次発生して供給する。またパターン発生部10は、所定の数の試験パターンを被試験デバイス200に供給する毎に、所定のパターンの基準試験パターンを生成して被試験デバイス200に供給する。このとき、パターン発生部10は、基準試験パターンを被試験デバイス200に供給した旨を通知することが好ましい。また基準試験パターンとは、被試験デバイス200の各素子の状態を初期状態とするためのリセットパターンであってよい。
電源電流測定部14は、被試験デバイス200に入力される電源電流を、それぞれの試験パターンが印加される毎に測定する。また、電源電流測定部14は、基準試験パターンが被試験デバイス200に供給された場合に、被試験デバイス200に入力される電源電流も測定する。
そして電源電流測定部14は、基準試験パターンに応じて被試験デバイス200に供給される電源電流が所定の値となるように、電源12が被試験デバイス200に供給する電源電圧を制御する。例えば、被試験デバイス200に供給された最初の基準試験パターンに応じた電源電流を基準値として、基準試験パターンが被試験デバイス200に供給される毎に、電源電流が当該基準値に一致するように、電源電圧を制御する。電源電流測定部14は、パターン発生部10から、基準試験パターンを被試験デバイス200に供給した旨の通知を受け取る毎に、測定した電源電流に基づいて電源電圧を制御してよい。
このような動作により、基準試験パターンを所定の期間毎に被試験デバイス200に印加し、被試験デバイス200の動作状態を所定の状態にしたときの電源電流を測定することにより、温度変化等の外部要因により生じるリーク電流の変動を検出することができる。そして、当該電源電流が所定値となるように電源電圧を制御することにより、外部要因により生じるリーク電流を一定値に制御することができる。
このような制御を行った状態、つまり電源12が、電源電流測定部14によって制御された電源電圧を維持した状態で、パターン発生部10は、被試験デバイス200に試験パターンを入力し、電源電流測定部14は、当該試験パターンに応じて被試験デバイス200に供給される電源電流を測定する。これにより、外部要因により生じるリーク電流の変動の影響を除去した電源電流を測定することができる。
そして、電源電流測定部14は、それぞれの試験パターンに応じて測定した電源電流に基づいて、被試験デバイス200の良否を判定する。被試験デバイス200の良否の判定方法は、図1に関連して説明した電源電流測定部14と同一である。本例における試験装置100によっても、外部要因により生じるリーク電流の変動の影響を除去し、精度よく被試験デバイス200の良否を判定することができる。
またパターン発生部10は、通常の試験パターンと、基準試験パターンとを交互に生成して被試験デバイス200に供給してよい。この場合、それぞれの試験パターンに対応する電源電流を測定する毎に、リーク電流の変動を除去するため、より精度よく測定を行うことができる。
図8は、被試験デバイス200を試験する試験方法の他の例を示すフローチャートである。当該試験方法は、図8において説明した方法と同様の方法で、被試験デバイス200を試験してよい。
まず、電源供給段階S400において、被試験デバイス200を駆動する電力を供給する。次に、温度制御段階S402において、被試験デバイス200の温度を定常状態に上昇させる。例えば、パターン発生部10が適当な試験パターンを被試験デバイス200に繰り返し入力することにより、被試験デバイス200の温度を上昇させる。
次に、基準試験パターン発生段階S404において、所定のパターンの基準試験パターンを発生する。そして、基準電流測定・電源電圧制御段階S406において、基準試験パターンが被試験デバイス200に供給された場合の電源電流を測定する。またS406において、測定した電源電流が所定値となるように、S400において生成する電源電圧を制御する。
次に、パターン発生・電源電流測定段階S408において、被試験デバイス200に供給するべき試験パターンを印加し、そのときの電源電流を測定する。そして、全ての印加するべき試験パターンに対して電源電流を測定していない場合には、S404〜S408の処理を繰り返し、全ての試験パターンに対して電源電流を測定した場合には、測定した電源電流に基づいて被試験デバイス200の良否を判定する(S412)。
図9は、本発明の実施形態に係る試験装置100の構成の他の例を示す図である。本例における試験装置100は、被試験デバイス200の内部に設けられた温度センサ224から出力される被試験デバイス200の内部回路の温度を取得する。温度センサ224は、例えばダイオード等のように温度によって特性の変化する素子であってよい。
試験装置100は、パターン発生部10、電源12、電源電流測定部14、及び判定部30を備える。パターン発生部10、電源12、及び電源電流測定部14は、図1から図8に関連して説明したパターン発生部10、電源12、及び電源電流測定部14と同一又は同様の機能を有してよい。
パターン発生部10は、被試験デバイス200の内部の回路を、所定の状態に設定する設定ベクトルを生成し、被試験デバイス200に供給する。例えば、パターン発生部10は、被試験デバイス200が有するトランジスタの状態を設定する設定ベクトルを生成する。一例として、被試験デバイス200が有する全てのトランジスタがオン状態となる設定ベクトルを生成してよく、また全てのトランジスタがオフ状態となる設定ベクトルを生成してもよい。パターン発生部10は、当該設定ベクトルを被試験デバイス200に印加する前に、被試験デバイス200にパターンを連続して印加し、被試験デバイス200の内部温度が定常状態になってから、当該設定ベクトルを印加してよい。
電源電流測定部14は、設定ベクトルにより被試験デバイス200が所定の状態に設定されたときに、電源12から被試験デバイス200に供給される静止電源電流を測定する。例えば、パターン発生部10は、設定ベクトルを印加した旨を電源電流測定部14に通知し、電源電流測定部14は、当該通知に応じて静止電源電流を測定してよい。
判定部30は、被試験デバイス200の内部に設けられた温度センサ224から、被試験デバイス200の温度を取得し、電源電流測定部14が測定した静止電源電流、及び被試験デバイス200の温度に基づいて、被試験デバイス200の良否を判定する。例えば、判定部30は、電源電流測定部14が測定した静止電源電流を、取得した温度に基づいて補正し、予め与えられる期待値と比較する。
このような制御により、判定部30は、被試験デバイス200の温度に応じて変化するリーク電流の影響を低減し、被試験デバイス200の良否を精度よく判定することができる。
一般に、被試験デバイス200におけるサブスレッショルドリーク電流は、被試験デバイス200の温度、被試験デバイス200が有するトランジスタのゲート容量、サブストレート容量等に依存する。ゲート容量、サブストレート容量は、被試験デバイス200を生成するプロセスパラメータに依存する。このため、判定部30は、被試験デバイス200のロット毎、ウエハ毎に、異なる補正係数を用いてよい。当該補正係数は、例えば被試験デバイス200と同一のプロセスによって生成されたデバイスに対して、設定ベクトルを印加し、温度を変化させて静止電源電流を測定し、温度に対する静止電源電流の変動を検出することにより、予め定めることができる。
また、温度センサ224は、被試験デバイス200の略中心に一つ設けられていてよい。また、複数の温度センサ224が、被試験デバイス200の内部に均等に配置されていてもよい。この場合、判定部30は、複数の温度センサ224が検出する温度のうち、測定するべき回路の近傍に設けられた温度センサ224が検出する温度を用いて補正を行う。
図10は、判定部30の構成の一例を示す図である。図10(a)に示す判定部30は、比較部32及び期待値格納部34を有する。比較部32は、電源電流測定部14から静止電源電流の測定値を取得し、温度センサ224から当該静止電源電流を測定したときの被試験デバイスの温度を取得する。期待値格納部34は、静止電源電流の期待値を、被試験デバイス200の温度毎に格納する。
比較部32は、温度センサ224から取得した温度に対応する期待値を、期待値格納部34から検出し、当該期待値と静止電源電流の測定値とを比較する。比較部32は、当該期待値と静止電源電流の測定値との差分が、予め定められた範囲内にないときに、被試験デバイス200を不良と判定する。このような構成により、被試験デバイス200の温度によるリーク電流の変動の影響を低減して、静止電源電流試験を精度よく行うことができる。
図10(b)に示す判定部30は、補正部36、比較部32、及び期待値格納部34を有する。期待値格納部34は、予め定められた温度における、静止電源電流の期待値を予め格納する。補正部36は、電源電流測定部14から静止電源電流の測定値を取得し、温度センサ224から当該静止電源電流を測定したときの被試験デバイスの温度を取得する。補正部36は、取得した静止電源電流を、当該静止電源電流を測定したときの被試験デバイス200の温度に基づいて補正する。例えば、補正部36は、当該予め定められた温度と、測定時の温度との差分に応じた補正係数を予め格納してよい。補正部36は、当該予め定められた温度と、測定時の温度との差分に応じた補正係数を、取得した静止電源電流に乗算することにより、当該予め定められた温度で測定した場合に得られる電流値に補正する。
比較部32は、補正部36が算出した電流値と、期待値格納部34が格納した期待値とを比較することにより、被試験デバイスの良否を判定する。このような構成によっても、被試験デバイス200の温度によるリーク電流の変動の影響を低減して、静止電源電流試験を精度よく行うことができる。
また、被試験デバイス200が不良である場合に検出される電流も、被試験デバイス200の温度によって変動するため、図10(a)に示した構成の場合、厳密には、期待値に対して測定値が許容される範囲は、被試験デバイス200の温度毎に変動させるべきである。これに対し、図10(b)に示した構成の場合、予め定められた温度における測定値に補正して比較するため、期待値に対して測定値が許容される範囲は、当該温度における単一の範囲を用いればよい。このため、より精度よく被試験デバイス200の良否の判定を行うことができる。
図11は、被試験デバイス200を試験する試験方法の他の例を示すフローチャートである。当該試験方法は、図9及び図10において説明した方法と同様の方法で、被試験デバイス200を試験する。
まず、被試験デバイス200に、予め定められた設定ベクトルを印加する(S500)。次に、設定ベクトルが印加された状態で、被試験デバイス200の静止電源電流及び温度を取得する(S502)。そして、当該静止電源電流、当該温度、及び与えられる期待値に基づいて被試験デバイス200の良否を判定する(S504)。被試験デバイス200が不良と判定された場合、試験を終了する。
被試験デバイス200が良品と判定された場合、試験するべき全ての設定ベクトルについて測定を行ったかを判断する(S506)。全ての設定ベクトルについて測定を行った場合、試験を終了する。全ての設定ベクトルについて測定を行っていない場合、次に印加するべき設定ベクトルを生成し(S508)、S500からS506の処理を繰り返す。
このような試験により、全ての設定ベクトルに対して、被試験デバイス200の温度に応じて変化するリーク電流の影響を低減し、被試験デバイス200の良否を精度よく判定することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、被試験デバイスの温度に応じて変化するリーク電流の影響を低減し、被試験デバイスの良否を精度よく判定することができる。
試験装置100の構成の一例を示す図である。 被試験デバイス200の構成の一例を示す図である。 被試験デバイス200に供給する試験パターン毎に測定される電源電流値の一例を示す図である。図3(a)は、順次供給される試験パターン毎の電源電流値を示し、図3(b)は、測定した電源電流値を値の小さい順に整列させたものを示す。 整列させた電源電流の波形を二階微分した結果の一例を示す図である。 本発明の実施形態に係る、被試験デバイス200を試験する試験方法の一例を示すフローチャートである。 試験装置100の構成の他の例を示す図である。 試験装置100の構成の他の例を示す図である。 試験方法の他の例を示すフローチャートである。 本発明の実施形態に係る試験装置100の構成の一例を示す図である。 判定部30の構成の一例を示す図である。 被試験デバイス200を試験する試験方法の他の例を示すフローチャートである。
符号の説明
10・・・パターン発生部、12・・・電源、14・・・電源電流測定部、16・・・第1電圧制御部、18・・・第1リーク電流検出部、20・・・第2リーク電流検出部、22・・・第2電圧制御部、30・・・判定部、32・・・比較部、34・・・期待値格納部、36・・・補正部、100・・・試験装置、200・・・被試験デバイス、202・・・被試験回路部、204・・・p型電界効果トランジスタ、206・・・n型電界効果トランジスタ、208・・・p型ダミートランジスタ、210・・・n型ダミートランジスタ、212・・・サブストレート電圧端子、214・・・リーク電流検出端子、216・・・サブストレート電圧端子、218・・・リーク電流検出端子、220、222・・・電源端子、224・・・温度センサ

Claims (3)

  1. 被試験デバイスの静止電源電流に基づいて、被試験デバイスの良否を判定する試験装置であって、
    前記被試験デバイスを駆動する電力を、前記被試験デバイスに供給する電源と、
    前記被試験デバイスの回路を所定の状態に設定する設定ベクトルを、前記被試験デバイスに供給するパターン発生部と、
    前記設定ベクトルにより前記被試験デバイスが前記所定の状態に設定されたときに、前記電源から前記被試験デバイスに供給される前記静止電源電流を測定する電源電流測定部と、
    前記被試験デバイスの内部に設けられた温度センサから、前記被試験デバイスの温度を取得し、前記電源電流測定部が測定した前記静止電源電流、及び前記被試験デバイスの温度に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え
    前記判定部は、
    前記被試験デバイスの温度毎に与えられる、前記静止電源電流の期待値を予め格納する期待値格納部と、
    測定した前記静止電源電流と、当該静止電源電流を測定したときの前記被試験デバイスの温度に対応する前記期待値とを比較することにより、前記被試験デバイスの良否を判定する比較部と
    を有する試験装置。
  2. 前記判定部は、
    前記静止電源電流と前記期待値との差分が予め定められた範囲内にない場合に、前記被試験デバイスを不良と判定する請求項1に記載の試験装置。
  3. 被試験デバイスの静止電源電流に基づいて、被試験デバイスの良否を判定する試験方法であって、
    前記被試験デバイスの温度毎に与えられる、前記静止電源電流の期待値を予め格納する期待値格納段階と、
    前記被試験デバイスを駆動する電力を、前記被試験デバイスに供給する電源供給段階と、
    前記被試験デバイスの回路を所定の状態に設定する設定ベクトルを、前記被試験デバイスに供給するパターン発生段階と、
    前記設定ベクトルにより前記被試験デバイスが前記所定の状態に設定されたときに、前記被試験デバイスに供給される前記静止電源電流を測定する電源電流測定段階と、
    前記被試験デバイスの内部に設けられた温度センサから、前記被試験デバイスの温度を取得し、前記電源電流測定段階において測定した前記静止電源電流、及び前記被試験デバイスの温度に基づいて、前記被試験デバイスの良否を判定する判定段階と、
    を備え
    前記判定段階においては、
    測定した前記静止電源電流と、当該静止電源電流を測定したときの前記被試験デバイスの温度に対応する前記期待値とを比較することにより、前記被試験デバイスの良否を判定する試験方法。
JP2005138065A 2005-05-11 2005-05-11 試験装置、及び試験方法 Active JP4630122B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005138065A JP4630122B2 (ja) 2005-05-11 2005-05-11 試験装置、及び試験方法
US11/418,576 US7301359B2 (en) 2005-05-11 2006-05-05 Testing apparatus, and testing method
TW095116179A TWI392883B (zh) 2005-05-11 2006-05-08 測試裝置以及測試方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005138065A JP4630122B2 (ja) 2005-05-11 2005-05-11 試験装置、及び試験方法

Publications (2)

Publication Number Publication Date
JP2006317208A JP2006317208A (ja) 2006-11-24
JP4630122B2 true JP4630122B2 (ja) 2011-02-09

Family

ID=37418524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005138065A Active JP4630122B2 (ja) 2005-05-11 2005-05-11 試験装置、及び試験方法

Country Status (3)

Country Link
US (1) US7301359B2 (ja)
JP (1) JP4630122B2 (ja)
TW (1) TWI392883B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004028380D1 (de) * 2003-08-18 2010-09-09 Advantest Corp Temperaturregeleinrichtung und temperaturregelverfahren
JP4925630B2 (ja) * 2005-09-06 2012-05-09 株式会社アドバンテスト 試験装置および試験方法
WO2007125680A1 (ja) * 2006-04-28 2007-11-08 Advantest Corporation 電力印加回路、及び試験装置
JP5446112B2 (ja) * 2008-03-31 2014-03-19 富士通セミコンダクター株式会社 半導体装置及び半導体装置の動作監視方法
US20100079163A1 (en) * 2008-09-26 2010-04-01 Advantest Corporation Measurement equipment, test system, and measurement method
US7948256B2 (en) * 2008-09-12 2011-05-24 Advantest Corporation Measurement apparatus, test system, and measurement method for measuring a characteristic of a device
US7859288B2 (en) 2008-09-12 2010-12-28 Advantest Corporation Test apparatus and test method for testing a device based on quiescent current
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
JP2011027453A (ja) * 2009-07-22 2011-02-10 Renesas Electronics Corp 半導体試験装置及び半導体試験方法
JP5363437B2 (ja) * 2010-09-08 2013-12-11 株式会社アドバンテスト 試験装置
CN102539990A (zh) * 2010-12-28 2012-07-04 鸿富锦精密工业(深圳)有限公司 电容短路侦测电路
US8922227B2 (en) * 2011-03-08 2014-12-30 Freescale Semiconductor Inc. Systems and methods for detecting surface charge
TWI483104B (zh) * 2011-12-20 2015-05-01 Hon Hai Prec Ind Co Ltd 電子裝置測試系統及方法
US9772366B2 (en) * 2015-02-26 2017-09-26 Taiwan Semiconductor Manufacturing Company Limited Circuits and methods of testing a device under test using the same
CN115792694B (zh) * 2023-02-07 2023-04-25 山东艾诺智能仪器有限公司 一种飞机地面静变电源远程故障预测方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156403A (ja) * 2000-11-20 2002-05-31 Advantest Corp 電子デバイスの試験装置
WO2004027438A1 (en) * 2002-09-20 2004-04-01 Koninklijke Philips Electronics N.V. Method and apparatus for determining iddq
JP2005140759A (ja) * 2003-11-10 2005-06-02 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の故障検出方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229713A (en) * 1991-04-25 1993-07-20 General Electric Company Method for determining electrical energy consumption
JP3323207B2 (ja) * 1996-09-25 2002-09-09 松下電器産業株式会社 周波数―電圧変換回路、遅延量判定回路、周波数―電圧変換回路を備えたシステム、周波数―電圧変換回路の入出力特性を調整する方法、および周波数―電圧変換回路の入出力特性を自動調整する装置
US6476627B1 (en) * 1996-10-21 2002-11-05 Delta Design, Inc. Method and apparatus for temperature control of a device during testing
KR20000057507A (ko) * 1996-12-11 2000-09-15 가나이 쓰토무 엘리베이터 제어장치 및 전력 변환기 제어장치
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP2002158265A (ja) * 2000-11-20 2002-05-31 Advantest Corp 電子デバイスの試験装置及び試験方法
US6861860B2 (en) * 2002-05-17 2005-03-01 Stmicroelectronics, Inc. Integrated circuit burn-in test system and associated methods
US7394271B2 (en) * 2004-02-27 2008-07-01 Wells-Cti, Llc Temperature sensing and prediction in IC sockets

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156403A (ja) * 2000-11-20 2002-05-31 Advantest Corp 電子デバイスの試験装置
WO2004027438A1 (en) * 2002-09-20 2004-04-01 Koninklijke Philips Electronics N.V. Method and apparatus for determining iddq
JP2005140759A (ja) * 2003-11-10 2005-06-02 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の故障検出方法

Also Published As

Publication number Publication date
JP2006317208A (ja) 2006-11-24
TWI392883B (zh) 2013-04-11
US20060255828A1 (en) 2006-11-16
TW200643447A (en) 2006-12-16
US7301359B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
JP4630122B2 (ja) 試験装置、及び試験方法
WO2006041064A1 (ja) 試験装置、試験方法、電子デバイス、及びデバイス生産方法
TWI395956B (zh) 測試裝置以及測試方法
JP2007205792A (ja) 試験装置及び試験方法
US7979218B2 (en) Test apparatus, test method and computer readable medium
KR20080091693A (ko) 반도체 집적 회로의 시험 방법 및 ic 테스터
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
JP4157144B2 (ja) 試験装置、試験方法、および半導体デバイス
JP4923395B2 (ja) 半導体回路、半導体回路特性監視方法、半導体回路試験方法、半導体回路試験装置及び半導体回路試験プログラム
JP4043743B2 (ja) 半導体試験装置
JP4754264B2 (ja) 半導体集積回路および半導体集積回路を搭載した製品のテスト方法
US8829898B1 (en) Method and apparatus for testing
JPH11142471A (ja) バーンイン試験方法及びバーンイン試験装置
US20090206870A1 (en) Method for analyzing ic devices and wafers
JP4023085B2 (ja) Icテスタ
JP2003107135A (ja) バーンイン装置
JP2006214860A (ja) 半導体集積回路の検査方法および検査装置
JP3598643B2 (ja) 半導体集積回路測定装置および半導体集積回路装置
JP2003043099A (ja) 半導体試験方法および半導体装置
JP2003248029A (ja) 半導体装置の試験方法
JP2001013218A (ja) 半導体テスト装置
TW202028707A (zh) 溫度感測器的評估方法
JP4227815B2 (ja) 半導体集積回路装置およびその検査方法
JP2007064900A (ja) 半導体装置テストシステム
JP2004191236A (ja) 半導体集積回路の検査方法および検査装置、ならびに半導体集積回路の検査用信号取得方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4630122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250