JP2003043099A - 半導体試験方法および半導体装置 - Google Patents
半導体試験方法および半導体装置Info
- Publication number
- JP2003043099A JP2003043099A JP2001234999A JP2001234999A JP2003043099A JP 2003043099 A JP2003043099 A JP 2003043099A JP 2001234999 A JP2001234999 A JP 2001234999A JP 2001234999 A JP2001234999 A JP 2001234999A JP 2003043099 A JP2003043099 A JP 2003043099A
- Authority
- JP
- Japan
- Prior art keywords
- test
- value
- standby current
- semiconductor
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造時において、ウェハ内の製
造ばらつきに関係なく、スタンバイ電流測定によって不
良品を正確に取り除く。 【解決手段】 コントローラ２１は、電源電圧発生器２
２に電源電圧ＶＤＤを発生させ、試験電圧発生器２４に
端子１７に対して試験電圧Ｖｉｎとして電源電圧ＶＤＤ
を印可させる。次に、試験電圧Ｖｉｎを徐々に減少さ
せ、端子１８から出力される電圧Ｖｏｕｔが０からＨレ
ベルに変化したときの試験電圧Ｖｉｎの値を検出し、記
憶していた対応テーブルを参照して、この試験電圧Ｖｉ
ｎの値に対応するスタンバイ電流の試験スペック値を設
定する。この後、電流計２３によりＬＳＩ１１のスタン
バイ電流を測定し、設定された試験スペック値と比較し
てＬＳＩ１１の評価を行う。
造ばらつきに関係なく、スタンバイ電流測定によって不
良品を正確に取り除く。 【解決手段】 コントローラ２１は、電源電圧発生器２
２に電源電圧ＶＤＤを発生させ、試験電圧発生器２４に
端子１７に対して試験電圧Ｖｉｎとして電源電圧ＶＤＤ
を印可させる。次に、試験電圧Ｖｉｎを徐々に減少さ
せ、端子１８から出力される電圧Ｖｏｕｔが０からＨレ
ベルに変化したときの試験電圧Ｖｉｎの値を検出し、記
憶していた対応テーブルを参照して、この試験電圧Ｖｉ
ｎの値に対応するスタンバイ電流の試験スペック値を設
定する。この後、電流計２３によりＬＳＩ１１のスタン
バイ電流を測定し、設定された試験スペック値と比較し
てＬＳＩ１１の評価を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
時に不良品を取り除くための半導体試験方法、およびこ
の方法により試験を行うことが可能な半導体装置に関す
る。
時に不良品を取り除くための半導体試験方法、およびこ
の方法により試験を行うことが可能な半導体装置に関す
る。
【０００２】
【従来の技術】ＣＭＯＳ（Complementary Metal Oxide
Semiconductor）のＬＳＩ等の半導体装置の製造時にお
いて、初期的な不良品を取り除くための試験として、ス
タンバイ電流測定を用いた手法が従来より行われてい
る。例えば、ウェハ生成が終了した後に、半導体チップ
の特性を測定するための試験として、電源電圧のみを印
可してスタンバイ状態とし、この半導体チップに流れる
スタンバイ電流を測定して、過電流が流れていないこと
を確認する試験等が行われている。このような試験で
は、不良品を判断するためのスタンバイ電流のスペック
値を、同一種類の半導体チップに対しては固定して試験
を行っていた。
Semiconductor）のＬＳＩ等の半導体装置の製造時にお
いて、初期的な不良品を取り除くための試験として、ス
タンバイ電流測定を用いた手法が従来より行われてい
る。例えば、ウェハ生成が終了した後に、半導体チップ
の特性を測定するための試験として、電源電圧のみを印
可してスタンバイ状態とし、この半導体チップに流れる
スタンバイ電流を測定して、過電流が流れていないこと
を確認する試験等が行われている。このような試験で
は、不良品を判断するためのスタンバイ電流のスペック
値を、同一種類の半導体チップに対しては固定して試験
を行っていた。
【０００３】
【発明が解決しようとする課題】しかし、実際には、同
一ウェハ上に分布する各半導体チップのスタンバイ電流
値は、プロセス上の製造ばらつきによって異なっている
ことが多い。このため、従来の試験方法では、例えば製
造ばらつきを考慮して試験時のスペック値を緩め過ぎる
と、不良品を取り除く効果が減少するが、逆にスペック
値を厳しくし過ぎると、不具合のない半導体チップまで
取り除いてしまう。従って、従来の試験方法では、不良
品を取り除く効果が高く、かつオーバーキルのない最適
なスタンバイ電流のスペック値を設定することは困難で
あり、必ずしも厳密な試験が行われているとは言えなか
った。
一ウェハ上に分布する各半導体チップのスタンバイ電流
値は、プロセス上の製造ばらつきによって異なっている
ことが多い。このため、従来の試験方法では、例えば製
造ばらつきを考慮して試験時のスペック値を緩め過ぎる
と、不良品を取り除く効果が減少するが、逆にスペック
値を厳しくし過ぎると、不具合のない半導体チップまで
取り除いてしまう。従って、従来の試験方法では、不良
品を取り除く効果が高く、かつオーバーキルのない最適
なスタンバイ電流のスペック値を設定することは困難で
あり、必ずしも厳密な試験が行われているとは言えなか
った。
【０００４】本発明はこのような課題に鑑みてなされた
ものであり、半導体装置の製造時において、ウェハ内の
製造ばらつきに関係なく、スタンバイ電流測定によって
不良品を正確に取り除くことが可能な半導体試験方法を
提供することを目的とする。
ものであり、半導体装置の製造時において、ウェハ内の
製造ばらつきに関係なく、スタンバイ電流測定によって
不良品を正確に取り除くことが可能な半導体試験方法を
提供することを目的とする。
【０００５】また、本発明の他の目的は、製造時におい
て、ウェハ内の製造ばらつきに関係なく、スタンバイ電
流測定によって不良品を正確に取り除くことが可能な半
導体装置を提供することである。
て、ウェハ内の製造ばらつきに関係なく、スタンバイ電
流測定によって不良品を正確に取り除くことが可能な半
導体装置を提供することである。
【０００６】
【課題を解決するための手段】本発明では上記課題を解
決するために、半導体装置の製造時に不良品を取り除く
ための半導体試験方法において、各半導体チップ内に設
けられた試験回路を用いて、前記半導体チップのスタン
バイ電流の測定試験における試験スペック値と相関関係
を有する測定項目についての測定を行い、前記半導体チ
ップの前記スタンバイ電流を測定して、前記試験回路に
よる測定値に対応する前記試験スペック値に基づいて前
記半導体チップを評価する、ことを特徴とする半導体試
験方法が提供される。
決するために、半導体装置の製造時に不良品を取り除く
ための半導体試験方法において、各半導体チップ内に設
けられた試験回路を用いて、前記半導体チップのスタン
バイ電流の測定試験における試験スペック値と相関関係
を有する測定項目についての測定を行い、前記半導体チ
ップの前記スタンバイ電流を測定して、前記試験回路に
よる測定値に対応する前記試験スペック値に基づいて前
記半導体チップを評価する、ことを特徴とする半導体試
験方法が提供される。
【０００７】このような半導体試験方法では、半導体チ
ップのスタンバイ電流の測定を行う前に、半導体チップ
内に設けられた試験回路を用いた測定を行う。この試験
回路による測定では、スタンバイ電流測定における試験
スペック値と相関関係を有する測定項目について測定さ
れ、この測定値に応じてスタンバイ電流の測定時におけ
る試験スペック値が設定される。スタンバイ電流測定の
際には、設定されたこの試験スペック値に基づいて半導
体チップの評価が行われる。
ップのスタンバイ電流の測定を行う前に、半導体チップ
内に設けられた試験回路を用いた測定を行う。この試験
回路による測定では、スタンバイ電流測定における試験
スペック値と相関関係を有する測定項目について測定さ
れ、この測定値に応じてスタンバイ電流の測定時におけ
る試験スペック値が設定される。スタンバイ電流測定の
際には、設定されたこの試験スペック値に基づいて半導
体チップの評価が行われる。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１に、本発明の半導体試験方法
を実現可能な試験システムの構成例を示す。
を参照して説明する。図１に、本発明の半導体試験方法
を実現可能な試験システムの構成例を示す。
【０００９】図１に示す試験システムは、ＬＳＩ１１が
設けられた半導体チップ１と、このＬＳＩ１１のスタン
バイ電流を測定するためのテスタ２によって構成され
る。半導体チップ１上には、ＬＳＩ１１の他に、スタン
バイ電流の測定に先立って測定試験を行うための試験用
回路１２が設けられている。ＬＳＩ１１には電源電圧Ｖ
ＤＤが印加される端子１３と、接地電位ＧＮＤとされる
端子１４が設けられ、また、試験用回路１２には、電源
電圧ＶＤＤの印加用の端子１５と接地電位ＧＮＤの端子
１６の他、事前の試験用の端子１７および１８が設けら
れている。
設けられた半導体チップ１と、このＬＳＩ１１のスタン
バイ電流を測定するためのテスタ２によって構成され
る。半導体チップ１上には、ＬＳＩ１１の他に、スタン
バイ電流の測定に先立って測定試験を行うための試験用
回路１２が設けられている。ＬＳＩ１１には電源電圧Ｖ
ＤＤが印加される端子１３と、接地電位ＧＮＤとされる
端子１４が設けられ、また、試験用回路１２には、電源
電圧ＶＤＤの印加用の端子１５と接地電位ＧＮＤの端子
１６の他、事前の試験用の端子１７および１８が設けら
れている。
【００１０】また、テスタ２は、このテスタ２全体の制
御をつかさどるコントローラ２１と、電源電圧ＶＤＤを
発生させる電源電圧発生器２２と、ＬＳＩ１１のスタン
バイ電流を測定するための電流計２３と、試験用回路１
２を用いた測定を行うための試験電圧を発生させる試験
電圧発生器２４によって構成される。
御をつかさどるコントローラ２１と、電源電圧ＶＤＤを
発生させる電源電圧発生器２２と、ＬＳＩ１１のスタン
バイ電流を測定するための電流計２３と、試験用回路１
２を用いた測定を行うための試験電圧を発生させる試験
電圧発生器２４によって構成される。
【００１１】半導体チップ１において、ＬＳＩ１１は例
えばＣＭＯＳＬＳＩであり、電源電圧ＶＤＤにより駆動
され、テスタ２のコントローラ２１により各種の設定が
なされる。試験用回路１２は、例えばＭＯＳトランジス
タにより構成され、端子１７から試験電圧Ｖｉｎが印加
され、端子１８の電圧Ｖｏｕｔがコントローラ２１によ
り測定されることで、ＬＳＩ１１のスタンバイ電流の測
定における試験スペック値と相関関係を有する測定項目
についての測定を行うことが可能となっている。
えばＣＭＯＳＬＳＩであり、電源電圧ＶＤＤにより駆動
され、テスタ２のコントローラ２１により各種の設定が
なされる。試験用回路１２は、例えばＭＯＳトランジス
タにより構成され、端子１７から試験電圧Ｖｉｎが印加
され、端子１８の電圧Ｖｏｕｔがコントローラ２１によ
り測定されることで、ＬＳＩ１１のスタンバイ電流の測
定における試験スペック値と相関関係を有する測定項目
についての測定を行うことが可能となっている。
【００１２】一方、テスタ２は、ＬＳＩ１１に電源電圧
ＶＤＤを印加して、スタンバイ状態となったときにＬＳ
Ｉ１１に流れるスタンバイ電流の値を電圧計２３により
測定して、ＬＳＩ１１が不良品でないか否かを評価する
ための装置である。コントローラ２１は、スタンバイ電
流の測定時において、ＬＳＩ１１の内部に対する所定の
設定を行い、電源電圧発生器２２の動作を制御して、電
流計２３から供給される電圧値に基づいて不良品か否か
の判断を行う。また、このスタンバイ電流測定の前に
は、後述するように、電源電圧発生器２２および試験電
圧発生器２４の動作を制御して、試験用回路１２に対し
て所定の電圧を印加させ、端子１８の電圧を検出して、
スタンバイ電流測定時の試験スペックを設定する。
ＶＤＤを印加して、スタンバイ状態となったときにＬＳ
Ｉ１１に流れるスタンバイ電流の値を電圧計２３により
測定して、ＬＳＩ１１が不良品でないか否かを評価する
ための装置である。コントローラ２１は、スタンバイ電
流の測定時において、ＬＳＩ１１の内部に対する所定の
設定を行い、電源電圧発生器２２の動作を制御して、電
流計２３から供給される電圧値に基づいて不良品か否か
の判断を行う。また、このスタンバイ電流測定の前に
は、後述するように、電源電圧発生器２２および試験電
圧発生器２４の動作を制御して、試験用回路１２に対し
て所定の電圧を印加させ、端子１８の電圧を検出して、
スタンバイ電流測定時の試験スペックを設定する。
【００１３】ＬＳＩ１１におけるスタンバイ電流測定時
には、従来、ＬＳＩ１１を評価するための基準とする試
験スペックは例えば６ｍＡといったように固定されてい
たが、同一ウェハ上に形成された各ＬＳＩ１１のチップ
に生じる製造ばらつきの影響で、各ＬＳＩ１１に対して
同一の試験スペックを使用した場合では有効な試験を行
うことができないことから、このテスタ２では試験スペ
ックを変化させることが可能となっている。
には、従来、ＬＳＩ１１を評価するための基準とする試
験スペックは例えば６ｍＡといったように固定されてい
たが、同一ウェハ上に形成された各ＬＳＩ１１のチップ
に生じる製造ばらつきの影響で、各ＬＳＩ１１に対して
同一の試験スペックを使用した場合では有効な試験を行
うことができないことから、このテスタ２では試験スペ
ックを変化させることが可能となっている。
【００１４】また、この試験スペックを製造されたＬＳ
Ｉ１１の状態に応じて設定するために、スタンバイ電流
測定に先立って、テスタ２により試験用回路１２に対す
る測定が行われ、この測定値に応じて試験スペックが設
定される。この試験用回路１２は、試験電圧発生器２４
による電圧印加により、スタンバイ電流測定における試
験スペック値と相関関係を有する測定項目について測定
することが可能となっており、この試験用回路１２によ
る測定値により、試験スペック値が一意に決定される。
Ｉ１１の状態に応じて設定するために、スタンバイ電流
測定に先立って、テスタ２により試験用回路１２に対す
る測定が行われ、この測定値に応じて試験スペックが設
定される。この試験用回路１２は、試験電圧発生器２４
による電圧印加により、スタンバイ電流測定における試
験スペック値と相関関係を有する測定項目について測定
することが可能となっており、この試験用回路１２によ
る測定値により、試験スペック値が一意に決定される。
【００１５】ここで、図２に試験用回路１２の構成例を
示す。図２に示す試験用回路１２は、ＰＭＯＳトランジ
スタ１２ａおよびＮＭＯＳトランジスタ１２ｂにより構
成されるＣＭＯＳインバータ回路である。この試験用回
路１２では、ＰＭＯＳトランジスタ１２ａのドレインが
端子１５に接続されて、電源電圧ＶＤＤの供給を受け
る。また、ＰＭＯＳトランジスタ１２ａとＮＭＯＳトラ
ンジスタ１２ｂの各ゲートが端子１７に共通に接続さ
れ、各ソースが端子１８に接続されている。さらに、Ｎ
ＭＯＳトランジスタ１２ｂのドレインが端子１６に接続
されて、接地電位ＧＮＤとなっている。
示す。図２に示す試験用回路１２は、ＰＭＯＳトランジ
スタ１２ａおよびＮＭＯＳトランジスタ１２ｂにより構
成されるＣＭＯＳインバータ回路である。この試験用回
路１２では、ＰＭＯＳトランジスタ１２ａのドレインが
端子１５に接続されて、電源電圧ＶＤＤの供給を受け
る。また、ＰＭＯＳトランジスタ１２ａとＮＭＯＳトラ
ンジスタ１２ｂの各ゲートが端子１７に共通に接続さ
れ、各ソースが端子１８に接続されている。さらに、Ｎ
ＭＯＳトランジスタ１２ｂのドレインが端子１６に接続
されて、接地電位ＧＮＤとなっている。
【００１６】この試験用回路１２では、端子１７の電圧
が電源電圧ＶＤＤであるとき、ＰＭＯＳトランジスタ１
２ａがＯＦＦ状態、ＮＭＯＳトランジスタ１２ｂがＯＮ
状態となり、端子１８の出力電圧は接地電位ＧＮＤとな
る。また、端子１７の電圧が接地電位ＧＮＤであると
き、ＰＭＯＳトランジスタ１２ａがＯＮ状態、ＮＭＯＳ
トランジスタ１２ｂがＯＦＦ状態となり、端子１８の出
力電圧は電源電圧ＶＤＤとなる。端子１７の電圧を電源
電圧ＶＤＤから徐々に減少させた場合は、ある電圧のと
きに端子１８の電圧が急峻に接地電位ＧＮＤに減少す
る。
が電源電圧ＶＤＤであるとき、ＰＭＯＳトランジスタ１
２ａがＯＦＦ状態、ＮＭＯＳトランジスタ１２ｂがＯＮ
状態となり、端子１８の出力電圧は接地電位ＧＮＤとな
る。また、端子１７の電圧が接地電位ＧＮＤであると
き、ＰＭＯＳトランジスタ１２ａがＯＮ状態、ＮＭＯＳ
トランジスタ１２ｂがＯＦＦ状態となり、端子１８の出
力電圧は電源電圧ＶＤＤとなる。端子１７の電圧を電源
電圧ＶＤＤから徐々に減少させた場合は、ある電圧のと
きに端子１８の電圧が急峻に接地電位ＧＮＤに減少す
る。
【００１７】この試験用回路１２における出力電圧のレ
ベルが変化したときの入力電圧の値は、同一チップ上に
形成されたＬＳＩ１１のスタンバイ電流の値と相関関係
を有し、コントローラ２１は、例えば、内部にメモリを
具備して、この試験用回路１２における入力電圧の値と
スタンバイ電流測定の試験スペック値とを対応づけた対
応テーブルをメモリに記憶して、スタンバイ電流の測定
時に参照する。
ベルが変化したときの入力電圧の値は、同一チップ上に
形成されたＬＳＩ１１のスタンバイ電流の値と相関関係
を有し、コントローラ２１は、例えば、内部にメモリを
具備して、この試験用回路１２における入力電圧の値と
スタンバイ電流測定の試験スペック値とを対応づけた対
応テーブルをメモリに記憶して、スタンバイ電流の測定
時に参照する。
【００１８】ここで、図３に試験用回路１２に入力され
る試験電圧Ｖｉｎとスタンバイ電流との対応テーブルの
一例を示す。図３に示す対応テーブルでは、試験用回路
１２として図２に示したＣＭＯＳインバータ回路が設け
られた場合において、このＣＭＯＳインバータから出力
される電圧Ｖｏｕｔのレベルが０からＨレベルに変化す
るときの、ＣＭＯＳインバータ回路に入力されている試
験電圧Ｖｉｎを、ＬＳＩ１１のスタンバイ電流測定時の
試験スペック値に対応づけている。このような対応テー
ブルは、ＬＳＩ１１の開発段階の試験において、例え
ば、ヒストグラム等を使用して試験電圧Ｖｉｎとスタン
バイ電流の試験スペック値との対応関係を統計的に算出
することにより作成され、コントローラ２１内のメモリ
に記憶される。
る試験電圧Ｖｉｎとスタンバイ電流との対応テーブルの
一例を示す。図３に示す対応テーブルでは、試験用回路
１２として図２に示したＣＭＯＳインバータ回路が設け
られた場合において、このＣＭＯＳインバータから出力
される電圧Ｖｏｕｔのレベルが０からＨレベルに変化す
るときの、ＣＭＯＳインバータ回路に入力されている試
験電圧Ｖｉｎを、ＬＳＩ１１のスタンバイ電流測定時の
試験スペック値に対応づけている。このような対応テー
ブルは、ＬＳＩ１１の開発段階の試験において、例え
ば、ヒストグラム等を使用して試験電圧Ｖｉｎとスタン
バイ電流の試験スペック値との対応関係を統計的に算出
することにより作成され、コントローラ２１内のメモリ
に記憶される。
【００１９】ＬＳＩ１１のスタンバイ電流測定試験の際
は、まず試験用回路１２を用いた測定を行ってから、上
記の対応テーブルを参照して試験スペック値を設定し、
スタンバイ電流を測定して、設定された試験スペック値
に基づいて不良品に対する判断を行う。なお、上記の対
応テーブルは生成されるＬＳＩ１１の種類ごとに作成さ
れて記憶される。
は、まず試験用回路１２を用いた測定を行ってから、上
記の対応テーブルを参照して試験スペック値を設定し、
スタンバイ電流を測定して、設定された試験スペック値
に基づいて不良品に対する判断を行う。なお、上記の対
応テーブルは生成されるＬＳＩ１１の種類ごとに作成さ
れて記憶される。
【００２０】次に、図４にＬＳＩ１１に対するスタンバ
イ電流の測定試験のフローチャートを示す。図４のフロ
ーチャートの開始時において、テスタ２では例えば、試
験対象のＬＳＩ１１の種類について設定が行われ、コン
トローラ２１はこのＬＳＩ１１の種類を認識して、複数
の中から参照する対応テーブルを決定する。ステップＳ
４０１において、コントローラ２１の制御により、電源
電圧発生器２２により電源電圧ＶＤＤが印加される。ま
た、試験電圧発生器２４により電源電圧ＶＤＤと同じ電
圧が試験用回路の端子１７に対して印加される。ステッ
プＳ４０２において、コントローラ２１は、試験電圧発
生器２４が発生する試験電圧Ｖｉｎを所定量だけ減少さ
せる。
イ電流の測定試験のフローチャートを示す。図４のフロ
ーチャートの開始時において、テスタ２では例えば、試
験対象のＬＳＩ１１の種類について設定が行われ、コン
トローラ２１はこのＬＳＩ１１の種類を認識して、複数
の中から参照する対応テーブルを決定する。ステップＳ
４０１において、コントローラ２１の制御により、電源
電圧発生器２２により電源電圧ＶＤＤが印加される。ま
た、試験電圧発生器２４により電源電圧ＶＤＤと同じ電
圧が試験用回路の端子１７に対して印加される。ステッ
プＳ４０２において、コントローラ２１は、試験電圧発
生器２４が発生する試験電圧Ｖｉｎを所定量だけ減少さ
せる。
【００２１】ステップＳ４０３において、コントローラ
２１は試験用回路１２から出力される電圧Ｖｏｕｔを検
出し、この出力レベルが０Ｖのまま変化しない場合は、
ステップＳ４０２に戻って、試験電圧Ｖｉｎをさらに減
少させる。また、試験用回路１２からの電圧Ｖｏｕｔが
Ｈレベルに変化した場合は、ステップＳ４０４に進む。
ステップＳ４０４において、コントローラ２１は、電圧
ＶｏｕｔがＨレベルに変化したときに印加している試験
電圧Ｖｉｎを認識し、対応テーブルを参照してこの試験
電圧Ｖｉｎに対応するスタンバイ電流の試験スペック値
を設定する。
２１は試験用回路１２から出力される電圧Ｖｏｕｔを検
出し、この出力レベルが０Ｖのまま変化しない場合は、
ステップＳ４０２に戻って、試験電圧Ｖｉｎをさらに減
少させる。また、試験用回路１２からの電圧Ｖｏｕｔが
Ｈレベルに変化した場合は、ステップＳ４０４に進む。
ステップＳ４０４において、コントローラ２１は、電圧
ＶｏｕｔがＨレベルに変化したときに印加している試験
電圧Ｖｉｎを認識し、対応テーブルを参照してこの試験
電圧Ｖｉｎに対応するスタンバイ電流の試験スペック値
を設定する。
【００２２】ステップＳ４０５において、コントローラ
２１はＬＳＩ１１に対して電源電圧ＶＤＤを印加させて
所定の内部設定を行い、スタンバイ状態とした後、電流
計２３によりスタンバイ電流の測定を行う。ステップＳ
４０６において、コントローラ２１は、電流計２３によ
る測定値と、ステップＳ４０４において設定した試験ス
ペック値とを比較して、ＬＳＩ１１が不良品であるか否
かの評価を行う。例えば、電流計２３による測定値が試
験スペック値より高い場合、あるいは測定値が試験スペ
ック値に対して所定量の差を有していた場合に、ＬＳＩ
１１が不良品であることを判断する。このような評価
は、例えばディスプレー装置に表示する等により、ユー
ザに通知するようにしてもよい。
２１はＬＳＩ１１に対して電源電圧ＶＤＤを印加させて
所定の内部設定を行い、スタンバイ状態とした後、電流
計２３によりスタンバイ電流の測定を行う。ステップＳ
４０６において、コントローラ２１は、電流計２３によ
る測定値と、ステップＳ４０４において設定した試験ス
ペック値とを比較して、ＬＳＩ１１が不良品であるか否
かの評価を行う。例えば、電流計２３による測定値が試
験スペック値より高い場合、あるいは測定値が試験スペ
ック値に対して所定量の差を有していた場合に、ＬＳＩ
１１が不良品であることを判断する。このような評価
は、例えばディスプレー装置に表示する等により、ユー
ザに通知するようにしてもよい。
【００２３】以上の試験方法では、ＬＳＩ１１のスタン
バイ電流測定を行う前に、同一半導体チップ１内に設け
られた試験用回路１２を用いた測定を行って、この測定
値に応じてスタンバイ電流の測定時における試験スペッ
ク値が設定される。従って、スタンバイ電流測定の際
に、設定された試験スペック値に基づいてＬＳＩ１１の
評価を行うことにより、ＬＳＩ１１のプロセス的な製品
ばらつきがウェハ内で生じた場合でも、この製造ばらつ
きに関係なく最適なテストスペックを設定することがで
き、状態のよいＬＳＩ１１に対するオーバーキルが生じ
ることなく、より正確に不良品を取り除くことが可能と
なる。
バイ電流測定を行う前に、同一半導体チップ１内に設け
られた試験用回路１２を用いた測定を行って、この測定
値に応じてスタンバイ電流の測定時における試験スペッ
ク値が設定される。従って、スタンバイ電流測定の際
に、設定された試験スペック値に基づいてＬＳＩ１１の
評価を行うことにより、ＬＳＩ１１のプロセス的な製品
ばらつきがウェハ内で生じた場合でも、この製造ばらつ
きに関係なく最適なテストスペックを設定することがで
き、状態のよいＬＳＩ１１に対するオーバーキルが生じ
ることなく、より正確に不良品を取り除くことが可能と
なる。
【００２４】なお、以上の説明では、試験用回路１２を
用いた測定と、ＬＳＩ１１のスタンバイ電流の測定と
を、同一のテスタ２を使用して行ったが、各測定を個別
の装置を使用して行ってもよい。
用いた測定と、ＬＳＩ１１のスタンバイ電流の測定と
を、同一のテスタ２を使用して行ったが、各測定を個別
の装置を使用して行ってもよい。
【００２５】
【発明の効果】以上説明したように、本発明の半導体試
験方法では、半導体チップのスタンバイ電流の測定を行
う前に、半導体チップ内に設けられた試験回路を用いた
測定を行う。この試験回路による測定では、スタンバイ
電流測定における試験スペック値と相関関係を有する測
定項目について測定され、この測定値に応じてスタンバ
イ電流の測定時における試験スペック値が設定される。
従って、スタンバイ電流測定の際に、設定されたこの試
験スペック値に基づいて半導体チップの評価を行うこと
により、ウェハ内の各半導体チップの製造ばらつきに関
係なく不良品を正確に取り除くことが可能となる。
験方法では、半導体チップのスタンバイ電流の測定を行
う前に、半導体チップ内に設けられた試験回路を用いた
測定を行う。この試験回路による測定では、スタンバイ
電流測定における試験スペック値と相関関係を有する測
定項目について測定され、この測定値に応じてスタンバ
イ電流の測定時における試験スペック値が設定される。
従って、スタンバイ電流測定の際に、設定されたこの試
験スペック値に基づいて半導体チップの評価を行うこと
により、ウェハ内の各半導体チップの製造ばらつきに関
係なく不良品を正確に取り除くことが可能となる。
【図１】本発明の半導体試験方法を実現可能な試験シス
テムの構成例を示す図である。
テムの構成例を示す図である。
【図２】試験用回路の構成例を示す図である。
【図３】試験用回路に入力される試験電圧Ｖｉｎとスタ
ンバイ電流との対応テーブルの一例を示す図である。
ンバイ電流との対応テーブルの一例を示す図である。
【図４】ＬＳＩに対するスタンバイ電流の測定試験にお
ける処理を示すフローチャートである。
ける処理を示すフローチャートである。
１……半導体チップ、２……テスタ、１１……ＬＳＩ、
１２……試験用回路、１２ａ……ＰＭＯＳトランジス
タ、１２ｂ……ＮＭＯＳトランジスタ、１３、１４、１
５、１６……端子、２１……コントローラ、２２……電
源電圧発生器、２３……電流計、２４……試験電圧発生
器
１２……試験用回路、１２ａ……ＰＭＯＳトランジス
タ、１２ｂ……ＮＭＯＳトランジスタ、１３、１４、１
５、１６……端子、２１……コントローラ、２２……電
源電圧発生器、２３……電流計、２４……試験電圧発生
器
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０１Ｒ 31/319 Ｇ０１Ｒ 31/28 Ｖ
Ｈ０１Ｌ 21/822 Ｃ
27/04 Ｐ
Ｈ０１Ｌ 27/04 Ｔ
(72)発明者 野田 英伸
神奈川県横浜市保土ヶ谷区神戸町134番地
ソニー・エルエスアイ・デザイン株式会
社内
(72)発明者 冨岡 雅也
神奈川県横浜市保土ヶ谷区神戸町134番地
ソニー・エルエスアイ・デザイン株式会
社内
Ｆターム(参考） 2G003 AA02 AA07 AB02 AE08 AF06
AH02 AH05
2G132 AB04 AC03 AD01 AG09 AK07
AL11
5F038 DF01 DT04 DT08 DT10 DT12
DT15 EZ20
Claims (6)
- 【請求項１】 半導体装置の製造時に不良品を取り除く
ための半導体試験方法において、 各半導体チップ内に設けられた試験回路を用いて、前記
半導体チップのスタンバイ電流の測定試験における試験
スペック値と相関関係を有する測定項目についての測定
を行い、 前記半導体チップの前記スタンバイ電流を測定して、前
記試験回路による測定値に対応する前記試験スペック値
に基づいて前記半導体チップを評価する、 ことを特徴とする半導体試験方法。 - 【請求項２】 前記試験用回路による測定値と前記試験
スペック値との前記相関関係は、あらかじめ統計的に求
められて設定されることを特徴とする請求項１記載の半
導体試験方法。 - 【請求項３】 前記統計的に求められた前記相関関係は
対応テーブルとしてあらかじめ設定されることを特徴と
する請求項２記載の半導体試験方法。 - 【請求項４】 前記試験用回路はＣＭＯＳインバータ回
路であり、前記ＣＭＯＳインバータ回路の電源端子に前
記半導体チップの電源電圧を印加し、出力電圧のレベル
が変化するときの入力電圧値を前記測定値とすることを
特徴とする請求項１記載の半導体試験方法。 - 【請求項５】 ウェハ上に複数形成された半導体チップ
よりなる半導体装置において、 前記半導体チップの内部に、前記半導体チップのスタン
バイ電流の測定試験における試験スペック値と相関関係
を有する測定項目を測定するための試験回路を設けたこ
とを特徴とする半導体装置。 - 【請求項６】 前記試験回路はＣＭＯＳインバータ回路
であることを特徴とする請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234999A JP2003043099A (ja) | 2001-08-02 | 2001-08-02 | 半導体試験方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001234999A JP2003043099A (ja) | 2001-08-02 | 2001-08-02 | 半導体試験方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003043099A true JP2003043099A (ja) | 2003-02-13 |
Family
ID=19066511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001234999A Pending JP2003043099A (ja) | 2001-08-02 | 2001-08-02 | 半導体試験方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003043099A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368933B2 (en) * | 2005-01-19 | 2008-05-06 | Samsung Electronics Co., Ltd. | Method for testing standby current of semiconductor package |
| JP2009177867A (ja) * | 2008-01-21 | 2009-08-06 | Canon Inc | 電子機器および待機電流検査システム |
| US7751998B2 (en) | 2006-09-20 | 2010-07-06 | Elpida Memory, Inc. | Semiconductor device, method for measuring characteristics of element to be measured, and characteristic management system of semiconductor device |
| CN107656116A (zh) * | 2017-09-15 | 2018-02-02 | 国网辽宁省电力有限公司锦州供电公司 | 重要用电客户电度表主备计量方法 |
-
2001
- 2001-08-02 JP JP2001234999A patent/JP2003043099A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368933B2 (en) * | 2005-01-19 | 2008-05-06 | Samsung Electronics Co., Ltd. | Method for testing standby current of semiconductor package |
| US7751998B2 (en) | 2006-09-20 | 2010-07-06 | Elpida Memory, Inc. | Semiconductor device, method for measuring characteristics of element to be measured, and characteristic management system of semiconductor device |
| JP2009177867A (ja) * | 2008-01-21 | 2009-08-06 | Canon Inc | 電子機器および待機電流検査システム |
| CN107656116A (zh) * | 2017-09-15 | 2018-02-02 | 国网辽宁省电力有限公司锦州供电公司 | 重要用电客户电度表主备计量方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
| JP3720271B2 (ja) | 半導体集積回路装置 | |
| JP3233559B2 (ja) | 半導体集積回路のテスト方法および装置 | |
| CN101036063B (zh) | 检测带有场效应晶体管的电子设备的测试方法与测试装置 | |
| US10012687B2 (en) | Methods, apparatus and system for TDDB testing | |
| JP2000206176A (ja) | バ―イン装置 | |
| JPH0395471A (ja) | 電子部品の検査装置 | |
| US6031386A (en) | Apparatus and method for defect testing of integrated circuits | |
| US20050156605A1 (en) | Circuits for transistor testing | |
| JPH10142288A (ja) | Ｉｄｄｑを求める装置及び方法 | |
| JP2002359270A (ja) | 半導体装置 | |
| JP2003043099A (ja) | 半導体試験方法および半導体装置 | |
| JP2004526164A (ja) | ヒューズアレイのヒューズの抵抗を測定する方法 | |
| JP2001249161A (ja) | 集積回路試験方法 | |
| US20080068037A1 (en) | Semiconductor device, method for measuring characteristics of element to be measured, and characteristic management system of semiconductor device | |
| CN102132165B (zh) | 测试装置及测试方法 | |
| JP2000206174A (ja) | 半導体装置の検査方法 | |
| US6954705B2 (en) | Method of screening defects using low voltage IDDQ measurement | |
| JP2002237505A (ja) | 半導体装置のテストシステムおよびテスト方法 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US5990699A (en) | Method for detecting opens through time variant current measurement | |
| JP3778194B2 (ja) | 半導体装置の故障検出方法および故障検出装置 | |
| JPH06201765A (ja) | 集積回路素子のテスト方法 | |
| JP2003084048A (ja) | 半導体試験装置 | |
| KR20070002599A (ko) | 반도체 소자의 테스트 장치 |