TWI395956B - 測試裝置以及測試方法 - Google Patents
測試裝置以及測試方法 Download PDFInfo
- Publication number
- TWI395956B TWI395956B TW095132531A TW95132531A TWI395956B TW I395956 B TWI395956 B TW I395956B TW 095132531 A TW095132531 A TW 095132531A TW 95132531 A TW95132531 A TW 95132531A TW I395956 B TWI395956 B TW I395956B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- power supply
- device under
- signal
- under test
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
- G01R19/252—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with conversion of voltage or current into frequency and measuring of this frequency
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31901—Analysis of tester Performance; Tester characterization
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
本發明是一種測試裝置.以及測試方法。特別是,本發明是關於一種對提供給被測試裝置之電源電壓的變動進行測試的測試裝置以及測試方法。本申請案與下述日本申請案相關。藉由文獻的參照所形成的組合所認可的指定國而言,將下述申請案中所揭示之內容藉由參照而加入本申請案中,作為本申請案的一部分。
1.日本專利特願2005-257435申請日期2005年9月6日
半導體裝置之測試裝置對半導體裝置是否滿足規格進行測試。利用測試裝置而進行之一種測試中包括電源電壓變動解析測試。於進行電源電壓變動解析測試時,測試裝置藉由使半導體裝置從備用(stand-by)狀態過渡至最大工作狀態而使消耗電流改變,從而測量電源電壓之變動。
先前,於電源電壓變動解析測試中,通常利用類比-數位轉換器(analog-digital converter)(以下稱作ADC)直接測量半導體裝置上電源電壓的變動。
另外,目前未發現有先前技術文獻存在,因此省略關於先前技術文獻之揭示。
然而,於使用ADC來測量電源電壓之變動時,測試裝置之電路規模會變大。又,於使用ADC來測量電源電壓之變動時,難以提高測定精確度。
因此,本發明之目的在於提供可解決上述問題的測試裝置以及測試方法。該目的可藉由對於申請專利範圍獨立項中所揭示之特徵加以組合而達成。又,附屬項中規定本發明的更有利的具體例。
本發明之第1形態中,提供一種測試裝置,其對提供給被測試裝置之電源電壓的變動進行測試且具備:電源部,其將電源電壓提供給被測試裝置之電源輸入端子;振盪器,其輸出一種頻率與提供給被測試裝置之電源輸入端子的電源電壓相對應的時脈信號;以及測量部,其測量時脈信號之頻率。
振盪器將以環狀連接之奇數個否定邏輯元件中的任一否定邏輯元件之輸出信號作為時脈信號而進行輸出,至少有一個否定邏輯元件以與提供給被測試裝置之電源輸入端子的電源電壓相對應之電壓作為電壓源而工作。
測試裝置進而具備一種用於除去電源電壓之DC成分的濾波器部,振盪器亦可輸出一種頻率與除去DC成分後之電源電壓相對應的時脈信號。測量部藉由測量預先設定之基準期間內的時脈信號之脈波數,來測量時脈信號的頻率,該測試裝置亦可進而具備依次存儲每基準期間內的時脈信號之脈波數的存儲部。此測試裝置亦可進而具備電源判斷部,其根據測量部所測量出之頻率來判斷電源電壓之變動量是否在容許範圍內。電源判斷部亦可以測量部所測量出之頻率在預先設定之基準範圍外為條件,而判斷為被測試裝置不良。
測試裝置更可具備一種測試信號供給部,其將使被測試裝置工作的測試信號提供至被測試裝置之信號端子,又,測量部對於不將測試信號提供給被測試裝置之情形、以及將測試信號提供給被測試裝置之情形時,分別測量時脈信號之頻率,電源判斷部亦可根據不將測試信號提供給被測試裝置之情形時、以及將測試信號提供給被測試裝置之情形時的時脈信號之頻率差,來判斷電源電壓之變動量是否在容許範圍內。
測試裝置更可具備一測試信號供給部,其將使被測試裝置工作之測試信號提供至被測試裝置之信號端子,以及,測試信號供給部使被測試裝置從備用狀態過渡至工作狀態且提供預先設定之測試信號,電源判斷部亦可根據測量部所測量出之頻率,判斷因被測試裝置從備用狀態過渡至工作狀態且對應於測試信號而工作所造成的電源電壓之變動量是否在容許範圍內。
該測試裝置更具備一測試信號供給部,其將使被測試裝置工作之測試信號提供給被測試裝置之信號端子;以及判斷部,其根據被測試裝置對應於測試信號而輸出的輸出信號來判斷被測試裝置的良否,電源判斷部亦可以利用良否判斷部而判斷被測試裝置為不良、且以電源電壓之變動量不在容許範圍內為條件,判斷為由於電源電壓之異常而導致被測試裝置之工作不良。
測試信號供給部,亦可以判斷為由於電源電壓之異常而導致被測試裝置之工作不良作為條件,而在降低被測試裝置之工作頻率之狀態下再次提供測試信號。測試信號供給部亦可以判斷為由於電源電壓之異常而導致被測試裝置之工作不良作為條件,對應於電源電壓之變動量而改變被測試裝置的後閘極電壓後,再次提供測試信號。
本發明之第2形態中,提供一種測試方法,其對提供給被測試裝置之電源電壓的變動進行測試,此測試方法包括:電源階段,其將電源電壓提供給被測試裝置之電源輸入端子;振盪階段,其輸出一種頻率與提供給被測試裝置之電源輸入端子的電源電壓相對應的時脈信號;以及測量階段,其測量時脈信號之頻率。
另外,上述發明概要並未列舉出本發明之全部必要特徵,該等特徵群之次組合(subcombination)亦可成為發明。
以下,根據發明之實施形態來對本發明加以說明,以下實施例並非對申請專利範圍所述之發明進行限定,而且,於實施例中所說明之特徵的組合的全部並不限於發明之解決方法所必須者。
圖1表示本實施例中之測試裝置10的結構。
本實施例中之測試裝置10測試半導體裝置等被測試裝置1(以下稱作DUT1)。更具體而言,測試裝置10提供使提供給DUT1之電源輸入端子1a的電源電流改變的測試信號,且有效地測量一種伴隨DUT1之消耗電流變化而產生的電源電壓Vdd之變動量。
測試裝置10具備測試信號供給部11、良否判斷部12、電源部13、濾波器部14、振盪部15、測量部16、存儲部17、電源判斷部18、及測試控制部19。
測試信號供給部11將使DUT1工作之測試信號提供給DUT1的信號端子1b。測試信號供給部11具有時序產生部21、圖案產生(pattern generation)部22、及波形成形部23。
時序產生部21中產生時序邊緣(timing edge),該時序邊緣用於規定一種使基準時脈、及測試信號改變之時序,且基準時脈及測試信號規定一種提供此測試信號之測試期間。圖案產生部22中存儲著測試圖案,且對應於基準時脈而輸出所存儲的測試圖案。另外,所謂測試圖案,表示一種規定提供給DUT1之信號端子1b的測試信號波形用的資訊。波形成形部23根據圖案產生部22所輪出的測試圖案、以及時序產生部21所產生的時序邊緣,而成形測試信號。波形成形部23將所成形的測試信號提供給DUT1的各信號端子1b。
良否判斷部12根據由測試信號供給部11所提供的測試信號、將DUT1所輸出之輸出信號與期望值進行比較,來判斷DUT1的良否。更具體而言,良否判斷部12若判斷為輪出信號與期望值相同,則判斷DUT1為合格品,若判斷為輪出信號與期望值不同,則判斷DUT1為不良。
電源部13將電源電壓Vdd提供給DUT1的電源輸入端子1a。電源部13是與用以使該測試裝置10之各部分工作的電壓源不同的獨立電壓源。因此,電源電壓Vdd的變動對於測試信號供給部11之時序產生部21所產生的基準時脈的頻率並無任何影響。特別是,電源部13亦可與該測試裝置10的電壓源相同。
濾波器部14輪入一種提供給DUT1的電源輸入端子1a的電源電壓Vdd。而且,濾波器部14除去所輸入的電源電壓Vdd中的DC成分且將所抽出之AC成分重疊於規定的電壓位準後輸出。藉此,濾波器部14以規定之電壓位準為基準,輸出對應於電源電壓Vdd的變動量而變動的電壓。
振盪部15產生一種與由濾波器部14所供應之電壓相對應的頻率的時脈信號。即,振盪部15輪出一種頻率與除去有DC成分後的電源電壓Vdd相對應的時脈信號。於本實施形態中,振盪部15產生時脈信號,其在電源電壓Vdd愈高時頻率愈高、電源電壓Vdd愈低時頻率愈低。
測量部16測量由根盪部15所輸出的時脈信號的頻率。更具體而言,測量部16測量預先設定的基準期間內(例如,基準時脈的規定週期的期間中)的時脈信號的脈波數。又,除此之外,測量部16亦可測量例如在根據測試圖案而規定之期間內的時脈信號的脈波數,進而亦可適當地改變該測量期間。
存儲部17依次存儲著利用測量部16而測量到的每基準期間之時脈信號的脈波數。
電源判斷部18讀出此存儲部17中所存儲的各基準期間之時脈信號的脈波數,且判斷電源電壓Vdd之變動量是否在容許範圍內。更具體而言,電源判斷部18根據不將測試信號提供給DUT1之情形、以及將測試信號提供給DUT1之情形時的時脈信號的頻率差,來判斷電源電壓之變動量是否在容許範圍內。又,測試信號供給部11使DUT1從備用狀態過渡至工作狀態且提供預先指定的測試信號。而且,電源判斷部18根據測量部16所測量出之頻率來判斷因DUT1從備用狀態過渡至工作狀態且對應於測試信號而工作時所引起的電源電壓Vdd的變動量是否在容許範圍內。
測試控制部19控制該測試信號供給部11之整體。
圖2表示濾波器部14的結構的一例。
濾波器部14例如具備開關25、電容器26、下拉(pull-down)電阻27、及上拉(pull-up)電阻28。
開關25的一個端子25a連接於DUT1的電源輸入端子1a,而另一個端子25b則連接於電容器26的一個端子。開關25根據測試控制部19發出的控制信號而使端子25a、25b之間連接或者開放。下拉電阻27以及上拉電阻28串聯連接於第1電位+V與第2電位-V之間。電容器26中,未連接於開關25之側的端子連接於下拉電阻27與上拉電阻28的連接點且同時連接於振盪部15。
具有上述結構的濾波器部14在功能上作為高通濾波器(high-pass filter)。因此,濾波器部14以由下拉電阻27以及上拉電阻28來進行電阻分割後的電位為中心,將對應於電源電壓Vdd的變動量而變動的電壓提供給振盪部15。
圖3表示以自環(loop)振盪電路所構成的振盪部15。
以自環振盪電路所構成之振盪部15,例如具有環狀連接之奇數個(本例中為3個)否定邏輯元件31(31-1、31-2、31-3),且將任一否定邏輯元件31(31-1、31-2、31-3)的輸出信號作為時脈信號而輸出。各否定邏輯元件31以濾波器14所輸出的電壓作為驅動電壓源。即,各否定邏輯元件31將與提供給DUT1的電源輸入端子1a的電源電壓Vdd相對應的電壓作為電壓源而工作。
如此之振盪部15在否定邏輯元件31的電源電壓降低之情形時,否定邏輯元件31之上升時間會變長,結果是,產生週期增長之時脈信號。又,若否定邏輯元件31的電源電壓上升,則產生週期縮短的時脈信號。藉此,振盪部15產生一種與提供給DUT1的電源輸入端子1a的電源電壓Vdd相對應之頻率的時脈信號。
另外,振盪部15若可產生與電壓相對應之頻率的時脈信號,則不是自環振盪電路亦無妨。又,以自環振盪電路而構成的振盪部15中,只要至少有一個否定邏輯元件31將一與提供給DUT1之電源輸入端子1a的電源電壓Vdd相對應的電壓作為電壓源而工作即可。
圖4是表示電源電壓變動測試的測試程序的流程圖。又,圖5表示從圖4之步驟S15直至步驟S17的測定裝置10的工作時序。圖5中,(A)表示由時序產生部21所產生的基準時脈,(B)表示由測試控制部19所產生的測試開始信號,(C)表示在測試期間內成為邏輯H的測試循環(test cycle)信號,(D)表示提供給某信號端子1b的測試信號,(E)表示DUT1的消耗電流,(F)表示提供給DUT1之電源輸入端子1a的電源電壓Vdd,(G)表示由振盪部15所輸出之時脈信號的脈波數在每基準期間內的計數值。
首先,測試控制部19設定基準期間的測定次數(步驟S11)。更具體而言,測試裝置10對經過多少個週期的基準週期之後是否測定時脈信號的脈波數來進行設定。
繼而,測試控制部19將測試開始信號設為H邏輯,開始進行測定(步驟S12)。測試開始後,測量部16在每基準期間測量時脈信號的脈波數。存儲部17依次存儲著測量部16所測量出的脈波數。此時,測試控制部19並不將測試信號提供給DUT1,而是使DUT1處於備用狀態。因此,測量部16測定電源電壓Vdd為穩定狀態時的時脈信號的計數值。
繼而,測試控制部19在經過與所設定的測定次數相對應之基準期間後,結束該測定(步驟S13)。
繼而,電源判斷部18讀出存儲於存儲部17中的資料(步驟S14)。
繼而,測試控制部19將測試開始信號設為高邏輯,開始進行測定(步驟S15,時刻t1)。測試開始後,測量部16開始測量時脈信號的脈波數(時間t2)。存儲部17依次存儲著測量部16所測量出的脈波數。另外,此時測試控制部19尚未將測試信號提供給DUT1,DUT1處於備用狀態。
繼而,此測試控制部19在將測試循環信號之邏輯設為高,並且開始將測試信號提供給DUT1,使DUT1從備用狀態過渡至工作狀態(步驟S16,時間t6)。
此處,於時間t6時,若DUT1從備用狀態過渡至工作狀態,則DUT1的消耗電流會急劇增加。若DUT1的電流消耗急據增加,則電源電壓Vdd暫時減少。於電源電壓Vdd的位準減少之情形時,電源部13利用反饋控制而使電源電壓Vdd上升且返回至穩態值(時間t7)。此處,振盪部15所輸出的時脈信號的頻率隨電源電壓Vdd的變動而變動。其結果是,測量部16的計數值在從備用狀態過渡至工作狀態時有所減少(時間t6),然後返回至穩態值(時間t7)。
繼而,測試控制部19經過與所設定的測定次數相對應的基準期間後,結束測定(步驟S17)。
繼而,電源判斷部18讀出存儲於存儲部17中的資料(步驟S18)。
繼而,電源判斷部18算出備用狀態與工作狀態下時脈信號的計數值之差,根據該差來判斷電源電壓Vdd的變動量是否在容許值內(步驟S19)。更具體而言,電源判斷部18求出計數值之差是否在規定之臨限值以上,若在規定之臨限值以上,則判斷為變動量在容許值以外;若未達規定之臨限值,則判斷為變動量在容許範圍內。
然後,在判斷結束後,測試裝置10結束測試。
按照如上所述的方式,測試裝置10將提供給DUT1之電源電壓Vdd的變動轉換為時脈信號的頻率,利用計數器(counter)來測定該頻率。藉此,則測試裝置10可測定出有效提供給DUT1的電源電壓Vdd的變動。
又,測試裝置10計量每基準期間所獲得的時脈信號的脈波數。因此,即使由於雜訊(noise)而導致於各脈波的週期內產生誤差,測試裝置10亦可將該誤差進行平均,可降低雜訊之影響,從而提高測定精度。
另外,並不僅限於如上所述的測定,測試裝置10中,亦可以測量部16測量出的頻率在預先所設定之基準範圍以外為條件,來判斷為上述被測試裝置不良。藉此,測試裝置10可一面針對DUT1進行一般的測試,同時一面對於電源電壓之變動量進行測試,從而可縮短測定時間。
又,測試裝置10的電源判斷部18,亦可以利用良否判斷部12來判斷DUT1為不良、且以電源電壓Vdd的變動量不在容許範圍內為條件,而判斷為由於電源電壓Vdd之異常而導致DUT1的工作不良。藉此,測試裝置10可有效判斷由電源電壓Vdd之異常而導致之DUT1的工作不良。
又,DUT1於判斷為由於電源電壓Vdd之異常而導致工作不良之情形時,若降低工作時脈頻率時亦可能正常工作。因此,測試信號供給部11亦能以判斷為由於電源電壓Vdd之異常而導致DUT1的工作不良為條件,在DUT1之工作頻率降低的狀態下再次提供該測試信號,再次進行DUT1為工作狀態時的測定(步驟S15~S18),並利用再測定結果再次進行上述之判斷處理(步驟S19)。
又,DUT1於判斷為由於電源電壓Vdd之異常而導致工作不良之情形時,藉由調整施加於半導體晶片之基板(substrate)上的後閘極電壓,亦有可能正常工作。因此,測試信號供給部11亦能以判斷為由於電源電壓Vdd之異常而導致工作不良為條件,在調整該DUT1的後閘極電壓的狀態下再次提供該測試信號,再次進行DUT1為工作狀態時的測定(步驟S15~S18),並使用此再測定結果來再次進行此判斷處理(步驟S19)。
以上,已使用實施形態對於本發明加以說明,但本發明之技術性範圍並不僅限於上述實施形態中所揭示之範圍。此行業者瞭解,對於上述實施形態中,可加以多種變更或者改良。根據申請專利範圍之揭示可知,上述加以變更或者改良後之形態亦可包括於本發明之技術範圍內。
1...DUT(被測試裝置)
1a...電源輸入端子
1b...信號端子
10...測試裝置
11...測試信號供給部
12...良否判斷部
13...電源部
14...濾波器部
15...振盪部
16...測量部
17...存儲部
18...電源判斷部
19...測試控制部
21...時序產生部
22...圖案產生部
23...波形成形部
25...開關
25a、25b...開關25之端子
26...電容器
27...下拉電阻
28...上拉電阻
29...下拉電阻27以及上拉電阻28之連接點
31(31-1、31-2、31-3)...否定邏輯元件
圖1表示本實施例中之測試裝置10的結構。
圖2表示本實施例中之濾波器部14的結構的一例。
圖3表示本實施例中之振盪部15的電路例。
圖4是表示電源電壓變動測試的測試程序的流程圖。
圖5表示測試裝置的各信號的時序圖。
1...DUT(被測試裝置)
1a...電源輸入端子
1b...信號端子
10...測試裝置
11...測試信號供給部
12...良否判斷部
13...電源部
14...濾波器部
15...振盪部
16...測量部
17...存儲部
18...電源判斷部
19...測試控制部
21...時序產生部
22...圖案產生部
23...波形成形部
Claims (11)
- 一種測試裝置,其為對提供給被測試裝置之電源電壓的變動進行測試的測試裝置,其具備電源部,其將上述電源電壓提供給被測試裝置之電源輸入端子、輸出時脈信號之振盪器,且該時脈信號之頻率是與提供給上述被測試裝置之上述電源輸入端子的上述電源電壓相對應,測量部,其測量上述時脈信號之頻率,以及電源判斷部,其根據上述測量部所測量出之頻率,判斷上述電源電壓之變動量是否在容許範圍內。
- 如申請專利範圍第1項所述之測試裝置,其中上述振盪器將環狀連接之奇數個否定邏輯元件中的任一上述否定邏輯元件的輸出信號作為時脈信號而進行輸出,至少一個上述否定邏輯元件,以與提供給上述被測試裝置之上述電源輸入端子的上述電源電壓相對應之電壓作為電壓源而工作。
- 如申請專利範圍第1項所述之測試裝置,其中進而具備用以除去上述電源電壓之DC成分的濾波器部,上述振盪器輸出上述時脈信號,且上述時脈訊號的頻 率是與除去DC成分後之上述電源電壓相對應。
- 如申請專利範圍第1項所述之測試裝置,其中上述測量部,藉由預先設定之基準期間內對上述時脈信號的脈波數進行測量,而測量上述時脈信號之頻率,該測試裝置進而具備存儲部,其依次存儲每個上述基準期間內上述時脈信號之脈波數。
- 如申請專利範圍第1項所述之測試裝置,其中上述電源判斷部,以上述測量部所測量出的頻率在預先設定之基準範圍外為條件,以判斷為上述被測試裝置不良。
- 如申請專利範圍第1項所述之測試裝置,其中進而具備測試信號供給部,其將使上述被測試裝置工作之測試信號提供給上述被測試裝置之信號端子,上述測量部分別對於不將上述測試信號提供給被測試裝置之情形、以及將上述測試信號提供給被測試裝置之情形,測量上述時脈信號的頻率,上述電源判斷部根據不將上述測試信號提供給被測試裝置之情形時、以及將上述測試信號提供給被測試裝置之情形時的時脈信號的頻率之差,來判斷上述電源電壓之變動量是否在容許範圍內。
- 如申請專利範圍第1項所述之測試裝置,其中進而具備測試信號供給部,其將使上述被測試裝置工作之測試信號提供給上述被測試裝置之信號端子;上述測試信號供給部提供使上述被測試裝置由備用狀 態過渡至工作狀態的預先指定的測試信號;上述電源判斷部根據上述測量部所測量出之頻率,來判斷上述被測試裝置自上述備用狀態過渡至上述工作狀態時根據上述測試信號而工作所造成的上述電源電壓之變動量是否在容許範圍內。
- 如申請專利範圍第1項所述之測試裝置,其中該測試裝置進而具備測試信號供給部,其將使上述被測試裝置工作之測試信號提供給上述被測試裝置之信號端子、以及良否判斷部,其根據上述被測試裝置對應於上述測試信號而輸出之輸出信號來判斷上述被測試裝置的良否,上述電源判斷部,以上述良否判斷部判斷上述被測試裝置為不良、且上述電源電壓之變動量不在容許範圍內為條件,以判斷為由於上述電源電壓之異常而導致上述被測試裝置之工作不良。
- 如申請專利範圍第8項所述之測試裝置,其中上述測試信號供給部以判斷為由於上述電源電壓之異常而產生上述被測試裝置之工作不良為條件,在使上述被測試裝置的工作頻率降低之狀態下再次提供上述測試信號。
- 如申請專利範圍第8項所述之測試裝置,其中上述測試信號供給部,以判斷為由於電源電壓之異常而產生上述被測試裝置之工作不良為條件,對應於上述電源電壓之變動量而改變上述被測試裝置之後閘極電壓後, 再次提供上述測試信號。
- 一種測試方法,其對提供給被測試裝置之電源電壓的變動進行測試,包括:電源階段,其將上述電源電壓提供給上述被測試裝置之電源輸入端子、輸出時脈信號的振盪階段,且該時脈信號的頻率是與提供給上述被測試裝置之上述電源輸入端子的上述電源電壓相對應、測量階段,其測量上述時脈信號之頻率,以及電源判斷階段,其根據上述測量階段所測量出之頻率,判斷上述電源電壓之變動量是否在容許範圍內。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005257435A JP4925630B2 (ja) | 2005-09-06 | 2005-09-06 | 試験装置および試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200710418A TW200710418A (en) | 2007-03-16 |
TWI395956B true TWI395956B (zh) | 2013-05-11 |
Family
ID=37835586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095132531A TWI395956B (zh) | 2005-09-06 | 2006-09-04 | 測試裝置以及測試方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7696771B2 (zh) |
JP (1) | JP4925630B2 (zh) |
KR (1) | KR100965496B1 (zh) |
DE (1) | DE112006002395T5 (zh) |
TW (1) | TWI395956B (zh) |
WO (1) | WO2007029463A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009250807A (ja) * | 2008-04-07 | 2009-10-29 | Seiko Epson Corp | 周波数測定装置及び測定方法 |
JP2010271091A (ja) * | 2009-05-20 | 2010-12-02 | Seiko Epson Corp | 周波数測定装置 |
JP5440999B2 (ja) * | 2009-05-22 | 2014-03-12 | セイコーエプソン株式会社 | 周波数測定装置 |
JP5517033B2 (ja) * | 2009-05-22 | 2014-06-11 | セイコーエプソン株式会社 | 周波数測定装置 |
JP5582447B2 (ja) * | 2009-08-27 | 2014-09-03 | セイコーエプソン株式会社 | 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス |
JP5815918B2 (ja) * | 2009-10-06 | 2015-11-17 | セイコーエプソン株式会社 | 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置 |
JP5876975B2 (ja) * | 2009-10-08 | 2016-03-02 | セイコーエプソン株式会社 | 周波数測定装置及び周波数測定装置における変速分周信号の生成方法 |
JP5883558B2 (ja) | 2010-08-31 | 2016-03-15 | セイコーエプソン株式会社 | 周波数測定装置及び電子機器 |
JP6322378B2 (ja) * | 2013-10-09 | 2018-05-09 | エイブリック株式会社 | 検出装置 |
US9523737B2 (en) * | 2015-01-04 | 2016-12-20 | NewAE Technology Inc. | Insertion of faults into computer systems |
JP2020128947A (ja) * | 2019-02-12 | 2020-08-27 | ソニーセミコンダクタソリューションズ株式会社 | 検出器 |
JP2023106153A (ja) * | 2022-01-20 | 2023-08-01 | ソニーセミコンダクタソリューションズ株式会社 | 測距装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001004692A (ja) * | 1999-01-01 | 2001-01-12 | Advantest Corp | 半導体試験装置 |
US20010010467A1 (en) * | 2000-01-31 | 2001-08-02 | Tanita Corporation | Bioelectrical impedance measuring apparatus constructed by one-chip integrated circuit |
US6690242B2 (en) * | 2001-12-21 | 2004-02-10 | Texas Instruments Incorporated | Delay circuit with current steering output symmetry and supply voltage insensitivity |
US20050022080A1 (en) * | 2003-05-07 | 2005-01-27 | Syed Ahmed Rashid | Systems and methods associated with test equipment |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60247942A (ja) * | 1984-05-23 | 1985-12-07 | Advantest Corp | 半導体メモリ試験装置 |
JPS63184075A (ja) * | 1987-01-27 | 1988-07-29 | Matsushita Electric Works Ltd | 過電流検出回路 |
JP2654808B2 (ja) * | 1988-06-13 | 1997-09-17 | 株式会社アドバンテスト | Ic試験装置 |
JPH027582A (ja) * | 1988-06-27 | 1990-01-11 | Nippon Telegr & Teleph Corp <Ntt> | 超伝導装置 |
JPH027582U (zh) * | 1988-06-28 | 1990-01-18 | ||
JPH0622902B2 (ja) * | 1988-11-24 | 1994-03-30 | 高島屋日発工業株式会社 | 自動車内装品の製造法 |
US5369375A (en) * | 1989-01-11 | 1994-11-29 | Nartron Corporation | Sinewave generating circuit and amplitude demodulator |
JPH02143839U (zh) * | 1989-04-28 | 1990-12-06 | ||
JPH06174764A (ja) * | 1992-12-10 | 1994-06-24 | Fuji Electric Co Ltd | 電圧検出器 |
JP3063614B2 (ja) * | 1996-03-28 | 2000-07-12 | 日本電気株式会社 | 半導体集積回路及びその試験方法 |
KR100232219B1 (ko) * | 1996-10-24 | 1999-12-01 | 김영환 | 저전압 감지 회로 |
EP1045251A3 (en) * | 1999-04-14 | 2001-09-12 | Matsushita Electric Industrial Co., Ltd. | Voltage detecting circuit |
JP3548483B2 (ja) * | 2000-02-10 | 2004-07-28 | Necエレクトロニクス株式会社 | 半導体デバイスの試験方法および試験装置 |
US6445208B1 (en) | 2000-04-06 | 2002-09-03 | Advantest Corp. | Power source current measurement unit for semiconductor test system |
JP3578043B2 (ja) * | 2000-04-14 | 2004-10-20 | 松下電器産業株式会社 | 電源電圧検出回路 |
DE10297345T5 (de) | 2001-10-19 | 2004-11-18 | Advantest Corp. | Phasenregelkreisschaltung, Delay-Locked-Loop-Schaltung, Taktgenerator, Halbleitertestgerät und integrierter Halbleiterschaltkreis |
US7250807B1 (en) * | 2003-06-05 | 2007-07-31 | National Semiconductor Corporation | Threshold scaling circuit that minimizes leakage current |
JP4593891B2 (ja) * | 2003-07-08 | 2010-12-08 | パナソニック株式会社 | 半導体装置 |
EP1699134A4 (en) * | 2003-12-18 | 2010-12-08 | Advantest Corp | DELAY CIRCUIT AND TESTING APPARATUS |
JP4260034B2 (ja) * | 2004-01-30 | 2009-04-30 | 三洋電機株式会社 | クロック生成方法及びクロック生成装置 |
JP4199144B2 (ja) | 2004-03-11 | 2008-12-17 | 株式会社東芝 | ウェイト関数生成装置、参照信号生成装置、送信信号生成装置、信号処理装置及びアンテナ装置 |
JP4659493B2 (ja) * | 2005-03-23 | 2011-03-30 | 株式会社アドバンテスト | 電源回路及び試験装置 |
JP4713913B2 (ja) * | 2005-03-31 | 2011-06-29 | 株式会社アドバンテスト | 電源回路及び試験装置 |
JP4630122B2 (ja) * | 2005-05-11 | 2011-02-09 | 株式会社アドバンテスト | 試験装置、及び試験方法 |
JP4542975B2 (ja) * | 2005-09-27 | 2010-09-15 | 株式会社アドバンテスト | 電子デバイス、負荷変動補償回路、電源装置、及び試験装置 |
JP4162251B2 (ja) * | 2006-12-07 | 2008-10-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体集積回路装置及びそれを備える内部電源制御システム |
JP5074789B2 (ja) * | 2007-03-06 | 2012-11-14 | 住友電気工業株式会社 | 接続構造体 |
-
2005
- 2005-09-06 JP JP2005257435A patent/JP4925630B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-17 WO PCT/JP2006/316165 patent/WO2007029463A1/ja active Application Filing
- 2006-08-17 KR KR1020087005490A patent/KR100965496B1/ko not_active IP Right Cessation
- 2006-08-17 DE DE112006002395T patent/DE112006002395T5/de not_active Withdrawn
- 2006-09-04 TW TW095132531A patent/TWI395956B/zh not_active IP Right Cessation
-
2008
- 2008-03-05 US US12/042,343 patent/US7696771B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001004692A (ja) * | 1999-01-01 | 2001-01-12 | Advantest Corp | 半導体試験装置 |
US20010010467A1 (en) * | 2000-01-31 | 2001-08-02 | Tanita Corporation | Bioelectrical impedance measuring apparatus constructed by one-chip integrated circuit |
US6690242B2 (en) * | 2001-12-21 | 2004-02-10 | Texas Instruments Incorporated | Delay circuit with current steering output symmetry and supply voltage insensitivity |
US20050022080A1 (en) * | 2003-05-07 | 2005-01-27 | Syed Ahmed Rashid | Systems and methods associated with test equipment |
Also Published As
Publication number | Publication date |
---|---|
DE112006002395T5 (de) | 2008-07-03 |
JP4925630B2 (ja) | 2012-05-09 |
KR100965496B1 (ko) | 2010-06-24 |
KR20080034026A (ko) | 2008-04-17 |
US20090058452A1 (en) | 2009-03-05 |
WO2007029463A1 (ja) | 2007-03-15 |
TW200710418A (en) | 2007-03-16 |
US7696771B2 (en) | 2010-04-13 |
JP2007071622A (ja) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI395956B (zh) | 測試裝置以及測試方法 | |
JP5179864B2 (ja) | 精密時間測定装置及び方法 | |
EP1582882A2 (en) | Method of measuring duty cycle | |
JP4630122B2 (ja) | 試験装置、及び試験方法 | |
US7496137B2 (en) | Apparatus for measuring jitter and method of measuring jitter | |
US6445208B1 (en) | Power source current measurement unit for semiconductor test system | |
US20110109377A1 (en) | Semiconductor integrated circuit | |
TW200403926A (en) | Jitter measurement circuit for measuring jitter of target signal on the basis of sampling data string obtained by using ideal cyclic signal | |
TW202247610A (zh) | 基於時脈循環時間測量的自適應頻率縮放 | |
JP5047187B2 (ja) | キャリブレーション装置、キャリブレーション方法、及び試験装置 | |
JP5381001B2 (ja) | 半導体集積回路及び半導体集積回路の試験方法 | |
WO2009128160A1 (ja) | 電源安定化回路、電子デバイス、および、試験装置 | |
TWI401458B (zh) | 校正裝置、校正方法、測試裝置,以及測試方法 | |
JP2952131B2 (ja) | 半導体集積回路の試験装置 | |
EP1875258B1 (en) | Test prepared integrated circuit with an internal power supply domain | |
US9645195B2 (en) | System for testing integrated circuit | |
JP3847150B2 (ja) | 半導体集積回路とそのジッタ測定方法 | |
WO2023218973A1 (ja) | 試験回路、および半導体試験装置 | |
JP2006343345A (ja) | 半導体集積回路とそのジッタ測定方法 | |
CN108763642A (zh) | 参数监视器及监视集成电路上的被动元件的参数的方法 | |
JP2004342161A (ja) | 半導体試験装置および方法 | |
JP3732462B2 (ja) | 集積回路の検査方法および検査装置 | |
JPH03216565A (ja) | 入力閾値電圧測定方法 | |
JP2004101340A (ja) | Ic試験方法及びその試験方法を用いたic試験装置 | |
JP2004191236A (ja) | 半導体集積回路の検査方法および検査装置、ならびに半導体集積回路の検査用信号取得方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |