JP2004191236A - 半導体集積回路の検査方法および検査装置、ならびに半導体集積回路の検査用信号取得方法 - Google Patents
半導体集積回路の検査方法および検査装置、ならびに半導体集積回路の検査用信号取得方法 Download PDFInfo
- Publication number
- JP2004191236A JP2004191236A JP2002360768A JP2002360768A JP2004191236A JP 2004191236 A JP2004191236 A JP 2004191236A JP 2002360768 A JP2002360768 A JP 2002360768A JP 2002360768 A JP2002360768 A JP 2002360768A JP 2004191236 A JP2004191236 A JP 2004191236A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit
- signal
- supply current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】検査対象回路を複数の異なる内部状態で静止させることができない場合でも、静止電源電流に基づいた検査を行うことができる半導体集積回路の検査方法および検査装置を提供する。
【解決手段】検査対象回路１００を活性状態に設定するための第１の信号と、検査対象回路１００を静止状態に設定するための第２の信号とを、検査対象回路１００に対して一定の周期で交互に入力し、第２の信号の入力期間における検査対象回路の電源電流を測定する。同一の内部状態における静止電源電流測定を繰り返して得られる測定データ系列は、測定が繰り返されるたびに電流値が低下する規則性を有している。この規則性を利用して、検査対象回路の良／不良を判定することができる。
【選択図】 図２
【解決手段】検査対象回路１００を活性状態に設定するための第１の信号と、検査対象回路１００を静止状態に設定するための第２の信号とを、検査対象回路１００に対して一定の周期で交互に入力し、第２の信号の入力期間における検査対象回路の電源電流を測定する。同一の内部状態における静止電源電流測定を繰り返して得られる測定データ系列は、測定が繰り返されるたびに電流値が低下する規則性を有している。この規則性を利用して、検査対象回路の良／不良を判定することができる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、静止電源電流に基づいた半導体集積回路の検査方法および検査装置、ならびに、静止電源電流に基づいた半導体集積回路の検査に用いられる検査用信号の取得方法に関する。
【０００２】
【従来の技術】
半導体集積回路の不良を検査する方法の１つとして、静止電源電流ＩＤＤＱ（quiescent power supply current）を用いた試験（以降、ＩＤＤＱ試験と表記する）がある。
【０００３】
ＩＤＤＱ試験は、検査対象の半導体集積回路（以降、検査対象回路と表記する）が静止状態にあるときの電源電流に基づいてその良否を判定する試験であり、主としてＣＭＯＳ回路で構成された集積回路の量産試験に広く採用されている。
【０００４】
ＣＭＯＳ回路は、ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタとが電源ライン間に相補的に接続された回路であり、正常なＣＭＯＳ回路において静止状態に流れる電源電流は、ＭＯＳトランジスタの漏れ電流と等しい。このため、正常な集積回路の全体の静止電源電流は非常に小さな値になる。欠陥を含んでいる集積回路は、測定した静止電源電流と固定の上限値とを比較することによって、精度良く検出することができる。
【０００５】
ところが、トランジスタ・サイズの微細化が進むにつれて、ＭＯＳトランジスタの漏れ電流が指数関数的に大きくなり、製造条件の僅かな変動によって、検査対象回路の個体間に非常に大きな静止電源電流のばらつきが生じるようになっている。このため、最小加工寸法が０．２μｍを切るディープ・サブミクロンと呼ばれるような段階の製造プロセスにおいて、上述のような上限値との単純比較によりＩＤＤＱ試験を行うことは、ほとんど不可能になっている。
【０００６】
トランジスタ・サイズの微細化に伴うこうした問題を改善するために、以下に述べるような幾つかのＩＤＤＱ試験法が提案されている。
これらの試験法では、いずれも、検査対象回路の内部状態が異なる複数の内部状態に順次設定され、その各々の内部状態における静止電源電流が測定される。内部状態の変遷に伴う静止電源電流の変動傾向には規則性があることが知られており、この規則性を利用して、検査対象回路の不良が検出される。
【０００７】
１．ΔＩＤＤＱ法（特許文献１を参照）
異なる内部状態で測定された静止電源電流ＩＤＤＱの差に上限を設ける方法である。たとえば、静止電源電流ＩＤＤＱの最小値と最大値との差がこの上限を超える場合に、検査対象回路を不良品と判定する。
【０００８】
２．電流比法（非特許文献１を参照）
静止電源電流の最大値と最小値との比が、異なるサンプルにおいて近似する性質を利用する方法である。
この方法では、たとえば、複数のサンプルにおける静止電源電流を予め測定し、その最大値と最小値との関係を１次式で近似する。また、静止電源電流ＩＤＤＱを最小にすると思われるテスト・パターン上の測定点を予め決定する。静止電源電流の良品範囲は、この特定の測定点における測定値を用いて、検査対象回路ごとに設定する。すなわち、静止電源電流の下限値は、この特定の測定点における測定値（推定される最小値）からマージンを差し引いた値に設定する。静止電源電流の上限値は、この特定の測定点における測定値から、上述の近似式を用いて静止電源電流の最大値を推定し、推定した最大値にマージンを加えた値に設定する。他の測定点における測定値がこの上下限値の範囲を超える場合に、検査対象回路を不良品と判定する。
【０００９】
３．線形規則法（特許文献２、非特許文献２を参照）
回路の内部状態が異なる複数の測定点における静止電源電流の平均値と、それぞれの測定点における静止電源電流の測定値との比（平均値比）が、異なるサンプルにおいて近似する性質を利用する方法である。
この方法では、たとえば、シミュレーション結果や良品の実測結果などを用いて、平均値比とその誤差を予め推定する。そして、検査対象回路の測定で得られた静止電源電流の平均値と推定した平均値比とを用いて、各測定点における静止電源電流の推定値を求める。この推定値と実際の測定値との差が推定した誤差を超える場合、検査対象回路を不良品と判定する。
【００１０】
【特許文献１】
米国特許第５８８９４０８号明細書
【特許文献２】
特開２００１−９１５６６号公報
【特許文献３】
特開２００２−１０７４０４号公報
【非特許文献１】
Ｐ．マックスウェル（P.Maxwell）他６名，「電流比：製品ＩＤＤＱ試験における自己スケーリング法（Current Ratios: A Self-Scaling technique for Production IDDQ Testing）」，インターナショナル・テスト・カンファレンス（International Test Conference），（米国），ＩＥＥＥ，１９９９年３月，ｐ．７３８−７４６
【非特許文献２】
Ｙ．奥田（Y.Okuda），「ＤＥＣＯＵＰＬＥ：ディープ・サブミクロンＩＤＤＱにおける欠陥電流の検出（DECOUPLE:Defect Current Detection in Deep Submicron IDDQ）」，インターナショナル・テスト・カンファレンス（International Test Conference），（米国），ＩＥＥＥ，２０００年，ｐ．１９９−２０６
【非特許文献３】
Ｙ．奥田（Y.Okuda），「規則性に基づいたＩＤＤＱ試験のための固有シグニチャ（Eigen-Signatures for Regularity-based IDDQ Testing）」，ＶＬＳＩテスト・シンポジウム（VLSI Test Symposium），（米国），ＩＥＥＥ，２００２年，ｐ．２８９−２９４
【００１１】
【発明が解決しようとする課題】
ところで、これらの方法では、静止電源電流として、内部トランジスタの漏れ電流のみが流れることを前提としている。しかしながら、加工寸法の微細化とともに集積回路はますます大規模化と複雑化の一途を辿っており、集積回路中の全てのブロックにおいて静止状態を保証することが困難になりつつある。
【００１２】
たとえば、複数種類の電源電圧が集積回路に供給される場合、異なる電源系のインターフェース部分においてプルアップ回路などの定常電流を流す回路が含まれるため、こうした定常電流が遮断される状態を選んで試験を行う必要がある。
【００１３】
集積回路にＤＲＡＭ（dynamic random access memory）が組み込まれる場合は、メモリ・セルに蓄積された電荷の放電電流が静止電源電流に加算されるため、ＤＲＡＭの動作が停止する状態を選んで試験を行う必要がある。
【００１４】
また、第三者により開発された回路、たとえばＩＰ（intellectual property）と呼ばれるような大規模セルが集積回路に組み込まれていると、通常、その内部の詳細な回路は不明であるため、静止状態か否かを判定することが難しい場合がある。
【００１５】
そのため、静止電源電流の測定を行うことできる集積回路の内部状態が一部に限られてしまい、これらの試験法を用いることが困難であるという不利益が存在する。
また、静止状態の判定が難しいことから、静止電源電流の測定で用いられるテスト・パターンを見出すことが困難であるという不利益も存在する。
【００１６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、検査対象回路を複数の異なる内部状態で静止させることができない場合でも、静止電源電流に基づいた検査を行うことができる半導体集積回路の検査方法および検査装置を提供することにある。
また、本発明の他の目的は、静止電源電流に基づいた半導体集積回路の検査に用いる検査用信号の簡易な取得方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の観点に係る半導体集積回路の検査方法は、検査対象の半導体集積回路を活性状態に設定するための第１の信号と、上記検査対象回路を静止状態に設定するための第２の信号とを、上記検査対象回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記検査対象回路の電源電流を測定する第１のステップと、上記第１のステップの一連の測定結果が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する第２のステップとを有する。
【００１８】
本発明の半導体集積回路の検査方法によれば、第１のステップにおいて、検査対象回路を活性状態に設定するための第１の信号と、検査対象回路を静止状態に設定するための第２の信号とが、検査対象回路に対して一定の周期で交互に入力され、第２の信号の入力期間における検査対象回路の電源電流が測定される。この測定結果として得られる一連の測定結果が規定の良品範囲を超える場合、第２のステップにおいて、検査対象回路が不良品と判定される。
【００１９】
好適には、第１のステップにおいて、検査対象回路に供給される電源電圧が一定に保たれる。
【００２０】
本発明の第２の観点に係る半導体集積回路の検査装置は、検査対象の半導体集積回路を活性状態に設定するための第１の信号と、上記検査対象回路を静止状態に設定するための第２の信号とを、上記検査対象回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記検査対象回路の電源電流を測定する測定手段と、上記測定手段の一連の測定結果が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する判定手段とを有する。
【００２１】
本発明の第３の観点に係る半導体集積回路の検査用信号取得方法は、静止電源電流に基づいた半導体集積回路の検査に用いる検査用信号の取得方法であって、半導体集積回路を活性状態に設定する第１の信号と、第２の信号とを、上記半導体集積回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記半導体集積回路の電源電流を測定するステップと、上記第１のステップにおける一連の電源電流の測定結果が規定の範囲内にある場合、上記第２の信号を上記検査用信号として取得するステップとを有する。
【００２２】
【発明の実施の形態】
図１は、本発明の実施形態に係る半導体集積回路の検査装置の構成例を示すブロック図である。
図１に示す検査装置は、テスト・パターン記憶部１０と、測定制御部２０と、信号駆動部３０と、電流測定部４０と、ＩＤＤＱ記憶部５０と、判定情報記憶部６０と、判定部７０と、出力部８０とを有する。
テスト・パターン記憶部１０、測定制御部２０、信号駆動部３０および電流測定部４０を含むユニットは、本発明の測定手段の一実施形態である。
判定部７０は、本発明の判定手段の一実施形態である。
【００２３】
（テスト・パターン記憶部１０）
テスト・パターン記憶部１０は、ＩＤＤＱ試験に用いられるテスト・パターンＴＰに関するテスト・パターン情報と、テスト・パターンＴＰ上の測定点に関するストローブ情報とを記憶する。
【００２４】
テスト・パターン情報は、検査対象回路１００を活性状態に設定するための第１の信号と、検査対象回路１００を静止状態に設定するための第２の信号とを、信号駆動部３０から検査対象回路１００に対して一定の周期で交互に入力させる情報を含んでいる。
第１の信号としては、たとえば、検査対象回路１００に含まれるスキャン・テスト回路に所定のビット列を注入する信号パターンや、検査対象回路１００の機能試験において用いられる種々の信号パターンが用いられる。
第２の信号としては、たとえば、検査対象回路１００を待機状態（スタンバイ状態）に設定する信号が用いられる。
【００２５】
また、ストローブ情報は、第２の信号の入力期間において検査対象回路１００の電源電流を電流測定部４０に測定させるための情報を含んでいる。
【００２６】
（測定制御部２０）
測定制御部２０は、テスト・パターン記憶部１０に記憶されたテスト・パターン情報およびストローブ情報を読み出し、読み出したテスト・パターン情報およびストローブ情報を信号駆動部３０に供給して、静止電源電流の測定を開始させる。また、電流測定部４０における測定の結果として得られた測定データを、ＩＤＤＱ記憶部５０に対して順次書き込む処理を行う。
【００２７】
（信号駆動部３０）
信号駆動部３０は、測定制御部２０から供給されるテスト・パターン情報に応じたテスト・パターンＴＰを生成して検査対象回路１００に入力する。また、測定制御部２０から供給されるストローブ情報に応じたタイミングで、測定点を示すパルス信号を電流測定部４０に供給する。
【００２８】
（電流測定部４０）
電流測定部４０は、信号駆動部３０からパルス信号が供給されるタイミングに同期して、検査対象回路１００の電源電流を測定する。
【００２９】
（ＩＤＤＱ記憶部５０）
ＩＤＤＱ記憶部５０は、測定制御部２０の制御によって、電流測定部４の測定データを順次記憶する。
【００３０】
（判定情報記憶部６０）
判定情報記憶部６０は、判定部７０において判定基準を設定するために用いられる情報を記憶する。
【００３１】
（判定部７０）
判定部７０は、ＩＤＤＱ記憶部５０に格納された一連の測定データが、判定情報記憶部６０の情報を用いて設定した良品範囲を超える場合に、検査対象回路１００を不良品と判定する。
【００３２】
判定の方法としては、たとえば、特許文献１に記載されているΔＩＤＤＱ法と同様な方法を用いることができる。
すなわち、ＩＤＤＱ記憶部５０に記憶された電源電流の測定データ系列の変動幅が規定の良品範囲を超える場合に、検査対象回路１００を不良品と判定する。
【００３３】
また、判定部７０は、非特許文献１に記載されている電流比法と同様な方法により判定を行っても良い。
たとえば、静止電源電流を最小にすると推定される特定の測定点の測定値からマージンを差し引くことにより、良否判定の下限値を算出し、この特定の測定値から近似される静止電源電流の最大値にマージンを加算することにより、良否判定の上限値を算出する。他の測定点の測定値が、この算出した上下限値を超える場合に、検査対象回路１００を不良品と判定する。
この場合、最小値の推定に用いる測定点の情報や、最大値の推定に用いる近似式の情報、マージンの情報などは、判定情報記憶部６０から取得することができる。
【００３４】
また、判定部７０は、特許文献２および非特許文献２に記載されている線形規則法と同様な方法により判定を行っても良い。
たとえば、各測定点での静止電源電流の測定値を平均し、その平均値と予め推定された平均値比とを用いて、各測定点における静止電源電流の推定値を求める。この推定値と実際の測定値との差が推定した誤差を超える場合に、検査対象回路１００を不良品と判定する。
この場合、推定される平均値比とその誤差の情報は、判定情報記憶部６０から取得することができる。
【００３５】
また、判定部７０は、線形規則法の別な方法として、特許文献３および非特許文献３に記載されている方法により判定を行っても良い。
たとえば、電源電流の測定データ系列を正規化したデータ系列が規定の良品範囲を超える場合に、検査対象回路を１００不良品と判定する。
【００３６】
（出力部８０）
出力部８０は、判定部７０から判定結果の情報を受けて、これを所定の情報に変換して出力する。たとえば印刷装置や表示装置、ネットワーク・インターフェース装置などを有しており、判定部７０の判定結果を、画面表示や印刷物、ネットワークへの伝送情報として出力する。
【００３７】
上述した構成を有する半導体集積回路の検査装置の動作を説明する。
図２は、図１に示す半導体集積回路の検査装置の動作を示すフローチャートである。
【００３８】
ステップＳ１：
検査が開始されると、テスト・パターン記憶部１０に記憶されたテスト・パターン情報およびストローブ情報が制御部２０に読み込まれ、信号駆動部３０に供給される。
【００３９】
ステップＳ２〜Ｓ５：
テスト・パターン情報に応じたテスト・パターンＴＰが信号駆動部３０において生成され、検査対象回路１００に入力されるとともに、ストローブ情報に応じたタイミングで、検査対象回路１００の電源電流が測定される。
これにより、検査対象回路１００を活性状態に設定するための第１の信号が検査対象回路１００に入力され（ステップＳ２）、次いで、検査対象回路１００を静止状態に設定するための第２の信号が検査対象回路１００に入力される（ステップＳ３）。第２の信号の入力期間において、検査対象回路１００の電源電流が測定され、その測定結果がＩＤＤＱ記憶部５０に記憶される（ステップＳ４）。
ステップＳ２〜Ｓ３の処理はたとえばＮ回反復され（ステップＳＴ５）、テスト・パターンＴＰの終了時には、ＩＤＤＱ記憶部５０にデータ数Ｎの測定データ系列が記憶される。
【００４０】
ここで、静止電源電流の具体的な測定例を示しながら、ステップＳ２〜Ｓ５の繰り返し測定により得られる測定データ系列の特性について説明する。
【００４１】
図３は、トランジスタのゲート長が０．１８μｍのＣＭＯＳ集積回路に対してステップＳ２〜Ｓ５の測定を１００回繰り返して得られた静止電源電流の測定値を、測定順に並べた図である。
縦軸は静止電源電流の測定値を示し、横軸は１００回の測定における測定の順番に対応した測定番号ｉを示す。
なお、図３に示す測定例では、ステップＳ２における回路活性化用の信号（第１の信号）として、半導体集積回路内部のスキャン・テスト回路にビット列を注入する信号パターンが用いられている。
【００４２】
図３に示すように、同じ第１の信号を用いて活性化され、同じ第２の信号を用いて静止状態にされた検査対象回路の静止電源電流を測定しているにも関わらず、その測定値は一定の値とはならず、測定を繰り返すうちに徐々に低下する傾向を有していることが分かる。
【００４３】
図４は、平均正規化係数ＥＮＩＡｉを測定番号順に並べた図である。
平均正規化係数ＥＮＩＡｉは、図３と同様な測定を複数のサンプルに対して行い、測定番号ｉの測定データＩＱｉを正規化して正規化係数ＥＮＱｉを求め、これを全サンプルで平均化して得られる係数である。
【００４４】
測定番号ｉの測定データＩＱｉに対する正規化係数ＥＮＩｉは、測定データＩＱｉの平均値Ｉｑおよび標準偏差σＱを用いて次式のように表される。
【００４５】
【数１】
ＥＮＩｉ＝（ＩＱｉ−Ｉｑ）／σＱ …（１）
【００４６】
図４に示す平均正規化係数ＥＮＩＡｉは、式（１）に示す正規化係数ＥＮＩｉを５５８個のサンプルにおいて算出して平均化した係数である。
図４からも一層明らかなように、測定を繰り返すうちに静止電源電流が低下する図３の特性は、サンプルの違いに依らず一定の規則性を有している。
【００４７】
ステップＳＴ５：
判定部７０では、このような測定データ系列の規則性を利用することによって、検査対象回路１００の良／不良が判定される。
すなわち、ＩＤＤＱ記憶部５０に記憶された一連の測定データが、判定情報記憶部６０の情報を用いて設定した良品範囲を超える場合に、検査対象回路１００が不良品と判定され、これを超えない場合に良品と判定される。
【００４８】
測定データ系列の規則性を利用して判定が行われることから、その判定手法として、ΔＩＤＤＱ法や電流比法、線形規則法など、既に知られた様々なＩＤＤＱ試験法における判定方法を用いることができる。
【００４９】
一例として、正規化係数ＥＮＱｉを用いた判定方法を説明する。
この方法では、予め多数のサンプルについてステップＳ１〜Ｓ５と同様の測定が行われ、得られた多数の測定データ系列から、平均正規化係数ＥＮＩＡｉが算出される。算出された平均正規化係数ＥＮＩＡｉは、判定情報記憶部６０に格納される。検査対象回路１００の良否は、検査対象回路１００の正規化係数ＥＮＩｉと平均正規化係数ＥＮＩＡｉとの差に応じて判定される。
【００５０】
正の数値Ｅ１ｉおよびＥ２ｉを用いて、良品と判定される正規化係数ＥＮＩｉの下限値および上限値を
下限値 … ＥＮＩＡｉ−Ｅ１ｉ；
上限値 … ＥＮＩＡｉ＋Ｅ２ｉ；
と定めると、良品の正規化係数ＥＮＩｉは次の式を満足する。
【００５１】
【数２】
ＥＮＩＡｉ−Ｅ１ｉ≦ＥＮＩｉ …（２）
ＥＮＩＡｉ＋Ｅ２ｉ≧ＥＮＩｉ …（３）
【００５２】
式（２）および（３）に式（１）を代入して整理すると、次式が成立する。
【００５３】
【数３】
σＱ×（ＥＮＩＡｉ−Ｅ１ｉ）＋Ｉｑ≦ＩＱｉ …（２Ａ）
σＱ×（ＥＮＩＡｉ＋Ｅ２ｉ）＋Ｉｑ≧ＩＱｉ …（３Ａ）
【００５４】
式（２Ａ）および（３Ａ）から、測定データＩＱｉの下限値ＩＬｉおよび上限値ＩＵｉは、次式のように表される。
【００５５】
【数４】
ＩＬｉ＝σＱ×（ＥＮＩＡｉ−Ｅ１ｉ）＋Ｉｑ …（４）
ＩＵｉ＝σＱ×（ＥＮＩＡｉ＋Ｅ２ｉ）＋Ｉｑ …（５）
【００５６】
判定部７０では、判定情報記憶部６０に格納された平均正規化係数ＥＮＩＡｉと、検査対象回路１００の測定データ系列から算出した平均値Ｉｑおよび標準偏差σＱとを用いて、測定番号ごとに下限値ＩＬｉおよび上限値ＩＵｉが算出される。測定データＩＱｉがこの上下限値を超える場合に、検査対象回路１００は不良品と判定される。
【００５７】
なお、式（２）〜（５）における正の数値Ｅ１ｉおよびＥ２ｉは、たとえば測定番号ｉに依らない定数に設定しても良いし、平均正規化係数ＥＮＩＡｉに対応する標準偏差σＥＮｉの３倍の値に設定しても良い。
【００５８】
図５および図６は、図４に示す平均正規化係数ＥＮＩＡｉを用いて設定された上下限値に基づいて良品および不良品と判定された測定データ系列の一例を示す図である。
図５および図６において、曲線Ｃ１およびＣ３は上限値を示し、曲線Ｃ２およびＣ４は下限値を示す。
図５に示す良品の測定データ系列では、上下限値の範囲内にほとんどの測定データが含まれるのに対して、図６に示す不良品の測定データ系列では、多くの測定データが上下限値の範囲を逸脱している。
【００５９】
ステップＳＴ６：
ステップＳＴ５で得られた判定結果が、出力部８０において画面表示や印刷物などとして出力される。
【００６０】
以上説明したように、図１に示す半導体集積回路の検査装置によれば、検査対象回路１００を活性状態に設定するための第１の信号と、検査対象回路１００を静止状態に設定するための第２の信号とが、検査対象回路１００に対して一定の周期で交互に入力され、第２の信号の入力期間における検査対象回路の電源電流が測定される。測定の繰り返しによって得られる測定データ系列は、図４に示すように、測定が繰り返されるたびに電流値が低下する規則性を有している。この規則性により、測定データ系列が規定の良品範囲を超えるか否かに応じて、検査対象回路の良／不良が判定される。
したがって、検査対象回路を複数の異なる内部状態で静止させることができない場合であっても、少なくとも１つの内部状態において検査対象回路を静止状態にすることができれば、半導体集積回路をその内部状態に設定する第２の信号を用いて、ＩＤＤＱ試験を行うことができる。
ほとんどの集積回路は、動作仕様としてスタンバイ状態を有しており、このスタンバイ状態では、電力消費を削減するために静止状態が要求されている。また、スタンバイ状態を持たない集積回路でも、１点だけに限定すれば、静止状態を容易に保証することができる。このことから、従来はＩＤＤＱ試験が困難だったディープ・サブミクロンの半導体集積回路においても、これを容易にを行うことが可能になる。
【００６１】
また、図４に示すような測定データ系列の規則性を利用して、ＩＤＤＱ試験に用いるテスト・パターンを容易に取得することが可能になる。
すなわち、ＩＤＤＱ試験を行う場合と同様に、半導体集積回路を活性状態に設定する第１の信号（たとえばスキャン・テスト用の信号パターンなど）と、テスト・パターンに利用できるか否か不明な第２の信号とを、半導体集積回路に対して一定の周期で交互に入力し、第２の信号の入力期間における半導体集積回路の電源電流を測定する。そして、得られた測定データ系列が規定の範囲内にある場合、この第２の信号の入力によって半導体集積回路が静止状態に設定されると判定されるので、この第２の信号をテスト・パターン用の信号として取得する。この方法により、任意の信号の中から、ＩＤＤＱ試験用のテスト・パターンとして用いることが可能な信号を容易に見出すことができる。
【００６２】
なお、本発明は上述した実施形態にのみ限定されない。
たとえば、ステップＳ２〜Ｓ５の測定は、できるだけ同一の条件で測定が反復されるのが好ましい。たとえば、検査対象回路１００に供給される電源電圧は、静止電源電流の変動要因となるので、ステップＳ２〜Ｓ５の測定期間では、これらをできるだけ一定に保つことが好ましい。
【００６３】
判定部７０における判定では、測定データ系列中の測定データが１つでも良品範囲を超える場合に検査対象回路を不良品と判定しても良いし、２つ以上の所定数の測定データが良品範囲を超える場合に検査対象回路を不良品と判定しても良い。
【００６４】
図１に示す検査装置は、全てをハードウェアで構成することも可能であるが、たとえば測定制御部２０や判定部７０など、少なくともその一部の構成を１台または複数台のコンピュータに置き換えて、同等の処理をソフトウェアにより実行させることも可能である。
【００６５】
【発明の効果】
本発明によれば、少なくとも１つの内部状態において検査対象回路を静止状態に設定することができれば、静止電源電流に基づいて半導体集積回路の検査を行うことができる。
また、静止電源電流に基づいた半導体集積回路の検査に用いる検査用信号を、簡易な方法で取得することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体集積回路の検査装置の構成例を示すブロック図である。
【図２】図１に示す半導体集積回路の検査装置の動作を示すフローチャートである。
【図３】図２に示す測定処理を１００回繰り返して得られた静止電源電流の測定データ系列の一例を示す図である。
【図４】複数のサンプルを実測して得られた測定データ系列に、正規化および平均化を行って得られる平均正規化係数の系列を示す図である。
【図５】良品の検査対象回路に対して得られた測定データ系列の一例を示す図である。
【図６】不良品の検査対象回路に対して得られた測定データ系列の一例を示す図である。
【符号の説明】
１０…テスト・パターン記憶部、２０…測定制御部、３０…信号駆動部、４０…電流測定部、５０…ＩＤＤＱ記憶部、６０…判定情報記憶部、７０…判定部、８０…出力部
【発明の属する技術分野】
本発明は、静止電源電流に基づいた半導体集積回路の検査方法および検査装置、ならびに、静止電源電流に基づいた半導体集積回路の検査に用いられる検査用信号の取得方法に関する。
【０００２】
【従来の技術】
半導体集積回路の不良を検査する方法の１つとして、静止電源電流ＩＤＤＱ（quiescent power supply current）を用いた試験（以降、ＩＤＤＱ試験と表記する）がある。
【０００３】
ＩＤＤＱ試験は、検査対象の半導体集積回路（以降、検査対象回路と表記する）が静止状態にあるときの電源電流に基づいてその良否を判定する試験であり、主としてＣＭＯＳ回路で構成された集積回路の量産試験に広く採用されている。
【０００４】
ＣＭＯＳ回路は、ｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタとが電源ライン間に相補的に接続された回路であり、正常なＣＭＯＳ回路において静止状態に流れる電源電流は、ＭＯＳトランジスタの漏れ電流と等しい。このため、正常な集積回路の全体の静止電源電流は非常に小さな値になる。欠陥を含んでいる集積回路は、測定した静止電源電流と固定の上限値とを比較することによって、精度良く検出することができる。
【０００５】
ところが、トランジスタ・サイズの微細化が進むにつれて、ＭＯＳトランジスタの漏れ電流が指数関数的に大きくなり、製造条件の僅かな変動によって、検査対象回路の個体間に非常に大きな静止電源電流のばらつきが生じるようになっている。このため、最小加工寸法が０．２μｍを切るディープ・サブミクロンと呼ばれるような段階の製造プロセスにおいて、上述のような上限値との単純比較によりＩＤＤＱ試験を行うことは、ほとんど不可能になっている。
【０００６】
トランジスタ・サイズの微細化に伴うこうした問題を改善するために、以下に述べるような幾つかのＩＤＤＱ試験法が提案されている。
これらの試験法では、いずれも、検査対象回路の内部状態が異なる複数の内部状態に順次設定され、その各々の内部状態における静止電源電流が測定される。内部状態の変遷に伴う静止電源電流の変動傾向には規則性があることが知られており、この規則性を利用して、検査対象回路の不良が検出される。
【０００７】
１．ΔＩＤＤＱ法（特許文献１を参照）
異なる内部状態で測定された静止電源電流ＩＤＤＱの差に上限を設ける方法である。たとえば、静止電源電流ＩＤＤＱの最小値と最大値との差がこの上限を超える場合に、検査対象回路を不良品と判定する。
【０００８】
２．電流比法（非特許文献１を参照）
静止電源電流の最大値と最小値との比が、異なるサンプルにおいて近似する性質を利用する方法である。
この方法では、たとえば、複数のサンプルにおける静止電源電流を予め測定し、その最大値と最小値との関係を１次式で近似する。また、静止電源電流ＩＤＤＱを最小にすると思われるテスト・パターン上の測定点を予め決定する。静止電源電流の良品範囲は、この特定の測定点における測定値を用いて、検査対象回路ごとに設定する。すなわち、静止電源電流の下限値は、この特定の測定点における測定値（推定される最小値）からマージンを差し引いた値に設定する。静止電源電流の上限値は、この特定の測定点における測定値から、上述の近似式を用いて静止電源電流の最大値を推定し、推定した最大値にマージンを加えた値に設定する。他の測定点における測定値がこの上下限値の範囲を超える場合に、検査対象回路を不良品と判定する。
【０００９】
３．線形規則法（特許文献２、非特許文献２を参照）
回路の内部状態が異なる複数の測定点における静止電源電流の平均値と、それぞれの測定点における静止電源電流の測定値との比（平均値比）が、異なるサンプルにおいて近似する性質を利用する方法である。
この方法では、たとえば、シミュレーション結果や良品の実測結果などを用いて、平均値比とその誤差を予め推定する。そして、検査対象回路の測定で得られた静止電源電流の平均値と推定した平均値比とを用いて、各測定点における静止電源電流の推定値を求める。この推定値と実際の測定値との差が推定した誤差を超える場合、検査対象回路を不良品と判定する。
【００１０】
【特許文献１】
米国特許第５８８９４０８号明細書
【特許文献２】
特開２００１−９１５６６号公報
【特許文献３】
特開２００２−１０７４０４号公報
【非特許文献１】
Ｐ．マックスウェル（P.Maxwell）他６名，「電流比：製品ＩＤＤＱ試験における自己スケーリング法（Current Ratios: A Self-Scaling technique for Production IDDQ Testing）」，インターナショナル・テスト・カンファレンス（International Test Conference），（米国），ＩＥＥＥ，１９９９年３月，ｐ．７３８−７４６
【非特許文献２】
Ｙ．奥田（Y.Okuda），「ＤＥＣＯＵＰＬＥ：ディープ・サブミクロンＩＤＤＱにおける欠陥電流の検出（DECOUPLE:Defect Current Detection in Deep Submicron IDDQ）」，インターナショナル・テスト・カンファレンス（International Test Conference），（米国），ＩＥＥＥ，２０００年，ｐ．１９９−２０６
【非特許文献３】
Ｙ．奥田（Y.Okuda），「規則性に基づいたＩＤＤＱ試験のための固有シグニチャ（Eigen-Signatures for Regularity-based IDDQ Testing）」，ＶＬＳＩテスト・シンポジウム（VLSI Test Symposium），（米国），ＩＥＥＥ，２００２年，ｐ．２８９−２９４
【００１１】
【発明が解決しようとする課題】
ところで、これらの方法では、静止電源電流として、内部トランジスタの漏れ電流のみが流れることを前提としている。しかしながら、加工寸法の微細化とともに集積回路はますます大規模化と複雑化の一途を辿っており、集積回路中の全てのブロックにおいて静止状態を保証することが困難になりつつある。
【００１２】
たとえば、複数種類の電源電圧が集積回路に供給される場合、異なる電源系のインターフェース部分においてプルアップ回路などの定常電流を流す回路が含まれるため、こうした定常電流が遮断される状態を選んで試験を行う必要がある。
【００１３】
集積回路にＤＲＡＭ（dynamic random access memory）が組み込まれる場合は、メモリ・セルに蓄積された電荷の放電電流が静止電源電流に加算されるため、ＤＲＡＭの動作が停止する状態を選んで試験を行う必要がある。
【００１４】
また、第三者により開発された回路、たとえばＩＰ（intellectual property）と呼ばれるような大規模セルが集積回路に組み込まれていると、通常、その内部の詳細な回路は不明であるため、静止状態か否かを判定することが難しい場合がある。
【００１５】
そのため、静止電源電流の測定を行うことできる集積回路の内部状態が一部に限られてしまい、これらの試験法を用いることが困難であるという不利益が存在する。
また、静止状態の判定が難しいことから、静止電源電流の測定で用いられるテスト・パターンを見出すことが困難であるという不利益も存在する。
【００１６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、検査対象回路を複数の異なる内部状態で静止させることができない場合でも、静止電源電流に基づいた検査を行うことができる半導体集積回路の検査方法および検査装置を提供することにある。
また、本発明の他の目的は、静止電源電流に基づいた半導体集積回路の検査に用いる検査用信号の簡易な取得方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記の目的を達成するため、本発明の第１の観点に係る半導体集積回路の検査方法は、検査対象の半導体集積回路を活性状態に設定するための第１の信号と、上記検査対象回路を静止状態に設定するための第２の信号とを、上記検査対象回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記検査対象回路の電源電流を測定する第１のステップと、上記第１のステップの一連の測定結果が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する第２のステップとを有する。
【００１８】
本発明の半導体集積回路の検査方法によれば、第１のステップにおいて、検査対象回路を活性状態に設定するための第１の信号と、検査対象回路を静止状態に設定するための第２の信号とが、検査対象回路に対して一定の周期で交互に入力され、第２の信号の入力期間における検査対象回路の電源電流が測定される。この測定結果として得られる一連の測定結果が規定の良品範囲を超える場合、第２のステップにおいて、検査対象回路が不良品と判定される。
【００１９】
好適には、第１のステップにおいて、検査対象回路に供給される電源電圧が一定に保たれる。
【００２０】
本発明の第２の観点に係る半導体集積回路の検査装置は、検査対象の半導体集積回路を活性状態に設定するための第１の信号と、上記検査対象回路を静止状態に設定するための第２の信号とを、上記検査対象回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記検査対象回路の電源電流を測定する測定手段と、上記測定手段の一連の測定結果が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する判定手段とを有する。
【００２１】
本発明の第３の観点に係る半導体集積回路の検査用信号取得方法は、静止電源電流に基づいた半導体集積回路の検査に用いる検査用信号の取得方法であって、半導体集積回路を活性状態に設定する第１の信号と、第２の信号とを、上記半導体集積回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記半導体集積回路の電源電流を測定するステップと、上記第１のステップにおける一連の電源電流の測定結果が規定の範囲内にある場合、上記第２の信号を上記検査用信号として取得するステップとを有する。
【００２２】
【発明の実施の形態】
図１は、本発明の実施形態に係る半導体集積回路の検査装置の構成例を示すブロック図である。
図１に示す検査装置は、テスト・パターン記憶部１０と、測定制御部２０と、信号駆動部３０と、電流測定部４０と、ＩＤＤＱ記憶部５０と、判定情報記憶部６０と、判定部７０と、出力部８０とを有する。
テスト・パターン記憶部１０、測定制御部２０、信号駆動部３０および電流測定部４０を含むユニットは、本発明の測定手段の一実施形態である。
判定部７０は、本発明の判定手段の一実施形態である。
【００２３】
（テスト・パターン記憶部１０）
テスト・パターン記憶部１０は、ＩＤＤＱ試験に用いられるテスト・パターンＴＰに関するテスト・パターン情報と、テスト・パターンＴＰ上の測定点に関するストローブ情報とを記憶する。
【００２４】
テスト・パターン情報は、検査対象回路１００を活性状態に設定するための第１の信号と、検査対象回路１００を静止状態に設定するための第２の信号とを、信号駆動部３０から検査対象回路１００に対して一定の周期で交互に入力させる情報を含んでいる。
第１の信号としては、たとえば、検査対象回路１００に含まれるスキャン・テスト回路に所定のビット列を注入する信号パターンや、検査対象回路１００の機能試験において用いられる種々の信号パターンが用いられる。
第２の信号としては、たとえば、検査対象回路１００を待機状態（スタンバイ状態）に設定する信号が用いられる。
【００２５】
また、ストローブ情報は、第２の信号の入力期間において検査対象回路１００の電源電流を電流測定部４０に測定させるための情報を含んでいる。
【００２６】
（測定制御部２０）
測定制御部２０は、テスト・パターン記憶部１０に記憶されたテスト・パターン情報およびストローブ情報を読み出し、読み出したテスト・パターン情報およびストローブ情報を信号駆動部３０に供給して、静止電源電流の測定を開始させる。また、電流測定部４０における測定の結果として得られた測定データを、ＩＤＤＱ記憶部５０に対して順次書き込む処理を行う。
【００２７】
（信号駆動部３０）
信号駆動部３０は、測定制御部２０から供給されるテスト・パターン情報に応じたテスト・パターンＴＰを生成して検査対象回路１００に入力する。また、測定制御部２０から供給されるストローブ情報に応じたタイミングで、測定点を示すパルス信号を電流測定部４０に供給する。
【００２８】
（電流測定部４０）
電流測定部４０は、信号駆動部３０からパルス信号が供給されるタイミングに同期して、検査対象回路１００の電源電流を測定する。
【００２９】
（ＩＤＤＱ記憶部５０）
ＩＤＤＱ記憶部５０は、測定制御部２０の制御によって、電流測定部４の測定データを順次記憶する。
【００３０】
（判定情報記憶部６０）
判定情報記憶部６０は、判定部７０において判定基準を設定するために用いられる情報を記憶する。
【００３１】
（判定部７０）
判定部７０は、ＩＤＤＱ記憶部５０に格納された一連の測定データが、判定情報記憶部６０の情報を用いて設定した良品範囲を超える場合に、検査対象回路１００を不良品と判定する。
【００３２】
判定の方法としては、たとえば、特許文献１に記載されているΔＩＤＤＱ法と同様な方法を用いることができる。
すなわち、ＩＤＤＱ記憶部５０に記憶された電源電流の測定データ系列の変動幅が規定の良品範囲を超える場合に、検査対象回路１００を不良品と判定する。
【００３３】
また、判定部７０は、非特許文献１に記載されている電流比法と同様な方法により判定を行っても良い。
たとえば、静止電源電流を最小にすると推定される特定の測定点の測定値からマージンを差し引くことにより、良否判定の下限値を算出し、この特定の測定値から近似される静止電源電流の最大値にマージンを加算することにより、良否判定の上限値を算出する。他の測定点の測定値が、この算出した上下限値を超える場合に、検査対象回路１００を不良品と判定する。
この場合、最小値の推定に用いる測定点の情報や、最大値の推定に用いる近似式の情報、マージンの情報などは、判定情報記憶部６０から取得することができる。
【００３４】
また、判定部７０は、特許文献２および非特許文献２に記載されている線形規則法と同様な方法により判定を行っても良い。
たとえば、各測定点での静止電源電流の測定値を平均し、その平均値と予め推定された平均値比とを用いて、各測定点における静止電源電流の推定値を求める。この推定値と実際の測定値との差が推定した誤差を超える場合に、検査対象回路１００を不良品と判定する。
この場合、推定される平均値比とその誤差の情報は、判定情報記憶部６０から取得することができる。
【００３５】
また、判定部７０は、線形規則法の別な方法として、特許文献３および非特許文献３に記載されている方法により判定を行っても良い。
たとえば、電源電流の測定データ系列を正規化したデータ系列が規定の良品範囲を超える場合に、検査対象回路を１００不良品と判定する。
【００３６】
（出力部８０）
出力部８０は、判定部７０から判定結果の情報を受けて、これを所定の情報に変換して出力する。たとえば印刷装置や表示装置、ネットワーク・インターフェース装置などを有しており、判定部７０の判定結果を、画面表示や印刷物、ネットワークへの伝送情報として出力する。
【００３７】
上述した構成を有する半導体集積回路の検査装置の動作を説明する。
図２は、図１に示す半導体集積回路の検査装置の動作を示すフローチャートである。
【００３８】
ステップＳ１：
検査が開始されると、テスト・パターン記憶部１０に記憶されたテスト・パターン情報およびストローブ情報が制御部２０に読み込まれ、信号駆動部３０に供給される。
【００３９】
ステップＳ２〜Ｓ５：
テスト・パターン情報に応じたテスト・パターンＴＰが信号駆動部３０において生成され、検査対象回路１００に入力されるとともに、ストローブ情報に応じたタイミングで、検査対象回路１００の電源電流が測定される。
これにより、検査対象回路１００を活性状態に設定するための第１の信号が検査対象回路１００に入力され（ステップＳ２）、次いで、検査対象回路１００を静止状態に設定するための第２の信号が検査対象回路１００に入力される（ステップＳ３）。第２の信号の入力期間において、検査対象回路１００の電源電流が測定され、その測定結果がＩＤＤＱ記憶部５０に記憶される（ステップＳ４）。
ステップＳ２〜Ｓ３の処理はたとえばＮ回反復され（ステップＳＴ５）、テスト・パターンＴＰの終了時には、ＩＤＤＱ記憶部５０にデータ数Ｎの測定データ系列が記憶される。
【００４０】
ここで、静止電源電流の具体的な測定例を示しながら、ステップＳ２〜Ｓ５の繰り返し測定により得られる測定データ系列の特性について説明する。
【００４１】
図３は、トランジスタのゲート長が０．１８μｍのＣＭＯＳ集積回路に対してステップＳ２〜Ｓ５の測定を１００回繰り返して得られた静止電源電流の測定値を、測定順に並べた図である。
縦軸は静止電源電流の測定値を示し、横軸は１００回の測定における測定の順番に対応した測定番号ｉを示す。
なお、図３に示す測定例では、ステップＳ２における回路活性化用の信号（第１の信号）として、半導体集積回路内部のスキャン・テスト回路にビット列を注入する信号パターンが用いられている。
【００４２】
図３に示すように、同じ第１の信号を用いて活性化され、同じ第２の信号を用いて静止状態にされた検査対象回路の静止電源電流を測定しているにも関わらず、その測定値は一定の値とはならず、測定を繰り返すうちに徐々に低下する傾向を有していることが分かる。
【００４３】
図４は、平均正規化係数ＥＮＩＡｉを測定番号順に並べた図である。
平均正規化係数ＥＮＩＡｉは、図３と同様な測定を複数のサンプルに対して行い、測定番号ｉの測定データＩＱｉを正規化して正規化係数ＥＮＱｉを求め、これを全サンプルで平均化して得られる係数である。
【００４４】
測定番号ｉの測定データＩＱｉに対する正規化係数ＥＮＩｉは、測定データＩＱｉの平均値Ｉｑおよび標準偏差σＱを用いて次式のように表される。
【００４５】
【数１】
ＥＮＩｉ＝（ＩＱｉ−Ｉｑ）／σＱ …（１）
【００４６】
図４に示す平均正規化係数ＥＮＩＡｉは、式（１）に示す正規化係数ＥＮＩｉを５５８個のサンプルにおいて算出して平均化した係数である。
図４からも一層明らかなように、測定を繰り返すうちに静止電源電流が低下する図３の特性は、サンプルの違いに依らず一定の規則性を有している。
【００４７】
ステップＳＴ５：
判定部７０では、このような測定データ系列の規則性を利用することによって、検査対象回路１００の良／不良が判定される。
すなわち、ＩＤＤＱ記憶部５０に記憶された一連の測定データが、判定情報記憶部６０の情報を用いて設定した良品範囲を超える場合に、検査対象回路１００が不良品と判定され、これを超えない場合に良品と判定される。
【００４８】
測定データ系列の規則性を利用して判定が行われることから、その判定手法として、ΔＩＤＤＱ法や電流比法、線形規則法など、既に知られた様々なＩＤＤＱ試験法における判定方法を用いることができる。
【００４９】
一例として、正規化係数ＥＮＱｉを用いた判定方法を説明する。
この方法では、予め多数のサンプルについてステップＳ１〜Ｓ５と同様の測定が行われ、得られた多数の測定データ系列から、平均正規化係数ＥＮＩＡｉが算出される。算出された平均正規化係数ＥＮＩＡｉは、判定情報記憶部６０に格納される。検査対象回路１００の良否は、検査対象回路１００の正規化係数ＥＮＩｉと平均正規化係数ＥＮＩＡｉとの差に応じて判定される。
【００５０】
正の数値Ｅ１ｉおよびＥ２ｉを用いて、良品と判定される正規化係数ＥＮＩｉの下限値および上限値を
下限値 … ＥＮＩＡｉ−Ｅ１ｉ；
上限値 … ＥＮＩＡｉ＋Ｅ２ｉ；
と定めると、良品の正規化係数ＥＮＩｉは次の式を満足する。
【００５１】
【数２】
ＥＮＩＡｉ−Ｅ１ｉ≦ＥＮＩｉ …（２）
ＥＮＩＡｉ＋Ｅ２ｉ≧ＥＮＩｉ …（３）
【００５２】
式（２）および（３）に式（１）を代入して整理すると、次式が成立する。
【００５３】
【数３】
σＱ×（ＥＮＩＡｉ−Ｅ１ｉ）＋Ｉｑ≦ＩＱｉ …（２Ａ）
σＱ×（ＥＮＩＡｉ＋Ｅ２ｉ）＋Ｉｑ≧ＩＱｉ …（３Ａ）
【００５４】
式（２Ａ）および（３Ａ）から、測定データＩＱｉの下限値ＩＬｉおよび上限値ＩＵｉは、次式のように表される。
【００５５】
【数４】
ＩＬｉ＝σＱ×（ＥＮＩＡｉ−Ｅ１ｉ）＋Ｉｑ …（４）
ＩＵｉ＝σＱ×（ＥＮＩＡｉ＋Ｅ２ｉ）＋Ｉｑ …（５）
【００５６】
判定部７０では、判定情報記憶部６０に格納された平均正規化係数ＥＮＩＡｉと、検査対象回路１００の測定データ系列から算出した平均値Ｉｑおよび標準偏差σＱとを用いて、測定番号ごとに下限値ＩＬｉおよび上限値ＩＵｉが算出される。測定データＩＱｉがこの上下限値を超える場合に、検査対象回路１００は不良品と判定される。
【００５７】
なお、式（２）〜（５）における正の数値Ｅ１ｉおよびＥ２ｉは、たとえば測定番号ｉに依らない定数に設定しても良いし、平均正規化係数ＥＮＩＡｉに対応する標準偏差σＥＮｉの３倍の値に設定しても良い。
【００５８】
図５および図６は、図４に示す平均正規化係数ＥＮＩＡｉを用いて設定された上下限値に基づいて良品および不良品と判定された測定データ系列の一例を示す図である。
図５および図６において、曲線Ｃ１およびＣ３は上限値を示し、曲線Ｃ２およびＣ４は下限値を示す。
図５に示す良品の測定データ系列では、上下限値の範囲内にほとんどの測定データが含まれるのに対して、図６に示す不良品の測定データ系列では、多くの測定データが上下限値の範囲を逸脱している。
【００５９】
ステップＳＴ６：
ステップＳＴ５で得られた判定結果が、出力部８０において画面表示や印刷物などとして出力される。
【００６０】
以上説明したように、図１に示す半導体集積回路の検査装置によれば、検査対象回路１００を活性状態に設定するための第１の信号と、検査対象回路１００を静止状態に設定するための第２の信号とが、検査対象回路１００に対して一定の周期で交互に入力され、第２の信号の入力期間における検査対象回路の電源電流が測定される。測定の繰り返しによって得られる測定データ系列は、図４に示すように、測定が繰り返されるたびに電流値が低下する規則性を有している。この規則性により、測定データ系列が規定の良品範囲を超えるか否かに応じて、検査対象回路の良／不良が判定される。
したがって、検査対象回路を複数の異なる内部状態で静止させることができない場合であっても、少なくとも１つの内部状態において検査対象回路を静止状態にすることができれば、半導体集積回路をその内部状態に設定する第２の信号を用いて、ＩＤＤＱ試験を行うことができる。
ほとんどの集積回路は、動作仕様としてスタンバイ状態を有しており、このスタンバイ状態では、電力消費を削減するために静止状態が要求されている。また、スタンバイ状態を持たない集積回路でも、１点だけに限定すれば、静止状態を容易に保証することができる。このことから、従来はＩＤＤＱ試験が困難だったディープ・サブミクロンの半導体集積回路においても、これを容易にを行うことが可能になる。
【００６１】
また、図４に示すような測定データ系列の規則性を利用して、ＩＤＤＱ試験に用いるテスト・パターンを容易に取得することが可能になる。
すなわち、ＩＤＤＱ試験を行う場合と同様に、半導体集積回路を活性状態に設定する第１の信号（たとえばスキャン・テスト用の信号パターンなど）と、テスト・パターンに利用できるか否か不明な第２の信号とを、半導体集積回路に対して一定の周期で交互に入力し、第２の信号の入力期間における半導体集積回路の電源電流を測定する。そして、得られた測定データ系列が規定の範囲内にある場合、この第２の信号の入力によって半導体集積回路が静止状態に設定されると判定されるので、この第２の信号をテスト・パターン用の信号として取得する。この方法により、任意の信号の中から、ＩＤＤＱ試験用のテスト・パターンとして用いることが可能な信号を容易に見出すことができる。
【００６２】
なお、本発明は上述した実施形態にのみ限定されない。
たとえば、ステップＳ２〜Ｓ５の測定は、できるだけ同一の条件で測定が反復されるのが好ましい。たとえば、検査対象回路１００に供給される電源電圧は、静止電源電流の変動要因となるので、ステップＳ２〜Ｓ５の測定期間では、これらをできるだけ一定に保つことが好ましい。
【００６３】
判定部７０における判定では、測定データ系列中の測定データが１つでも良品範囲を超える場合に検査対象回路を不良品と判定しても良いし、２つ以上の所定数の測定データが良品範囲を超える場合に検査対象回路を不良品と判定しても良い。
【００６４】
図１に示す検査装置は、全てをハードウェアで構成することも可能であるが、たとえば測定制御部２０や判定部７０など、少なくともその一部の構成を１台または複数台のコンピュータに置き換えて、同等の処理をソフトウェアにより実行させることも可能である。
【００６５】
【発明の効果】
本発明によれば、少なくとも１つの内部状態において検査対象回路を静止状態に設定することができれば、静止電源電流に基づいて半導体集積回路の検査を行うことができる。
また、静止電源電流に基づいた半導体集積回路の検査に用いる検査用信号を、簡易な方法で取得することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体集積回路の検査装置の構成例を示すブロック図である。
【図２】図１に示す半導体集積回路の検査装置の動作を示すフローチャートである。
【図３】図２に示す測定処理を１００回繰り返して得られた静止電源電流の測定データ系列の一例を示す図である。
【図４】複数のサンプルを実測して得られた測定データ系列に、正規化および平均化を行って得られる平均正規化係数の系列を示す図である。
【図５】良品の検査対象回路に対して得られた測定データ系列の一例を示す図である。
【図６】不良品の検査対象回路に対して得られた測定データ系列の一例を示す図である。
【符号の説明】
１０…テスト・パターン記憶部、２０…測定制御部、３０…信号駆動部、４０…電流測定部、５０…ＩＤＤＱ記憶部、６０…判定情報記憶部、７０…判定部、８０…出力部
Claims (10)
- 検査対象の半導体集積回路を活性状態に設定するための第１の信号と、上記検査対象回路を静止状態に設定するための第２の信号とを、上記検査対象回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記検査対象回路の電源電流を測定する第１のステップと、
上記第１のステップの一連の測定結果が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する第２のステップと
を有する半導体集積回路の検査方法。 - 上記第２のステップにおいて、
上記第１のステップで得られた電源電流の測定データ系列の変動幅が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する、
請求項１に記載の半導体集積回路の検査方法。 - 上記第２のステップにおいて、
上記第１のステップで得られた電源電流の測定データ系列における特定の測定データの値に応じて上記良品範囲を設定する、
請求項１に記載の半導体集積回路の検査方法。 - 上記第２のステップにおいて、
上記第１のステップで得られた電源電流の測定データ系列を正規化したデータ系列が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する、
請求項１に記載の半導体集積回路の検査方法。 - 上記第１のステップにおいて、
上記検査対象回路に供給される電源電圧を一定に保つ、
請求項１に記載の半導体集積回路の検査方法。 - 検査対象の半導体集積回路を活性状態に設定するための第１の信号と、上記検査対象回路を静止状態に設定するための第２の信号とを、上記検査対象回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記検査対象回路の電源電流を測定する測定手段と、
上記測定手段の一連の測定結果が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する判定手段と
を有する半導体集積回路の検査装置。 - 上記判定手段は、
上記測定手段で得られた電源電流の測定データ系列の変動幅が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する、
請求項６に記載の半導体集積回路の検査装置。 - 上記判定手段は、
上記測定手段で得られた電源電流の測定データ系列における特定の測定データの値に応じて上記良品範囲を設定する、
請求項６に記載の半導体集積回路の検査装置。 - 上記判定手段は、
上記測定手段で得られた電源電流の測定データ系列を正規化したデータ系列が規定の良品範囲を超える場合に、上記検査対象回路を不良品と判定する、
請求項６に記載の半導体集積回路の検査装置。 - 静止電源電流に基づいた半導体集積回路の検査に用いる検査用信号の取得方法であって、
半導体集積回路を活性状態に設定する第１の信号と、第２の信号とを、上記半導体集積回路に対して一定の周期で交互に入力し、上記第２の信号の入力期間における上記半導体集積回路の電源電流を測定するステップと、
上記第１のステップにおける一連の電源電流の測定結果が規定の範囲内にある場合、上記第２の信号を上記検査用信号として取得するステップと
を有する半導体集積回路の検査用信号取得方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360768A JP2004191236A (ja) | 2002-12-12 | 2002-12-12 | 半導体集積回路の検査方法および検査装置、ならびに半導体集積回路の検査用信号取得方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002360768A JP2004191236A (ja) | 2002-12-12 | 2002-12-12 | 半導体集積回路の検査方法および検査装置、ならびに半導体集積回路の検査用信号取得方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004191236A true JP2004191236A (ja) | 2004-07-08 |
Family
ID=32759755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002360768A Pending JP2004191236A (ja) | 2002-12-12 | 2002-12-12 | 半導体集積回路の検査方法および検査装置、ならびに半導体集積回路の検査用信号取得方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004191236A (ja) |
-
2002
- 2002-12-12 JP JP2002360768A patent/JP2004191236A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Nigh et al. | Test method evaluation experiments and data | |
| US7301359B2 (en) | Testing apparatus, and testing method | |
| JP3233559B2 (ja) | 半導体集積回路のテスト方法および装置 | |
| US5889408A (en) | Delta IDDQ testing | |
| Madge et al. | In search of the optimum test set-adaptive test methods for maximum defect coverage and lowest test cost | |
| JP2000206176A (ja) | バ―イン装置 | |
| TWI550288B (zh) | 用於決定電路之預定物理性質之變化的設備及方法 | |
| US8185336B2 (en) | Test apparatus, test method, program, and recording medium reducing the influence of variations | |
| US6674300B2 (en) | Method for testing a semiconductor integrated circuit when a difference between two consecutive current exceeds a threshold value | |
| US7126367B2 (en) | Test apparatus, test method, electronic device, and electronic device manufacturing method | |
| JP2008002900A (ja) | 半導体装置のスクリーニング方法と装置並びにプログラム | |
| Kruseman et al. | The future of delta I/sub DDQ/testing | |
| JP2007240376A (ja) | 半導体集積回路の静止電源電流検査方法および装置 | |
| US6812724B2 (en) | Method and system for graphical evaluation of IDDQ measurements | |
| US7984353B2 (en) | Test apparatus, test vector generate unit, test method, program, and recording medium | |
| JP2004191236A (ja) | 半導体集積回路の検査方法および検査装置、ならびに半導体集積回路の検査用信号取得方法 | |
| US6239605B1 (en) | Method to perform IDDQ testing in the presence of high background leakage current | |
| US20190074229A1 (en) | Methods for reducing chip testing time using trans-threshold correlations | |
| Schuermyer et al. | Screening VDSM Outliers using Nominal and Subthreshold Supply Voltage IDDQ. | |
| US20090206870A1 (en) | Method for analyzing ic devices and wafers | |
| JPH11142471A (ja) | バーンイン試験方法及びバーンイン試験装置 | |
| US20040006731A1 (en) | Method for detecting faults in electronic devices, based on quiescent current measurements | |
| JP2003045929A (ja) | 半導体集積回路の検査方法 | |
| Chichkov et al. | Current testing procedure for deep submicron devices | |
| TW201331601A (zh) | 變異感測型靜態電流測試資料分析方法 |