WO2006041064A1 - 試験装置、試験方法、電子デバイス、及びデバイス生産方法 - Google Patents

試験装置、試験方法、電子デバイス、及びデバイス生産方法 Download PDF

Info

Publication number
WO2006041064A1
WO2006041064A1 PCT/JP2005/018710 JP2005018710W WO2006041064A1 WO 2006041064 A1 WO2006041064 A1 WO 2006041064A1 JP 2005018710 W JP2005018710 W JP 2005018710W WO 2006041064 A1 WO2006041064 A1 WO 2006041064A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic device
power supply
test
current
leakage current
Prior art date
Application number
PCT/JP2005/018710
Other languages
English (en)
French (fr)
Inventor
Yasuo Furukawa
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to EP05793127A priority Critical patent/EP1818676B1/en
Priority to DE602005023770T priority patent/DE602005023770D1/de
Priority to CN2005800335593A priority patent/CN101036063B/zh
Publication of WO2006041064A1 publication Critical patent/WO2006041064A1/ja

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/08—Locating faults in cables, transmission lines, or networks

Definitions

  • Test apparatus test apparatus, test method, electronic device, and device production method
  • the present invention relates to a test apparatus and a test method for testing an electronic device provided with a field effect transistor, and an electronic device provided with a field effect transistor that operates according to a given test pattern and a device production method.
  • the present invention relates to a test apparatus and a test method that reduce the influence of fluctuations in leakage current of a field effect transistor during a test.
  • Patent application 2004 298260 Filing date October 12, 2004
  • a method for testing an electronic device such as a semiconductor circuit
  • a method in which a power supply current supplied to the electronic device is measured and an abnormal value of the power supply current is detected.
  • various test patterns are applied to the electronic device, the power supply current in various operating states of the electronic device is detected, and the quality of the electronic device is determined based on whether or not the power supply current is within a predetermined range.
  • leakage current in electronic devices has increased due to miniaturization of electronic devices and an increase in the number of CMOSs included in electronic devices.
  • the leakage current fluctuates due to variations among electronic devices and temperature changes.
  • the so-called subthreshold leakage current in COMS is highly temperature dependent and difficult to stabilize.
  • the power supply current supplied to the electronic device fluctuates due to fluctuations in the leakage current, and there is a problem that even an electronic device that should be judged as a good product is judged to be defective. End up.
  • an object of the present invention is to provide a test apparatus, a test method, an electronic device, and a device production method that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • a test apparatus for testing an electronic device provided with a field effect transistor which supplies electric power for driving the electronic device A power source, a pattern generator that sequentially generates and supplies a plurality of test patterns to be supplied to an electronic device, a leak current detector that detects a leak current of a field effect transistor, and a leak that the leak current detector detects
  • Each test pattern applies a voltage controller that controls the substrate voltage applied to the substrate on which the field-effect transistor is provided and the power supply current input to the electronic device so that the current is maintained at a predetermined value.
  • a power supply current measurement unit that determines whether the electronic device is good or bad based on the measured power supply current.
  • the leakage current detection unit measures the p-type leakage current of the p-type field effect transistor and the n-type leakage current of the n-type field effect transistor, and the voltage control unit detects the high voltage applied to the substrate and Of the low voltages, the high voltage is controlled based on the p-type leakage current, and the low voltage is controlled based on the n-type leakage current.
  • the power supply current measuring unit arranges the power supply current measured for each test pattern in the order of the magnitude of each power supply current, and when the aligned power supply current becomes discontinuous, the electronic device May be determined to be defective.
  • the power supply current measurement unit may second-order differentiate the aligned power supply currents, and may determine that the electronic device is defective when the peak of the differential value is equal to or greater than a predetermined value.
  • the power supply current measurement unit calculates the difference between adjacent power supply currents in the aligned power supply current, and calculates the calculated difference.
  • the electronic device may be determined to be defective when there is a value greater than a predetermined value.
  • a test method for testing an electronic device provided with a field effect transistor the power supply stage supplying power for driving the electronic device, and the supply to the electronic device
  • a pattern generation stage that sequentially generates and supplies a plurality of test patterns to be performed, a leakage current detection stage that detects a leakage current of the field effect transistor, and a leakage current detected in the leakage current detection stage is set to a predetermined value.
  • the voltage control stage that controls the substrate voltage applied to the substrate provided with the field effect transistor and the power supply current input to the electronic device are measured each time each test pattern is applied.
  • a power supply current measurement stage for determining the quality of the electronic device based on the measured power supply current. .
  • the electronic device is provided with a field effect transistor that operates according to a given test pattern, and outputs substantially the same current as the leakage current of the field effect transistor to the outside.
  • An electronic device including a leakage current detection circuit is provided.
  • the leakage current detection circuit has substantially the same characteristics as the field effect transistor, is supplied with substantially the same power supply voltage as the field effect transistor, is connected to the gate terminal and the source terminal, and supplies the drain current to the outside. May have a dummy transistor for outputting to The leakage current detection circuit may be provided with an input pin force for inputting a test pattern independently.
  • the leakage current detection circuit includes an n-type dummy transistor that outputs substantially the same current as the leakage current of the n-type field effect transistor and a current that is substantially the same as the leakage current of the p-type field effect transistor.
  • a p-type dummy transistor that outputs to the outside may be included.
  • the electronic device may be independently provided with a power supply terminal that receives power from an external power supply and a substrate voltage terminal that receives a voltage applied to a substrate provided with a field effect transistor.
  • a device production method for producing an electronic device provided with a field effect transistor that operates in accordance with a given test pattern comprising: preparing a substrate; Field effect transistor formed on substrate And a detection circuit formation step of forming a leakage current detection circuit that outputs a current substantially the same as the leakage current of the field effect transistor on the substrate.
  • a test apparatus for testing an electronic device which sequentially generates a power source for supplying electric power for driving the electronic device and a plurality of test patterns to be supplied to the electronic device.
  • Power supply current measurement that determines the quality of the electronic device based on the measured power supply current.
  • the pattern generation unit generates a reference test pattern of a predetermined pattern and supplies it to the electronic device.
  • the power supply is turned on so that the stationary power supply current supplied to the electronic device according to the reference test pattern becomes a predetermined value.
  • the pattern generation unit may alternately generate a test pattern and a reference test pattern and supply them to the electronic device.
  • a test method for testing an electronic device a power supply stage for supplying power for driving the electronic device, and a plurality of power supplies to be supplied to the electronic device.
  • a test pattern is generated and supplied sequentially, and a reference test pattern of a predetermined pattern is generated and supplied to the electronic device every time a predetermined number of test patterns are supplied to the electronic device in the pattern generation stage.
  • the reference test pattern generation stage to be supplied and the power supply current input to the electronic device are measured each time each test pattern is applied, and the power of the electronic device is judged based on the measured power supply current.
  • the source current measurement stage and each time each reference test pattern is supplied to the electronic device the power supply current supplied to the electronic device is measured according to the reference test pattern.
  • a test method including a reference current measurement stage to be determined and a power supply voltage control stage for controlling the power supply voltage applied to the electronic device in the power supply stage so that the power supply current at rest becomes a predetermined value. provide.
  • the present invention it is possible to eliminate the fluctuation of the subthreshold leakage current of the field effect transistor included in the electronic device 200, and to accurately measure the power supply current of the electronic device 200. Therefore, the electronic device 200 can be tested with high accuracy.
  • FIG. 1 is a diagram showing an example of a configuration of a test apparatus 100 according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of the configuration of an electronic device 200.
  • FIG. 3 is a diagram showing an example of a power supply current value measured for each test pattern supplied to the electronic device 200.
  • Fig. 3 (a) shows the power supply current value for each test pattern supplied in sequence
  • Fig. 3 (b) shows the measured power supply current values arranged in order of decreasing values.
  • FIG. 4 is a diagram showing an example of the result of second-order differentiation of the aligned power supply current waveforms.
  • FIG. 5 is a flowchart showing an example of a test method for testing the electronic device 200 according to the embodiment of the present invention.
  • FIG. 6 is a diagram showing another example of the configuration of the test apparatus 100.
  • FIG. 7 is a diagram showing another example of the configuration of the test apparatus 100.
  • FIG. 8 is a flowchart showing another example of the test method.
  • FIG. 1 is a diagram showing an example of the configuration of a test apparatus 100 according to an embodiment of the present invention.
  • the test apparatus 100 is an apparatus for testing an electronic device 200 provided with a field effect transistor, and includes a pattern generation unit 10, a power supply 12, a power supply current measurement unit 14, a first voltage control unit 16, and a first leakage current detection. Unit 18, second leakage current detection unit 20, and second voltage control unit 22.
  • the field effect transistor refers to a MOS type field effect transistor.
  • the power supply 12 supplies power for driving the electronic device 200.
  • the power supply 12 supplies constant voltage power to the electronic device 200.
  • the pattern generator 10 sequentially generates and supplies a plurality of test patterns to be supplied to the electronic device 200. That is, the pattern generator 10 supplies different test patterns to the electronic device 200 in order to cause different operation states in the electronic device 200.
  • the power supply current measuring unit 14 detects the power supply current supplied from the power supply 12 to the electronic device 200 every time each test pattern is applied.
  • the power supply current measurement unit 14 should detect the power supply current (IDDQ) when the electronic device 200 is stationary!
  • the first leak current detector 18 and the second leak current detector 20 detect the leak current of the field effect transistor included in the electronic device 200.
  • the first leakage current detection unit 18 detects a subthreshold leakage current per unit number of p-type field effect transistors included in the electronic device 200
  • the second leakage current detection unit 20 Detects subthreshold leakage current per unit number of n-type field effect transistors included.
  • the subthreshold leakage current is a leakage current flowing between the channels of the field effect transistor.
  • the first voltage control unit 16 and the second voltage control unit 22 are configured to maintain the leakage current detected by the first leakage current detection unit 18 and the second leakage current detection unit 20 at a predetermined value.
  • the substrate voltage applied to the electronic device 200 substrate is controlled. That is, the substrate voltage is controlled according to the fluctuation of the leakage current.
  • the substrate refers to a semiconductor substrate on which a semiconductor element such as a field effect transistor is formed.
  • the first voltage (high voltage) is applied to the n-type substrate of the electronic device 200 substrate. Then, a second voltage (low voltage) lower than the first voltage is applied to the p-type region (p-well).
  • the first voltage control unit 16 controls the first voltage applied to the n-type substrate of the substrate of the electronic device 200 so that the leakage current detected by the first leakage current detection unit 18 is constant. . Thereby, the leakage current of the p-type field effect transistor included in the electronic device 200 is controlled to be constant.
  • the second voltage control unit 22 controls the second voltage applied to the p-type region of the substrate of the electronic device 200 so that the leakage current detected by the second leakage current detection unit 20 is constant. I will do it. Thereby, the leakage current of the n-type field effect transistor included in the electronic device 200 is controlled to be constant.
  • the leakage current of the field effect transistor included in the electronic device 200 is controlled to be constant.
  • the power supply current measuring unit 14 determines pass / fail of the electronic device 200 based on the value of the power supply current measured for each test pattern. For example, the power source current measuring unit 14 calculates the difference between adjacent power source currents by arranging the power source currents measured for the respective test patterns in the order of the magnitudes of the respective power source currents. If there is a value greater than the specified value, the electronic device 200 is determined to be defective.
  • the fluctuation of the subthreshold leakage current of the field-effect transistor included in the electronic device 200 can be eliminated, and the quality of the electronic device 200 can be accurately and semi-determined. .
  • FIG. 2 is a diagram illustrating an example of the configuration of the electronic device 200.
  • the electronic device 200 includes a circuit under test 202 that operates according to a given test pattern, a p-type dummy transistor 208, an n-type dummy transistor 210, a power supply terminal (220, 222), a substrate voltage terminal (212, 216) and leakage current detection terminals (214, 218).
  • the power supply voltage 220 is supplied to the power supply terminal 220 from the power supply 12 via the power supply current measuring unit 14.
  • a power supply voltage V is applied to the power supply terminal 222.
  • Power terminal in this example
  • the substrate voltage terminals (212, 216) are provided independently of the power supply terminals (220, 222).
  • the substrate voltage terminal 212 has a voltage (V) output from the first voltage controller 16. And the voltage (V) output from the second voltage control unit 22 is applied to the substrate voltage terminal 216. In this way, the power supply terminal and the substrate terminal are provided independently.
  • the substrate voltage of the electronic device 200 can be controlled.
  • the circuit under test 202 is provided between the power supply line (V) and the power supply line (V), and the power supply power
  • a power supply voltage V is applied to the power supply line (V) via the power supply terminal 220.
  • the source line (V) is grounded through the power supply terminal 222.
  • the circuit under test 202 includes a plurality of
  • P-type field effect transistor 204 and a plurality of n-type field effect transistors 206 are provided.
  • a signal corresponding to the test pattern given to the electronic device 200 is given to the gate terminal of each field effect transistor (204, 206), and the power supply current is consumed according to the operating state.
  • the p-type dummy transistor 208 is formed to have substantially the same characteristics as the p-type field effect transistor 204 provided in the electronic device 200, and has substantially the same power supply voltage as the p-type field effect transistor 204. Applied. In this example, the power supply voltage V is applied to the source terminal of the p-type dummy transistor 208.
  • the n-type dummy transistor 210 is formed to have substantially the same characteristics as the n-type field effect transistor 206 provided in the electronic device 200, and has substantially the same power supply voltage as the n-type field effect transistor 206. Applied. In this example, the power supply voltage V is applied to the source terminal of the n-type dummy transistor 210.
  • each dummy transistor (208, 210) the gate terminal and the source terminal are short-circuited, and the drain current is output to the outside.
  • the p-type dummy transistor 208 outputs a drain current to the first leak current detection unit 18 via the leak current detection terminal 214.
  • the n-type dummy transistor 210 outputs a drain current to the second leak current detection unit 20 via the leak current detection terminal 218.
  • Each dummy transistor (208, 210) is provided independently from an input pin (not shown) to which a test pattern is input.
  • the dummy transistors (208, 210) and the field effect transistors (204, 206) have substantially the same characteristics, and are applied with substantially the same power supply voltage and substrate voltage. 210) output the drain current of the corresponding field-effect transistor. It is almost equal to the leakage current in the transistors (204, 206). That is, each dummy transistor (208, 210) functions as a leakage current detection circuit in the present invention.
  • the test apparatus 100 can detect the magnitude of the leakage current per number of field effect transistor units provided in the electronic device 200.
  • the test apparatus 100 can keep the leakage current in the field effect transistor included in the electronic device 200 constant by controlling the substrate voltage of the electronic device 200 based on the leakage current. For this reason, the test apparatus 100 can detect the power supply current with high accuracy by supplying the test pattern sequentially while performing the above-described control and measuring the power supply current.
  • the electronic device 200 has a pair of dummy transistors (208, 210). In another example, the electronic device 200 has a plurality of pairs of dummy transistors (208, 210). You may do it.
  • the dummy transistors (208, 210) may be provided so as to be distributed substantially uniformly in the sub-stream. In this case, the first leakage current detection unit 18 and the second leakage current detection unit 20 may calculate an average value of currents output from the plurality of dummy transistors (208, 210).
  • the electronic device 200 includes a preparation stage for preparing a substrate of the electronic device 200, a circuit formation stage for forming the field effect transistors (204, 206) on the substrate, and a field effect transistor (204, 206). And a detection circuit forming step for forming a dummy transistor (208, 210) that outputs a current substantially the same as the leakage current of the substrate on the substrate.
  • the device production method may further include the step of forming the power supply terminals (220, 222), the substrate voltage terminals (212, 216), and the leakage current detection terminals (214, 218) described above.
  • FIG. 3 is a diagram showing an example of the power supply current value measured for each test pattern supplied to the electronic device 200.
  • the horizontal axis indicates the test pattern supplied to the electronic device 200
  • the vertical axis indicates the measured power supply current value.
  • FIG. 3 (a) shows the power supply current value for each test pattern that is sequentially supplied.
  • the power supply current measuring unit 14 measures the power supply current corresponding to the operating state of the electronic device 200 for each test pattern.
  • the test pattern generator 10 For each turn, among the plurality of field effect transistors included in the electronic device 200, a plurality of test patterns are generated so that the number of field effect transistors that are in the ON state sequentially changes.
  • the test pattern generator 10 generates each test pattern so that the number of field effect transistors to be turned on increases by 1S.
  • the horizontal axis indicates, for example, test patterns arranged in the order supplied to the electronic device 200. Then, the power supply current measuring unit 14 arranges the measured power supply currents in ascending order.
  • FIG. 3 (b) shows the measured power supply current values arranged in order of decreasing value! /. If the number of field-effect transistors in the ON state differs by the number of units for each test pattern, the measured values of the aligned power supply current are approximated by a straight line. However, when the electronic device 200 is out of order, the measured values of the aligned power supply currents are discontinuous as shown in FIG. 3 (b).
  • the power supply current measurement unit 14 detects a discontinuous portion in the measured power supply current values that are aligned, and detects a failure of the electronic device 200. For example, the power supply current measuring unit 14 secondarily differentiates the aligned power supply current waveforms and detects the peak of the differential value, thereby detecting a discontinuous portion.
  • FIG. 4 is a diagram illustrating an example of a result of second-order differentiation of the aligned power supply current waveforms.
  • the peak of the second derivative appears at the point where the measured power supply current is discontinuous in Fig. 3.
  • the power supply current measuring unit 14 determines that the electronic device 200 has failed when the value of these peaks is equal to or greater than a predetermined reference value.
  • the power supply current measurement unit 14 measures the power supply current for a smaller number of test patterns and reduces these power supplies.
  • the quality of the electronic device 200 may be determined based on the measured current value.
  • the power supply current measuring unit 14 approximates the measured values of the aligned power supply currents with a straight line by, for example, the least square method. Then, when the degree of coincidence between the approximated straight line and the measured value of the power supply current is larger than a predetermined value, the electronic device 200 may be determined as a non-defective product. When the degree of coincidence between the approximate straight line and the measured value of the power supply current is less than or equal to a predetermined value, the power supply current measuring unit 14 divides the aligned power supply current measurement values, and in each divided region, Approximate the measured power supply current to a straight line.
  • the power source current measuring unit 14 may calculate the degree of coincidence between the approximated straight line and the measured value of the power source current in each of the divided regions. Further, the power supply current measuring unit 14 compares the slopes of the approximated straight lines for each of the divided areas, and determines that the electronic device 200 has a failure when the slope difference is equal to or greater than a predetermined value. Good.
  • FIG. 5 is a flowchart illustrating an example of a test method for testing the electronic device 200 according to the embodiment of the present invention.
  • the test method may test the electronic device 200 in the same manner as the method described in FIGS.
  • the power supply stage power for driving the electronic device 200 is supplied.
  • the pattern generation stage S300 a test pattern to be supplied to the electronic device 200 is generated and supplied.
  • the leakage current of the field effect transistor included in the electronic device 200 is detected.
  • the voltage control step S304 the voltage applied to the substrate of the electronic device 200 provided with the field effect transistor is controlled so that the leakage current becomes a predetermined value.
  • the treatment of S302 and S304 is preferably performed all the time during the test.
  • the power source current input to the electronic device 200 is measured in the power source current measuring step S306. After measuring the power supply current, it is determined whether the measurement has been completed for all the test patterns to be applied to the electronic device 200. If there is an unmeasured test pattern, the next test pattern is generated in S300. Repeat the process of ⁇ S306.
  • the alignment step S310 the measured values of the power supply current are aligned as described with reference to Fig. 3 (b). Then, in the peak detection stage S312, as described with reference to FIG. 4, the measurement result of the aligned power supply current is second-order differentiated to detect the peak of the differential value. Next, in the determination step S314, a failure of the electronic device 200 is detected based on the peak of the differential value.
  • FIG. 6 is a diagram illustrating another example of the configuration of the test apparatus 100.
  • the test apparatus 100 in this example includes a pattern generation unit 10, a power supply 12, a power supply current measurement unit 14, a first leakage current detection unit 18, And a second leakage current detector 20.
  • the pattern generation unit 10, power supply current measurement unit 14, first leakage current detection unit 18, and second leakage current detection unit 20 in this example are the same as the pattern generation unit 10, power supply current described with reference to FIG. It has the same functions as the measurement unit 14, the first leakage current detection unit 18, and the second leakage current detection unit 20.
  • the power supply 12 supplies electric power for driving the electronic device 200.
  • the power source 12 in this example controls the power supply voltage value applied to the electronic device 200 so that the leakage current detected by the first leakage current detection unit 18 and the second leakage current detection unit 20 is maintained at a predetermined value. . Even with such a configuration, the influence of the leakage current in the field effect transistor included in the electronic device 200 can be reduced, and the power supply current can be accurately measured.
  • FIG. 7 is a diagram illustrating another example of the configuration of the test apparatus 100.
  • the test apparatus 100 includes a pattern generation unit 10, a power source 12, and a power source current measurement unit 14.
  • the power source 12 provides power to drive the electronic device 200, similar to the power source 12 described in connection with FIG.
  • the pattern generation unit 10 sequentially generates and supplies a plurality of test patterns to be supplied to the electronic device 200 in the same manner as the pattern generation unit 10 described with reference to FIG.
  • the pattern generator 10 generates a reference test pattern of a predetermined pattern and supplies it to the electronic device 200 every time a predetermined number of test patterns are supplied to the electronic device 200. At this time, it is preferable that the pattern generation unit 10 notifies that the reference test pattern has been supplied to the electronic device 200.
  • the reference test pattern may be a reset pattern for setting the state of each element of the electronic device 200 to an initial state.
  • the power supply current measuring unit 14 measures the power supply current input to the electronic device 200 each time each test pattern is applied. The power supply current measuring unit 14 also measures the power supply current input to the electronic device 200 when the reference test pattern is supplied to the electronic device 200.
  • the power supply current measurement unit 14 controls the power supply voltage supplied from the power supply 12 to the electronic device 200 so that the power supply current supplied to the electronic device 200 becomes a predetermined value according to the reference test pattern.
  • a reference test pattern is supplied to the electronic device 200 using a power supply current corresponding to the first reference test pattern supplied to the electronic device 200 as a reference value.
  • the power supply voltage is controlled so that the power supply current matches the reference value.
  • the power supply current measurement unit 14 may control the power supply voltage based on the measured power supply current every time a notification that the reference test pattern is supplied to the electronic device 200 is received from the pattern generation unit 10.
  • a reference test pattern is applied to the electronic device 200 every predetermined period, and the power supply current when the operation state of the electronic device 200 is set to the predetermined state is measured, thereby changing the temperature. It is possible to detect fluctuations in leakage current caused by external factors such as. Then, by controlling the power supply voltage so that the power supply current becomes a predetermined value, the leakage current caused by an external factor can be controlled to a constant value.
  • the pattern generating unit 10 manually applies a test pattern to the electronic device 200.
  • the power supply current measurement unit 14 measures the power supply current supplied to the electronic device 200 according to the test pattern. As a result, it is possible to measure the power supply current from which the influence of fluctuations in leakage current caused by external factors is removed.
  • the power supply current measurement unit 14 determines pass / fail of the electronic device 200 based on the power supply current measured according to each test pattern.
  • the determination method of the quality of the electronic device 200 is the same as that of the power supply current measuring unit 14 described with reference to FIG.
  • the test apparatus 100 in this example can also determine the quality of the electronic device 200 with high accuracy by removing the influence of fluctuations in leakage current caused by external factors.
  • the pattern generation unit 10 may alternately generate a normal test pattern and a reference test pattern and supply them to the electronic device 200. In this case, every time the power supply current corresponding to each test pattern is measured, fluctuations in the leakage current are removed, so that more accurate measurement can be performed.
  • FIG. 8 is a flowchart showing another example of a test method for testing electronic device 200.
  • the test method may test the electronic device 200 in the same manner as described in FIG.
  • a reference test pattern generation stage S404 a reference test pattern having a predetermined pattern is generated. Then, in the reference current measurement / power supply voltage control step S406, the power supply current when the reference test pattern is supplied to the electronic device 200 is measured. In S406, the power supply voltage generated in S400 is controlled so that the measured power supply current becomes a predetermined value.
  • a test pattern to be supplied to the electronic device 200 is applied, and the power supply current at that time is measured. Then, measure the power supply current for all the test patterns to be applied. In this case, repeat the processing of S404 to S408 and measure the power supply current for all the test patterns. The quality of the electronic device 200 is determined based on the measured power supply current (S412).
  • the present invention it is possible to eliminate the fluctuation of the subthreshold leakage current of the field-effect transistor included in the electronic device 200 and to accurately measure the power supply current of the electronic device 200. it can. Therefore, the electronic device 200 can be tested with high accuracy.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　電界効果トランジスタを含む電子デバイスを試験する試験装置であって、電子デバイスを駆動する電力を供給する電源と、電子デバイスに供給するべき複数の試験パターンを順次発生して供給するパターン発生部と、電界効果トランジスタのリーク電流を検出するリーク電流検出部と、リーク電流検出部が検出したリーク電流が所定の値となるように、電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧を制御する電圧制御部と、電子デバイスに入力される電源電流を、それぞれの試験パターンが印加される毎に測定し、測定した電源電流に基づいて電子デバイスの良否を判定する電源電流測定部とを備える試験装置を提供する。

Description

明 細 書
試験装置、試験方法、電子デバイス、及びデバイス生産方法
技術分野
[0001] 本発明は、電界効果トランジスタが設けられた電子デバイスを試験する試験装置及 び試験方法、並びに与えられる試験パターンに応じて動作する電界効果トランジスタ が設けられた電子デバイス及びデバイス生産方法に関する。特に本発明は、試験時 における電界効果トランジスタのリーク電流変動の影響を低減した試験装置及び試 験方法に関する。文献の参照による組み込みが認められる指定国については、下記 の日本出願に記載された内容を参照により本出願に組み込み、本出願の記載の一 部とする。
特願 2004— 298260 出願日 2004年 10月 12日
背景技術
[0002] 従来、半導体回路等の電子デバイスを試験する方法として、電子デバイスに供給さ れる電源電流を測定し、電源電流の異常値を検出する方法が知られている。例えば 、様々な試験パターンを電子デバイスに印加し、電子デバイスの様々な動作状態に おける電源電流を検出し、電源電流が所定の範囲に有る力否かによって、電子デバ イスの良否を判定する。
[0003] 関連する特許文献等は、現在認識して!/ヽな!ヽため、その記載を省略する。
発明の開示
発明が解決しょうとする課題
[0004] しカゝし近年、電子デバイスの微細化や、電子デバイスに含まれる CMOSの数の増 大等により、電子デバイスにおけるリーク電流が増加している。リーク電流は、電子デ バイス毎のバラツキや、温度変化等により変動する。特に、 COMSにおけるいわゆる サブスレツショルドリーク電流は温度依存性が大きぐ安定ィ匕させることが困難である 。このため、従来の電源電流試験では、リーク電流の変動により電子デバイスに供給 される電源電流が変動し、本来良品と判定するべき電子デバイスであっても不良と判 定されてしまうという問題が生じてしまう。 [0005] また、このような課題に対し、電子デバイス内部に温度センサ及びヒータ等を設け、 電子デバイスの温度を一定に制御する手法が知られている。しかし、このような制御 では、高精度の制御を行うことができず、リーク電流の変動を十分に小さくすることが できない。
[0006] このため本発明は、上述した課題を解決することのできる試験装置、試験方法、電 子デバイス、及びデバイス生産方法を提供することを目的とする。この目的は、請求 の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は 本発明の更なる有利な具体例を規定する。
課題を解決するための手段
[0007] 上記課題を解決するために、本発明の第 1の形態においては、電界効果トランジス タが設けられた電子デバイスを試験する試験装置であって、電子デバイスを駆動す る電力を供給する電源と、電子デバイスに供給するべき複数の試験パターンを順次 発生して供給するパターン発生部と、電界効果トランジスタのリーク電流を検出するリ ーク電流検出部と、リーク電流検出部が検出するリーク電流を所定の値に維持するよ うに、電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧 を制御する電圧制御部と、電子デバイスに入力される電源電流を、それぞれの試験 パターンが印加される毎に測定し、測定した電源電流に基づいて電子デバイスの良 否を判定する電源電流測定部とを備える試験装置を提供する。
[0008] リーク電流検出部は、 p型電界効果トランジスタの p型リーク電流と、 n型電界効果ト ランジスタの n型リーク電流をそれぞれ測定し、電圧制御部は、サブストレートに印加 する高電圧及び低電圧のうち、高電圧を p型リーク電流に基づいて制御し、低電圧を n型リーク電流に基づ 、て制御してょ 、。
[0009] 電源電流測定部は、それぞれの試験パターンに対して測定した電源電流を、それ ぞれの電源電流の大きさ順に整列させ、整列させた電源電流が不連続となる場合に 、電子デバイスを不良と判定してよい。
[0010] 電源電流測定部は、整列させた電源電流を二階微分し、当該微分値のピークが所 定値以上である場合に、電子デバイスを不良と判定してよい。また電源電流測定部 は、整列させた電源電流において隣接する電源電流の差分を算出し、算出した差分 に予め定められた値より大きい値がある場合に、電子デバイスを不良と判定してもよ い。
[0011] 本発明の第 2の形態においては、電界効果トランジスタが設けられた電子デバイス を試験する試験方法であって、電子デバイスを駆動する電力を供給する電源供給段 階と、電子デバイスに供給するべき複数の試験パターンを順次発生して供給するパ ターン発生段階と、電界効果トランジスタのリーク電流を検出するリーク電流検出段 階と、リーク電流検出段階において検出されるリーク電流を所定の値に維持するよう に、電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧を 制御する電圧制御段階と、電子デバイスに入力される電源電流を、それぞれの試験 パターンが印加される毎に測定し、測定した電源電流に基づいて電子デバイスの良 否を判定する電源電流測定段階とを備える試験方法を提供する。
[0012] 本発明の第 3の形態においては、与えられる試験パターンに応じて動作する電界 効果トランジスタが設けられた電子デバイスであって、電界効果トランジスタのリーク 電流と略同一の電流を外部に出力するリーク電流検出回路を備える電子デバイスを 提供する。
[0013] リーク電流検出回路は、電界効果トランジスタと略同一の特性を有し、電界効果トラ ンジスタと略同一の電源電圧が与えられ、ゲート端子とソース端子とが接続され、ドレ イン電流を外部に出力するダミートランジスタを有してよい。リーク電流検出回路は、 試験パターンが入力される入力ピン力も独立して設けられてよい。
[0014] リーク電流検出回路は、 n型の電界効果トランジスタのリーク電流と略同一の電流を 外部に出力する n型のダミートランジスタと、 p型の電界効果トランジスタのリーク電流 と略同一の電流を外部に出力する p型のダミートランジスタとを有してよい。
[0015] 電子デバイスは、外部の電源から電力を受け取る電源端子と、電界効果トランジス タが設けられたサブストレートに印加される電圧を受け取るサブストレート電圧端子と を独立に設けられてよい。
[0016] 本発明の第 4の形態においては、与えられる試験パターンに応じて動作する電界 効果トランジスタが設けられた電子デバイスを生産するデバイス生産方法であって、 サブストレートを準備する準備段階と、電界効果トランジスタをサブストレートに形成 する回路形成段階と、電界効果トランジスタのリーク電流と略同一の電流を外部に出 力するリーク電流検出回路をサブストレートに形成する検出回路形成段階とを備える デバイス生産方法を提供する。
[0017] 本発明の第 5の形態においては、電子デバイスを試験する試験装置であって、電 子デバイスを駆動する電力を供給する電源と、電子デバイスに供給するべき複数の 試験パターンを順次発生して供給するパターン発生部と、電子デバイスに入力され る電源電流を、それぞれの試験パターンが印加される毎に測定し、測定した電源電 流に基づいて電子デバイスの良否を判定する電源電流測定部とを備え、パターン発 生部は、所定の数の試験パターンを電子デバイスに供給する毎に、所定のパターン の基準試験パターンを発生して電子デバイスに供給し、電源電流測定部は、基準試 験パターンが電子デバイスに供給される毎に、当該基準試験パターンに応じて電子 デバイスに供給される静止時の電源電流が所定の値となるように、電源が電子デバ イスに印加する電源電圧を制御する試験装置を提供する。パターン発生部は、試験 ノターンと基準試験パターンとを交互に発生して電子デバイスに供給してよい。
[0018] 本発明の第 6の形態にぉ 、ては、電子デバイスを試験する試験方法であって、電 子デバイスを駆動する電力を供給する電源供給段階と、電子デバイスに供給するべ き複数の試験パターンを順次発生して供給するパターン発生段階と、パターン発生 段階において、所定の数の試験パターンを電子デバイスに供給する毎に、所定のパ ターンの基準試験パターンを発生して電子デバイスに供給する基準試験パターン発 生段階と、電子デバイスに入力される電源電流を、それぞれの試験パターンが印加 される毎に測定し、測定した電源電流に基づ ヽて電子デバイスの良否を判定する電 源電流測定段階と、それぞれの基準試験パターンが電子デバイスに供給される毎に 、当該基準試験パターンに応じて電子デバイスに供給される電源電流を測定する基 準電流測定段階と、静止時の電源電流が所定の値となるように、電源供給段階にお いて電子デバイスに印加する電源電圧を制御する電源電圧制御段階とを備える試 験方法を提供する。
[0019] なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなぐこ れらの特徴群のサブコンビネーションも又発明となりうる。 発明の効果
[0020] 本発明によれば、電子デバイス 200に含まれる電界効果トランジスタのサブスレツシ ョルドリーク電流の変動を無くし、電子デバイス 200の電源電流を精度よく測定するこ とができる。このため、電子デバイス 200を精度よく試験することができる。
図面の簡単な説明
[0021] [図 1]本発明の実施形態に係る試験装置 100の構成の一例を示す図である。
[図 2]電子デバイス 200の構成の一例を示す図である。
[図 3]電子デバイス 200に供給する試験パターン毎に測定される電源電流値の一例 を示す図である。図 3 (a)は、順次供給される試験パターン毎の電源電流値を示し、 図 3 (b)は、測定した電源電流値を値の小さ!/、順に整列させたものを示す。
[図 4]整列させた電源電流の波形を二階微分した結果の一例を示す図である。
[図 5]本発明の実施形態に係る、電子デバイス 200を試験する試験方法の一例を示 すフローチャートである。
[図 6]試験装置 100の構成の他の例を示す図である。
[図 7]試験装置 100の構成の他の例を示す図である。
[図 8]試験方法の他の例を示すフローチャートである。
符号の説明
[0022] 10 · · 'パターン発生部、 12· · '電源、 14· · '電源電流測定部、 16 · · '第 1電圧制御 部、 18 · · ·第 1リーク電流検出部、 20· · ·第 2リーク電流検出部、 22· · '第 2電圧制御 部、 100· · '試験装置、 200· · '電子デバイス、 202· · '被試験回路部、 204· · ·ρ型 電界効果トランジスタ、 206 · · ·η型電界効果トランジスタ、 208 · · ·ρ型ダミートランジ スタ、 210· · ·η型ダミートランジスタ、 212· · 'サブストレート電圧端子、 214· · ·リーク 電流検出端子、 216 · · 'サブストレート電圧端子、 218 · · ·リーク電流検出端子、 220 、 222· · ·電源端子
発明を実施するための最良の形態
[0023] 以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範 囲に係る発明を限定するものではなぐまた実施形態の中で説明されている特徴の 組み合わせの全てが発明の解決手段に必須であるとは限らな!/、。
[0024] 図 1は、本発明の実施形態に係る試験装置 100の構成の一例を示す図である。試 験装置 100は、電界効果トランジスタが設けられた電子デバイス 200を試験する装置 であって、パターン発生部 10、電源 12、電源電流測定部 14、第 1電圧制御部 16、 第 1リーク電流検出部 18、第 2リーク電流検出部 20、及び第 2電圧制御部 22を備え る。本例において電界効果トランジスタとは、 MOS型の電界効果トランジスタを指す
[0025] 電源 12は、電子デバイス 200を駆動する電力を供給する。本例において電源 12は 、定電圧の電力を電子デバイス 200に供給する。またパターン発生部 10は、電子デ バイス 200に供給するべき複数の試験パターンを順次発生して供給する。つまりバタ ーン発生部 10は、異なる試験パターンを順次電子デバイス 200に供給することにより 、電子デバイス 200において異なる動作状態を生じさせる。電源電流測定部 14は、 それぞれの試験パターンが印加される毎に、電源 12から電子デバイス 200に供給さ れる電源電流を検出する。電源電流測定部 14は、電子デバイス 200の静止時の電 源電流 (IDDQ)を検出してよ!、。
[0026] 第 1リーク電流検出部 18及び第 2リーク電流検出部 20は、電子デバイス 200に含ま れる電界効果トランジスタのリーク電流を検出する。本例において第 1リーク電流検出 部 18は、電子デバイス 200に含まれる p型電界効果トランジスタ単位数当たりのサブ スレツショルドリーク電流を検出し、第 2リーク電流検出部 20は、電子デバイス 200に 含まれる n型電界効果トランジスタ単位数当たりのサブスレツショルドリーク電流を検 出する。サブスレツショルドリーク電流とは、電界効果トランジスタのチャネル間に流れ るリーク電流である。
[0027] また、第 1電圧制御部 16及び第 2電圧制御部 22は、第 1リーク電流検出部 18及び 第 2リーク電流検出部 20が検出するリーク電流を所定の値に維持するように、電子デ バイス 200のサブストレートに印加するサブストレート電圧を制御する。つまり、リーク 電流の変動に応じてサブストレート電圧を制御する。ここでサブストレートとは、電界 効果トランジスタ等の半導体素子が形成される半導体基板を指す。
[0028] 通常、電子デバイス 200のサブストレートの n型基板に第 1の電圧（高電圧）が印カロ され、 p型領域 (p—ゥエル）に第 1の電圧より低い第 2の電圧 (低電圧）が印加される。 本例において第 1電圧制御部 16は、第 1リーク電流検出部 18が検出したリーク電流 が一定となるように、電子デバイス 200のサブストレートの n型基板に印加する第 1の 電圧を制御する。これにより、電子デバイス 200が有する p型電界効果トランジスタの リーク電流を一定に制御する。
[0029] また第 2電圧制御部 22は、第 2リーク電流検出部 20が検出したリーク電流が一定と なるように、電子デバイス 200のサブストレートの p型領域に印加する第 2の電圧を制 御する。これにより、電子デバイス 200が有する n型電界効果トランジスタのリーク電 流を一定に制御する。
[0030] このような動作により、パターン発生部 10が複数の試験パターンを電子デバイス 20 0に入力する間、電子デバイス 200に含まれる電界効果トランジスタのリーク電流を一 定に制御する。そして、電源電流測定部 14は、試験パターン毎に測定した電源電流 の値に基づいて、電子デバイス 200の良否を判定する。例えば、電源電流測定部 14 は、それぞれの試験パターンに対して測定した電源電流を、それぞれの電源電流の 大きさ順に整列させて隣接する電源電流の差分を算出し、算出した差分に予め定め られた値より大きい値がある場合に、電子デバイス 200を不良と判定する。
[0031] 本例における試験装置 100によれば、電子デバイス 200に含まれる電界効果トラン ジスタのサブスレツショルドリーク電流の変動を無くし、電子デバイス 200の良否を精 度よく半 U定することができる。
[0032] 図 2は、電子デバイス 200の構成の一例を示す図である。電子デバイス 200は、与 えられる試験パターンに応じて動作する被試験回路部 202、 p型のダミートランジスタ 208、 n型のダミートランジスタ 210、電源端子（220、 222)、サブストレート電圧端子 (212、 216)、及びリーク電流検出端子（214、 218)を備える。
[0033] 電源端子 220には、電源電流測定部 14を介して電源 12から電源電圧 V が印カロ
DD
される。また電源端子 222には、電源電圧 V が印加される。本例において電源端子
ss
222は接地される。
[0034] またサブストレート電圧端子（212、 216)は、電源端子（220、 222)と独立に設けら れる。サブストレート電圧端子 212には、第 1電圧制御部 16が出力する電圧 (V ) が印加され、サブストレート電圧端子 216には、第 2電圧制御部 22が出力する電圧（ V )が印加される。このように、電源端子とサブストレート端子とを独立に設けること
BBN
により、電子デバイス 200のサブストレート電圧を制御することができる。
[0035] 被試験回路部 202は、電源線 (V )、電源線 (V )との間に設けられ、電源電力
DD SS
が供給される。電源線 (V )には、電源端子 220を介して電源電圧 V が印加され
DD DD
る。また電源線 (V )は、電源線 (V )より低い電圧が印加される。本例において電
SS DD
源線 (V )は電源端子 222を介して接地される。また被試験回路部 202には、複数
SS
の P型電界効果トランジスタ 204、及び複数の n型電界効果トランジスタ 206が設けら れる。それぞれの電界効果トランジスタ（204、 206)のゲート端子には、電子デバィ ス 200に与えられる試験パターンに応じた信号が与えられ、動作状態に応じて電源 電流を消費する。
[0036] p型のダミートランジスタ 208は、電子デバイス 200に設けられた p型電界効果トラン ジスタ 204と略同一の特性を有するように形成され、 p型電界効果トランジスタ 204と 略同一の電源電圧が印加される。本例においては、 p型のダミートランジスタ 208のソ ース端子に電源電圧 V が印加される。
DD
[0037] n型のダミートランジスタ 210は、電子デバイス 200に設けられた n型電界効果トラン ジスタ 206と略同一の特性を有するように形成され、 n型電界効果トランジスタ 206と 略同一の電源電圧が印加される。本例においては、 n型のダミートランジスタ 210のソ ース端子に電源電圧 V が印加される。
SS
[0038] それぞれのダミートランジスタ（208、 210)は、ゲート端子とソース端子とが短絡され 、ドレイン電流を外部に出力する。 p型のダミートランジスタ 208は、リーク電流検出端 子 214を介して、第 1リーク電流検出部 18にドレイン電流を出力する。また n型のダミ 一トランジスタ 210は、リーク電流検出端子 218を介して、第 2リーク電流検出部 20に ドレイン電流を出力する。また、それぞれのダミートランジスタ（208、 210)は、試験パ ターンが入力される入力ピン（図示せず)から独立して設けられる。
[0039] ダミートランジスタ（208、 210)と電界効果トランジスタ（204、 206)とは、それぞれ 略同一の特性を有し、略同一の電源電圧及びサブストレート電圧が印加されるため、 ダミートランジスタ（208、 210)が出力するドレイン電流は、対応する電界効果トラン ジスタ（204、 206)におけるリーク電流と略等しい。つまり、それぞれのダミートランジ スタ（208、 210)は、本発明におけるリーク電流検出回路として機能する。
[0040] このような構成により、試験装置 100は、電子デバイス 200に設けられた電界効果ト ランジスタ単位数当たりのリーク電流の大きさを検出することができる。そして試験装 置 100は、当該リーク電流に基づいて電子デバイス 200のサブストレート電圧を制御 することにより、電子デバイス 200に含まれる電界効果トランジスタにおけるリーク電 流を一定に保つことができる。このため、試験装置 100は、上述した制御を行いなが ら順次試験パターンを供給し、電源電流を測定することにより、精度よく電源電流を 検出することができる。
[0041] また、本例において電子デバイス 200は、一対のダミートランジスタ（208、 210)を 有していた力 他の例においては電子デバイス 200は、複数対のダミートランジスタ（ 208、 210)を有していてもよい。例えばダミートランジスタ（208、 210)を、サブストレ 一トに略均一に分布するように設けてよい。この場合、第 1リーク電流検出部 18及び 第 2リーク電流検出部 20は、複数のダミートランジスタ（208、 210)が出力する電流 の平均値を算出してよい。
[0042] また、電子デバイス 200は、電子デバイス 200のサブストレートを準備する準備段階 と、電界効果トランジスタ（204、 206)をサブストレートに形成する回路形成段階と、 電界効果トランジスタ（204、 206)のリーク電流と略同一の電流を外部に出力するダ ミートランジスタ（208、 210)をサブストレートに形成する検出回路形成段階とを備え るデバイス生産方法によって生産される。デバイス生産方法は、前述した電源端子（ 220、 222)、サブストレート電圧端子（212、 216)、及びリーク電流検出端子（214、 218)を形成する段階を更に備えてよい。
[0043] 図 3は、電子デバイス 200に供給する試験パターン毎に測定される電源電流値の 一例を示す図である。図 3において横軸は、電子デバイス 200に供給された試験パ ターンを示し、縦軸は測定した電源電流の値を示す。
[0044] 図 3 (a)は、順次供給される試験パターン毎の電源電流値を示す。図 3 (a)に示すよ うに、電源電流測定部 14は、それぞれの試験パターン毎に、電子デバイス 200の動 作状態に応じた電源電流が測定する。このとき、試験パターン発生部 10は、試験パ ターン毎に、電子デバイス 200に含まれる複数の電界効果トランジスタのうち、 ON状 態となる電界効果トランジスタの数が順次変化するように、複数の試験パターンを生 成する。例えば試験パターン発生部 10は、 ON状態となる電界効果トランジスタの数 1S 予め定められた単位数ずつ増加するように、それぞれの試験パターンを生成す る。図 3 (a)において横軸は、例えば電子デバイス 200に供給された順序で配列され た試験パターンを示す。そして電源電流測定部 14は、測定した電源電流を小さい順 に整列させる。
[0045] 図 3 (b)は、測定した電源電流値を値の小さ!/、順に整列させたものを示す。 ON状 態となる電界効果トランジスタの数が、試験パターン毎にそれぞれ単位数ずつ異なる 場合、整列させた電源電流の測定値は直線で近似される。しかし、電子デバイス 20 0が故障している場合、整列させた電源電流の測定値は、図 3 (b)に示すように不連 続な値となる。電源電流測定部 14は、整列させた電源電流の測定値において不連 続な箇所を検出し、電子デバイス 200の故障を検出する。例えば電源電流測定部 1 4は、整列させた電源電流の波形を二階微分し、当該微分値のピークを検出すること により、不連続な箇所を検出する。
[0046] 図 4は、整列させた電源電流の波形を二階微分した結果の一例を示す図である。
図 4に示すように、図 3において電源電流の測定値が不連続となる箇所で、二階微分 値のピークが現れる。電源電流測定部 14は、これらのピークの値が予め定められた 基準値以上である場合に、電子デバイス 200が故障して 、ると判定してょ 、。
[0047] また、多数の試験パターンに対する電源電流の測定は長時間を要するため、測定 時間を短縮するため、電源電流測定部 14は、より少数の試験パターンに対する電源 電流を測定し、これらの電源電流の測定値に基づ 、て電子デバイス 200の良否を判 定してちよい。
[0048] この場合、電源電流測定部 14は、整列させた電源電流の測定値を、例えば最小二 乗法等により直線で近似する。そして、近似した直線と、電源電流の測定値との一致 度が所定の値より大きい場合に、電子デバイス 200を良品と判定してよい。近似した 直線と電源電流の測定値との一致度が所定の値以下である場合、電源電流測定部 14は、整列させた電源電流の測定値を分割し、分割したそれぞれの領域において、 電源電流の測定値を直線に近似してょ 、。
[0049] そして、電源電流測定部 14は、分割したそれぞれの領域にお!ヽて、近似した直線 と電源電流との測定値との一致度を算出してよい。また電源電流測定部 14は、分割 したそれぞれの領域にぉ 、て近似した直線の傾きを比較し、傾きの差が所定値以上 である場合に、電子デバイス 200に故障があると判定してもよい。
[0050] 図 5は、本発明の実施形態に係る、電子デバイス 200を試験する試験方法の一例 を示すフローチャートである。当該試験方法は、図 1から図 4において説明した方法と 同様の方法で、電子デバイス 200を試験してよい。
[0051] まず、電源供給段階において、電子デバイス 200を駆動するための電力を供給す る。そして、パターン発生段階 S300において、電子デバイス 200に供給するべき試 験パターンを発生して供給する。
[0052] また、リーク電流測定段階 S302において、電子デバイス 200に含まれる電界効果 トランジスタのリーク電流を検出する。次に、電圧制御段階 S 304において、リーク電 流が所定の値となるように、電界効果トランジスタが設けられた電子デバイス 200のサ ブストレートに印加する電圧を制御する。 S302及び S304の処理は、試験中に常時 行うことが好ましい。
[0053] そして、リーク電流を所定の値に保った状態で、電源電流測定段階 S306において 、電子デバイス 200に入力される電源電流を測定する。電源電流を測定した後、電 子デバイス 200に印加するべき試験パターンの全てについて測定が終了したかを判 定し、未測定の試験パターンがある場合、次の試験パターンを S300において生成し 、 S300〜S306の処理を繰り返す。
[0054] 全ての試験パターンについて測定が終了した場合、整列段階 S310において、電 源電流の測定値を図 3 (b)において説明したように整列させる。そして、ピーク検出段 階 S312において、図 4において説明したように、整列させた電源電流の測定結果を 二階微分し、微分値のピークを検出する。次に、判定段階 S314において、微分値の ピークに基づいて電子デバイス 200の故障を検出する。
[0055] 図 6は、試験装置 100の構成の他の例を示す図である。本例における試験装置 10 0は、パターン発生部 10、電源 12、電源電流測定部 14、第 1リーク電流検出部 18、 及び第 2リーク電流検出部 20を備える。
[0056] 本例におけるパターン発生部 10、電源電流測定部 14、第 1リーク電流検出部 18、 及び第 2リーク電流検出部 20は、図 1に関連して説明したパターン発生部 10、電源 電流測定部 14、第 1リーク電流検出部 18、及び第 2リーク電流検出部 20と同一の機 能を有する。
[0057] 電源 12は、電子デバイス 200を駆動するための電力を供給する。本例における電 源 12は、第 1リーク電流検出部 18及び第 2リーク電流検出部 20が検出したリーク電 流を所定の値に保つように、電子デバイス 200に印加する電源電圧値を制御する。 このような構成によっても、電子デバイス 200に含まれる電界効果トランジスタにおけ るリーク電流の影響を低減し、精度よく電源電流を測定することができる。
[0058] 図 7は、試験装置 100の構成の他の例を示す図である。試験装置 100は、パターン 発生部 10、電源 12、及び電源電流測定部 14を備える。電源 12は、図 1に関連して 説明した電源 12と同様に、電子デバイス 200を駆動する電力を供給する。
[0059] パターン発生部 10は、図 1に関連して説明したパターン発生部 10と同様に、電子 デバイス 200に供給するべき複数の試験パターンを順次発生して供給する。またパ ターン発生部 10は、所定の数の試験パターンを電子デバイス 200に供給する毎に、 所定のパターンの基準試験パターンを生成して電子デバイス 200に供給する。このと き、パターン発生部 10は、基準試験パターンを電子デバイス 200に供給した旨を通 知することが好ましい。また基準試験パターンとは、電子デバイス 200の各素子の状 態を初期状態とするためのリセットパターンであってよい。
[0060] 電源電流測定部 14は、電子デバイス 200に入力される電源電流を、それぞれの試 験パターンが印加される毎に測定する。また、電源電流測定部 14は、基準試験バタ ーンが電子デバイス 200に供給された場合に、電子デバイス 200に入力される電源 電流も測定する。
[0061] そして電源電流測定部 14は、基準試験パターンに応じて電子デバイス 200に供給 される電源電流が所定の値となるように、電源 12が電子デバイス 200に供給する電 源電圧を制御する。例えば、電子デバイス 200に供給された最初の基準試験パター ンに応じた電源電流を基準値として、基準試験パターンが電子デバイス 200に供給 される毎に、電源電流が当該基準値に一致するように、電源電圧を制御する。電源 電流測定部 14は、パターン発生部 10から、基準試験パターンを電子デバイス 200 に供給した旨の通知を受け取る毎に、測定した電源電流に基づいて電源電圧を制 御してよい。
[0062] このような動作により、基準試験パターンを所定の期間毎に電子デバイス 200に印 加し、電子デバイス 200の動作状態を所定の状態にしたときの電源電流を測定する ことにより、温度変化等の外部要因により生じるリーク電流の変動を検出することがで きる。そして、当該電源電流が所定値となるように電源電圧を制御することにより、外 部要因により生じるリーク電流を一定値に制御することができる。
[0063] このような制御を行った状態、つまり電源 12が、電源電流測定部 14によって制御さ れた電源電圧を維持した状態で、パターン発生部 10は、電子デバイス 200に試験パ ターンを人力し、電源電流測定部 14は、当該試験パターンに応じて電子デバイス 20 0に供給される電源電流を測定する。これにより、外部要因により生じるリーク電流の 変動の影響を除去した電源電流を測定することができる。
[0064] そして、電源電流測定部 14は、それぞれの試験パターンに応じて測定した電源電 流に基づいて、電子デバイス 200の良否を判定する。電子デバイス 200の良否の判 定方法は、図 1に関連して説明した電源電流測定部 14と同一である。本例における 試験装置 100によっても、外部要因により生じるリーク電流の変動の影響を除去し、 精度よく電子デバイス 200の良否を判定することができる。
[0065] またパターン発生部 10は、通常の試験パターンと、基準試験パターンとを交互に 生成して電子デバイス 200に供給してよい。この場合、それぞれの試験パターンに対 応する電源電流を測定する毎に、リーク電流の変動を除去するため、より精度よく測 定を行うことができる。
[0066] 図 8は、電子デバイス 200を試験する試験方法の他の例を示すフローチャートであ る。当該試験方法は、図 8において説明した方法と同様の方法で、電子デバイス 200 を試験してよい。
[0067] まず、電源供給段階 S400にお ヽて、電子デバイス 200を駆動する電力を供給する 。次に、温度制御段階 S402において、電子デバイス 200の温度を定常状態に上昇 させる。例えば、パターン発生部 10が適当な試験パターンを電子デバイス 200に繰 り返し入力することにより、電子デバイス 200の温度を上昇させる。
[0068] 次に、基準試験パターン発生段階 S404において、所定のパターンの基準試験パ ターンを発生する。そして、基準電流測定 ·電源電圧制御段階 S406において、基準 試験パターンが電子デバイス 200に供給された場合の電源電流を測定する。また S4 06において、測定した電源電流が所定値となるように、 S400において生成する電源 電圧を制御する。
[0069] 次に、パターン発生.電源電流測定段階 S408において、電子デバイス 200に供給 するべき試験パターンを印加し、そのときの電源電流を測定する。そして、全ての印 加するべき試験パターンに対して電源電流を測定して 、な 、場合には、 S404〜S4 08の処理を繰り返し、全ての試験パターンに対して電源電流を測定した場合には、 測定した電源電流に基づいて電子デバイス 200の良否を判定する（S412)。
[0070] 以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施 形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良をカロ えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含 まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
[0071] 以上から明らかなように、本発明によれば、電子デバイス 200に含まれる電界効果ト ランジスタのサブスレツショルドリーク電流の変動を無くし、電子デバイス 200の電源 電流を精度よく測定することができる。このため、電子デバイス 200を精度よく試験す ることがでさる。

Claims

請求の範囲
[1] 与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子 デバイスを試験する試験装置であって、
前記電子デバイスを駆動する電力を供給する電源と、
前記電子デバイスに供給するべき複数の前記試験パターンを順次発生して供給す るパターン発生部と、
前記電界効果トランジスタのリーク電流を検出するリーク電流検出部と、 前記リーク電流検出部が検出する前記リーク電流を所定の値に維持するように、前 記電界効果トランジスタが設けられたサブストレートに印加するサブストレート電圧を 制御する電圧制御部と、
前記電子デバイスに入力される電源電流を、それぞれの前記試験パターンが印加 される毎に測定し、測定した前記電源電流に基づ!/ヽて前記電子デバイスの良否を判 定する電源電流測定部と
を備える試験装置。
[2] 前記リーク電流検出部は、 p型の前記電界効果トランジスタの p型リーク電流と、 n型 の前記電界効果トランジスタの n型リーク電流をそれぞれ測定し、
前記電圧制御部は、前記サブストレートに印加する高電圧及び低電圧のうち、前記 高電圧を前記 P型リーク電流に基づ 、て制御し、前記低電圧を前記 n型リーク電流に 基づいて制御する
請求項 1に記載の試験装置。
[3] 前記電源電流測定部は、それぞれの前記試験パターンに対して測定した前記電 源電流を、それぞれの前記電源電流の大きさ順に整列させ、整列させた前記電源電 流が不連続となる場合に、前記電子デバイスを不良と判定する
請求項 1に記載の試験装置。
[4] 前記電源電流測定部は、整列させた前記電源電流を二階微分し、当該微分値の ピークが所定値以上である場合に、前記電子デバイスを不良と判定する
請求項 3に記載の試験装置。
[5] 前記電源電流測定部は、整列させた前記電源電流において隣接する前記電源電 流の差分を算出し、算出した差分に予め定められた値より大きい値がある場合に、前 記電子デバイスを不良と判定する
請求項 3に記載の試験装置。
[6] 与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子 デバイスを試験する試験方法であって、
前記電子デバイスを駆動する電力を供給する電源供給段階と、
前記電子デバイスに供給するべき複数の前記試験パターンを順次発生して供給す るパターン発生段階と、
前記電界効果トランジスタのリーク電流を検出するリーク電流検出段階と、 前記リーク電流検出段階において検出される前記リーク電流を所定の値に維持す るように、前記電界効果トランジスタが設けられたサブストレートに印加するサブストレ ート電圧を制御する電圧制御段階と、
前記電子デバイスに入力される電源電流を、それぞれの前記試験パターンが印加 される毎に測定し、測定した前記電源電流に基づ!/ヽて前記電子デバイスの良否を判 定する電源電流測定段階と
を備える試験方法。
[7] 与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子 デバイスであって、
前記電界効果トランジスタのリーク電流と略同一の電流を外部に出力するリーク電 流検出回路を備える
電子デバイス。
[8] 前記リーク電流検出回路は、前記電界効果トランジスタと略同一の特性を有し、前 記電界効果トランジスタと略同一の電源電圧が与えられ、ゲート端子とソース端子と が接続され、ドレイン電流を外部に出力するダミートランジスタを有する
請求項 7に記載の電子デバイス。
[9] 前記リーク電流検出回路は、前記試験パターンが入力される入力ピンから独立して 設けられる
請求項 8に記載の電子デバイス。
[10] 前記リーク電流検出回路は、 n型の前記電界効果トランジスタのリーク電流と略同一 の電流を外部に出力する n型の前記ダミートランジスタと、 p型の前記電界効果トラン ジスタのリーク電流と略同一の電流を外部に出力する p型の前記ダミートランジスタと を有する
請求項 8に記載の電子デバイス。
[11] 前記電子デバイスは、
外部の電源力 電力を受け取る電源端子と、
前記電源端子力 独立に設けられ、前記電界効果トランジスタが設けられたサブス トレートに印加される電圧を受け取るサブストレート電圧端子と
を更に備える
請求項 7に記載の電子デバイス。
[12] 与えられる試験パターンに応じて動作する電界効果トランジスタが設けられた電子 デバイスを生産するデバイス生産方法であって、
サブストレートを準備する準備段階と、
前記電界効果トランジスタを前記サブストレートに形成する回路形成段階と、 前記電界効果トランジスタのリーク電流と略同一の電流を外部に出力するリーク電 流検出回路を前記サブストレートに形成する検出回路形成段階と
を備えるデバイス生産方法。
[13] 電子デバイスを試験する試験装置であって、
前記電子デバイスを駆動する電力を供給する電源と、
前記電子デバイスに供給するべき複数の前記試験パターンを順次発生して供給す るパターン発生部と、
前記電子デバイスに入力される電源電流を、それぞれの前記試験パターンが印加 される毎に測定し、測定した前記電源電流に基づ!/ヽて前記電子デバイスの良否を判 定する電源電流測定部と
を備え、
前記パターン発生部は、所定の数の前記試験パターンを前記電子デバイスに供給 する毎に、所定のパターンの基準試験パターンを発生して前記電子デバイスに供給 し、
前記電源電流測定部は、前記基準試験パターンが前記電子デバイスに供給される 毎に、当該基準試験パターンに応じて前記電子デバイスに供給される静止時の前記 電源電流が所定の値となるように、前記電源が前記電子デバイスに印加する電源電 圧を制御する
試験装置。
[14] 前記パターン発生部は、前記試験パターンと前記基準試験パターンとを交互に発 生して前記電子デバイスに供給する
請求項 13に記載の試験装置。
[15] 前記電源電流測定部は、それぞれの前記試験パターンに対して測定した前記電 源電流を、それぞれの前記電源電流の大きさ順に整列させ、整列させた前記電源電 流が不連続となる場合に、前記電子デバイスを不良と判定する
請求項 13に記載の試験装置。
[16] 前記電源電流測定部は、整列させた前記電源電流を二階微分し、当該微分値の ピークが所定値以上である場合に、前記電子デバイスを不良と判定する
請求項 15に記載の試験装置。
[17] 前記電源電流測定部は、整列させた前記電源電流において隣接する前記電源電 流の差分を算出し、算出した差分に予め定められた値より大きい値がある場合に、前 記電子デバイスを不良と判定する
請求項 15に記載の試験装置。
[18] 電子デバイスを試験する試験方法であって、
前記電子デバイスを駆動する電力を供給する電源供給段階と、
前記電子デバイスに供給するべき複数の前記試験パターンを順次発生して供給す るパターン発生段階と、
前記パターン発生段階にぉ 、て、所定の数の前記試験パターンを前記電子デバィ スに供給する毎に、所定のパターンの基準試験パターンを発生して前記電子デバィ スに供給する基準試験パターン発生段階と、
前記電子デバイスに入力される電源電流を、それぞれの前記試験パターンが印加 される毎に測定し、測定した前記電源電流に基づ!/ヽて前記電子デバイスの良否を判 定する電源電流測定段階と、
それぞれの前記基準試験パターンが前記電子デバイスに供給される毎に、当該基 準試験パターンに応じて前記電子デバイスに供給される電源電流を測定する基準電 流測定段階と、
前記基準電流測定段階において測定した静止時の前記電源電流が所定の値とな るように、前記電源供給段階にお!ヽて前記電子デバイスに印加する電源電圧を制御 する電源電圧制御段階と
を備える試験方法。
PCT/JP2005/018710 2004-10-12 2005-10-11 試験装置、試験方法、電子デバイス、及びデバイス生産方法 WO2006041064A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP05793127A EP1818676B1 (en) 2004-10-12 2005-10-11 Test apparatus and test method
DE602005023770T DE602005023770D1 (de) 2004-10-12 2005-10-11 Testeinrichtung und testverfahren
CN2005800335593A CN101036063B (zh) 2004-10-12 2005-10-11 检测带有场效应晶体管的电子设备的测试方法与测试装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-298260 2004-10-12
JP2004298260A JP4846223B2 (ja) 2004-10-12 2004-10-12 試験装置および試験方法

Publications (1)

Publication Number Publication Date
WO2006041064A1 true WO2006041064A1 (ja) 2006-04-20

Family

ID=36144624

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018710 WO2006041064A1 (ja) 2004-10-12 2005-10-11 試験装置、試験方法、電子デバイス、及びデバイス生産方法

Country Status (7)

Country Link
US (1) US7126367B2 (ja)
EP (2) EP2006698B1 (ja)
JP (1) JP4846223B2 (ja)
KR (1) KR20070074615A (ja)
CN (1) CN101036063B (ja)
DE (2) DE602005020197D1 (ja)
WO (1) WO2006041064A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029772A1 (ja) * 2008-09-12 2010-03-18 株式会社アドバンテスト 試験装置および試験方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051227A (zh) * 2006-04-07 2007-10-10 鸿富锦精密工业（深圳）有限公司 电源系统及控制方法
US20080042681A1 (en) * 2006-08-11 2008-02-21 Infineon Technologies Ag Integrated circuit device with current measurement
WO2008129625A1 (ja) * 2007-04-10 2008-10-30 Fujitsu Microelectronics Limited リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
US7797596B2 (en) 2007-09-26 2010-09-14 Oracle America, Inc. Method for monitoring and adjusting circuit performance
US7948256B2 (en) * 2008-09-12 2011-05-24 Advantest Corporation Measurement apparatus, test system, and measurement method for measuring a characteristic of a device
JP2010153559A (ja) * 2008-12-25 2010-07-08 Panasonic Corp 半導体集積回路装置
CN102028366B (zh) * 2009-09-30 2012-11-07 明门香港股份有限公司 儿童座椅
CN103064007B (zh) * 2012-12-27 2015-10-28 东信和平科技股份有限公司 一种智能卡的极限测试装置及测试方法
CN103323764B (zh) * 2013-06-28 2015-09-23 北京大学 一种硅pin半导体探测器漏电流检测仪及其检测方法
CN104569776B (zh) * 2014-12-18 2017-12-01 复旦大学 一种测量有多层发光层的oled器件中电子有效迁移率的方法
CN105717409B (zh) * 2016-01-20 2018-07-31 广东欧珀移动通信有限公司 电子设备的漏电检测方法及系统
CN108254669B (zh) * 2016-12-29 2020-12-25 瑞昱半导体股份有限公司 集成电路测试方法
KR102610205B1 (ko) * 2021-11-09 2023-12-06 테크위드유 주식회사 Mosfet의 누설 전류 제거 회로 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1118867A1 (en) 2000-01-18 2001-07-25 STMicroelectronics S.r.l. Method for testing a CMOS integrated circuit
JP2002107418A (ja) * 2000-09-28 2002-04-10 Hitachi Ltd 半導体装置の製造方法
JP2002116237A (ja) * 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
US20040036525A1 (en) 2002-08-26 2004-02-26 Bhagavatheeswaran Gayathri A. System and circuit for controlling well biasing and method thereof
WO2004077081A1 (en) 2003-02-20 2004-09-10 International Business Machines Corporation Integrated circuit testing methods using well bias modification

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0048758B1 (en) * 1979-12-28 1985-09-25 International Rectifier Corporation Japan, Ltd. Field effect transistor circuit configuration
JPS5788594A (en) * 1980-11-19 1982-06-02 Fujitsu Ltd Semiconductor circuit
JP2004170126A (ja) * 2002-11-18 2004-06-17 Matsushita Electric Ind Co Ltd ノード論理固定回路およびｉｄｄｑ試験方法
JP2004227710A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp 半導体記憶装置
JP2004257815A (ja) * 2003-02-25 2004-09-16 Matsushita Electric Ind Co Ltd 半導体集積回路の検査方法および半導体集積回路装置
JP4744807B2 (ja) * 2004-01-06 2011-08-10 パナソニック株式会社 半導体集積回路装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1118867A1 (en) 2000-01-18 2001-07-25 STMicroelectronics S.r.l. Method for testing a CMOS integrated circuit
JP2001249161A (ja) * 2000-01-18 2001-09-14 Stmicroelectronics Srl 集積回路試験方法
JP2002107418A (ja) * 2000-09-28 2002-04-10 Hitachi Ltd 半導体装置の製造方法
JP2002116237A (ja) * 2000-10-10 2002-04-19 Texas Instr Japan Ltd 半導体集積回路
US20030067318A1 (en) 2000-10-10 2003-04-10 Hiroshi Takahashi Semiconductor integrated circuit
US20040036525A1 (en) 2002-08-26 2004-02-26 Bhagavatheeswaran Gayathri A. System and circuit for controlling well biasing and method thereof
WO2004077081A1 (en) 2003-02-20 2004-09-10 International Business Machines Corporation Integrated circuit testing methods using well bias modification

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KOBAYASHI T AND SAKURAI T.: "Self-Adjusting Threshold Voltage Scheme (SATS) For Low-Voltage High Speed Operation.", PROC IEEE CUSTOM INTEGRATED CIRCUITS CONF., May 1994 (1994-05-01), pages 271 - 274, XP010129878 *
See also references of EP1818676A4 *
T. KOBAYASHI; T. SAKURAI: "Self-adjusting threshold-voltage scheme (SATS) for low-voltage high-speed operation", PROCEEDINGS OF THE IEEE 1994 CUSTOM INTEGRATED CIRCUITS CONFERENCE, 1 May 1994 (1994-05-01), pages 271 - 274, XP010129878, DOI: doi:10.1109/CICC.1994.379721

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029772A1 (ja) * 2008-09-12 2010-03-18 株式会社アドバンテスト 試験装置および試験方法
US7859288B2 (en) 2008-09-12 2010-12-28 Advantest Corporation Test apparatus and test method for testing a device based on quiescent current
JPWO2010029772A1 (ja) * 2008-09-12 2012-02-02 株式会社アドバンテスト 試験装置および試験方法

Also Published As

Publication number Publication date
KR20070074615A (ko) 2007-07-12
US7126367B2 (en) 2006-10-24
JP2006112837A (ja) 2006-04-27
EP1818676A1 (en) 2007-08-15
DE602005023770D1 (de) 2010-11-04
JP4846223B2 (ja) 2011-12-28
EP1818676A4 (en) 2008-07-23
CN101036063B (zh) 2011-01-12
CN101036063A (zh) 2007-09-12
DE602005020197D1 (de) 2010-05-06
EP2006698A1 (en) 2008-12-24
EP1818676B1 (en) 2010-09-22
EP2006698B1 (en) 2010-03-24
US20060076970A1 (en) 2006-04-13

Similar Documents

Publication Publication Date Title
WO2006041064A1 (ja) 試験装置、試験方法、電子デバイス、及びデバイス生産方法
JP4630122B2 (ja) 試験装置、及び試験方法
JP5279724B2 (ja) 試験装置およびキャリブレーション方法
KR100843227B1 (ko) 프로브를 이용한 반도체 메모리 장치의 테스트 방법 및 그방법을 사용하는 반도체 메모리 장치
US7696771B2 (en) Test apparatus and test method
JPH07198777A (ja) 半導体試験装置
US7979218B2 (en) Test apparatus, test method and computer readable medium
JP2007205792A (ja) 試験装置及び試験方法
EP0866980B1 (en) Method for inspecting an integrated circuit
TW490783B (en) Testing device and method built in the wafer scribe line
EP3584593A1 (en) Self-testing of an analog mixed-signal circuit using pseudo-random noise
JPH11142471A (ja) バーンイン試験方法及びバーンイン試験装置
JP4043743B2 (ja) 半導体試験装置
JP2000258490A (ja) デバイステストシステム
JP3598643B2 (ja) 半導体集積回路測定装置および半導体集積回路装置
JP2011220883A (ja) 半導体集積回路装置および半導体集積回路装置の検査方法
JPH0992697A (ja) 半導体ウェハとその試験方法
JPH11133101A (ja) 静止電源電流テスト回路
JP2008157881A (ja) タイミング検査装置
JPH03237365A (ja) 抵抗値測定装置
JP2003248029A (ja) 半導体装置の試験方法
JP2006284534A (ja) 半導体装置および半導体装置の検査方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580033559.3

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005793127

Country of ref document: EP

Ref document number: 1020077010422

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005793127

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: JP