CN108254669B - 集成电路测试方法 - Google Patents

集成电路测试方法 Download PDF

Info

Publication number
CN108254669B
CN108254669B CN201611244589.5A CN201611244589A CN108254669B CN 108254669 B CN108254669 B CN 108254669B CN 201611244589 A CN201611244589 A CN 201611244589A CN 108254669 B CN108254669 B CN 108254669B
Authority
CN
China
Prior art keywords
static
direct current
values
test patterns
difference values
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611244589.5A
Other languages
English (en)
Other versions
CN108254669A (zh
Inventor
许文轩
陈莹晏
温承谚
赵家佐
李日农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201611244589.5A priority Critical patent/CN108254669B/zh
Publication of CN108254669A publication Critical patent/CN108254669A/zh
Application granted granted Critical
Publication of CN108254669B publication Critical patent/CN108254669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Abstract

本发明公开了一种集成电路测试方法，包含下列步骤：产生N种测试图样；依据N种测试图样测试M个芯片的每一个，产生N×M个静态直流电流值，M个芯片的每一个关联于依据N种测试图样产生的N个静态直流电流值，N种测试图样的每一种关联于依据M个芯片产生的M个静态直流电流值；依据N种测试图样的每一种的M个静态直流电流值产生参考值，根据产生的N个参考值以及预设排序规则来得到N种测试图样的参考顺序；依据N种测试图样的参考顺序来对N×M个静态直流电流值进行排序，依据排序后的N×M个静态直流电流值来产生静态直流电流范围；基于静态直流电流范围与N×M个静态直流电流值来进行分析以判断是否有任何不良芯片存在于M个芯片中。

Description

集成电路测试方法
技术领域
本发明是关于测试方法，尤其是关于集成电路的测试方法。
背景技术
集成电路于出厂前须历经许多测试以确保质量。静态直流电流测试(IDDQtesting)是一种用于测试集成电路(例如互补金属氧化物半导体(CMOS)集成电路)的缺陷(defect)是否存在的方法。对一个正常的集成电路而言，在静态(Quiescent)状态下，仅会有微小漏电流的产生；但对一个具有缺陷的集成电路而言，其缺陷会使元件(例如CMOS元件)跟电源端(VDD)或是接地端(GND)形成短路(short circuit)，因此在静态状态下，电源端到接地端的大直流电流会被测量到，测到大直流电流意味着受测的集成电路具有缺陷。上述静态状态是指电路未处于切换(switching)状态，且电路的输入被保持固定。
然而，由于集成电路制程的发展导致集成电路的尺寸缩小，静态直流电流从而缩小到接近一般漏电流的大小，因此传统的静态直流电流测试可能无法准确地分辨正常与异常的集成电路，有鉴于此，部分目前技术会进一步利用静态直流电流的差异值(deltaIDDQ)来观察在不同的测试图样下静态直流电流的变化趋势，从而分析缺陷是否存在。上述静态直流电流的差异值通常是当前测试图样下集成电路的静态直流电流值减去前一测试图样下该集成电路的静态直流电流值。
综上所述，即便利用静态直流电流的差异值来进行分析，由于静态直流电流的差异值是依据前后二个测试图样而产生，若前后二个测试图样对所量测到的静态直流电流的大小的影响是随机的或未经排序的，则由此产生的静态直流电流的差异值的分布也会是随机的或未经排序的，利用这样的静态直流电流的差异值所得到的分析结果往往不甚准确，其可能导致正常/异常的集成电路被误认为异常/正常。
发明内容
鉴于先前技术的不足，本发明的目的在于提供一种集成电路测试方法，以提高测试的准确度。
本发明公开了一种集成电路测试方法，其一个实施例包含下列步骤：产生N种测试图样，其中该N为大于1的整数；依据该N种测试图样测试M个芯片的每一个，从而产生N×M个静态直流电流值，其中该M个芯片的每一个关联于依据该N种测试图样所产生的N个静态直流电流值，该N种测试图样的每一种关联于依据该M个芯片所产生的M个静态直流电流值，该M为正整数；依据该N种测试图样的每一种的M个静态直流电流值产生参考值，再依所产生的N个参考值以及预设排序规则来得到该N种测试图样的参考顺序；依据该N种测试图样的参考顺序来对该N×M个静态直流电流值进行排序，进而依据排序后的该N×M个静态直流电流值来产生静态直流电流范围；以及基于该静态直流电流范围与该N×M个静态直流电流值来进行分析，以判断是否有任何不良芯片存在于该M个芯片中。
上述集成电路测试方法的另一实施例包含下列步骤：产生N种测试图样，其中该N为大于1的整数；依据该N种测试图样测试复数个芯片，从而产生该复数个芯片的静态直流电流差异值分布，其中测试该复数个芯片的步骤包含依据该N种测试图样测试第一芯片以产生N个静态直流电流值，以及包含依据该N个静态直流电流值产生N'个静态直流电流差异值，其中该N'等于该N或(N-1)；判断该静态直流电流差异值分布是否有明显的分群现象；以及若判断该静态直流电流差异值分布有明显的分群现象，依据该N'个静态直流电流差异值产生静态直流电流范围，并依据该静态直流电流范围来检查该N'个静态直流电流差异值，以判断该第一芯片是否为不良芯片。
有关本发明的特征、实现与效果，将配合附图作较佳实施例详细说明如下。
附图说明
图1显示本发明的集成电路测试方法的实施例的流程图；
图2显示按照图1的步骤S120所得到的静态直流电流值的分布图；图3显示按照图1的步骤S140所得到的静态直流电流值的分布图；
图4显示图1的步骤S140中产生静态直流电流范围的示例；
图5显示依据排序前的N×M个静态直流电流值所产生的静态直流电流差异值的分布图；
图6显示依据排序后的N×M个静态直流电流值所产生的静态直流电流差异值的分布图；
图7显示图4的步骤S410的示例；
图8显示受特定测试图样的剧烈影响的静态直流电流值分布图；
图9显示受特定测试图样的剧烈影响的静态直流电流差异值分布图；
图10显示图4的步骤S420的示例用于解决受特定测试图样的剧烈影响的问题；
图11显示采用图10的方法的静态直流电流差异值分布图；
图12显示本发明的集成电路测试方法的另一实施例的流程图；以及
图13显示静态直流电流差异值的分布区分为至少二个群组。
具体实施方式
本发明公开了一种集成电路测试方法，能够相对准确地判断集成电路是否有缺陷。
请参考图1，其是本发明的集成电路测试方法的实施例的示意图。如图1所示，该实施例包含下列步骤：
步骤S110：产生N种测试图样(pattern)(换句话说，N组测试信号，每组测试信号对应一种电路运作设定)，其中该N为大于1的整数。本步骤可利用自动测试图样产生软件(automatic test pattern generator,ATPG)产生该N种测试图样，并输出该多个图样至自动测试设备(automatic test equipment,ATE)。上述自动测试图样产生软件与自动测试设备为本领域技术人员所熟知，其细节在此予以省略。
步骤S120：依据该N种测试图样测试M个芯片的每一个，从而产生N×M个静态直流电流值(IDDQ)，其中该M个芯片的每一个关联于依据该N种测试图样所产生的N个静态直流电流值，该N种测试图样的每一种关联于依据该M个芯片所产生的M个静态直流电流值，该M为正整数(例如大于1的整数)。本步骤可通过前述自动测试设备来执行。按照步骤S120所产生的N×M个静态直流电流值的分布的示例如图2所示，其中横轴的不同数值代表不同测试图样，纵轴的数值代表静态直流电流值(毫安)，不同样式的线条(佐以不同符号例如三角形符号、方形符号等等)代表不同的受测芯片。
步骤S130：依据该N种测试图样的每一种的M个静态直流电流值产生参考值，再依所产生的N个参考值以及预设排序规则来得到该N种测试图样的参考顺序。产生上述参考值的步骤的示例包含：依据该M个静态直流电流值的平均值以及依据该M个静态直流电流值的标准差的K倍来产生该参考值，其中该K为整数或分数，例如是不小于0的整数或分数。在可以实施的情形下，该K可以是负数。前述预设排序规则的示例为升序规则，然而，其它规则，例如递减排序规则也可以被步骤S130采用。步骤S130可通过运算装置(例如计算机)来执行。
步骤S140：依据该N种测试图样的参考顺序来对该N×M个静态直流电流值进行排序，进而依据排序后的该N×M个静态直流电流值来产生静态直流电流范围。步骤S140可通过运算装置(例如计算机)来执行。按照步骤S140排序图2的N×M个静态直流电流值后所得到的分布图如图3所示，相较于图2，图3能够较清楚地显示不同芯片的静态直流电流值的差异。
步骤S150：基于该静态直流电流范围与该N×M个静态直流电流值来进行分析以判断是否有任何不良芯片存在于该M个芯片中。举例而言，本步骤可依据该静态直流电流范围来检查该N×M个静态直流电流值的衍生值(例如后述的N'×M个静态直流电流差异值(delta IDDQ))，以将超出该静态直流电流范围的该衍生值所对应的芯片判断为不良芯片。步骤S150可通过前述自动测试设备来执行。
请参考图4，在步骤S140中，产生该静态直流电流范围的步骤的示例包含：
步骤S410：依据排序后的该N×M个静态直流电流值产生N'×M个静态直流电流差异值，其中该N'等于该N或(N-1)。在给予相同的N×M个静态直流电流值的情形下，依据排序前的该N×M个静态直流电流值所产生的静态直流电流差异值的分布图的示例如图5所示，依据排序后的该N×M个静态直流电流值所产生的静态直流电流差异值的分布图的示例如图6所示，相较于图5，图6能够较清楚地显示不同芯片的静态直流电流差异值的差别。
步骤S420：依据该N'×M个静态直流电流差异值来产生该静态直流电流范围。本步骤可依据该N'×M个静态直流电流差异值的平均值以及依据该N'×M个静态直流电流差异值的标准差的K倍来产生该静态直流电流范围，其中该K为整数或分数，例如该K为3至9之间的整数。举例而言，该静态直流电流范围的上限为该N'×M个静态直流电流差异值的平均值加上该N'×M个静态直流电流差异值的标准差的6倍(平均值+6×标准差)，下限为该平均值减去该标准差的6倍(平均值-6×标准差)。
请参考图7，图4的步骤S410的示例包含：
步骤S710：在该N种测试图样的参考顺序下，将该N种测试图样的第X组所关联的M个静态直流电流值分别减去该N种测试图样的第(X-1)组所关联的M个静态直流电流值，以得到该N'×M个静态直流电流差异值中的包含M个数据的一组差异值，从而依据该X的所有可能值来得到该N'×M个静态直流电流差异值中的包含(N-1)×M个静态直流电流差异值的(N-1)组差异值，其中该X为大于1且不大于该N的正整数。举例而言，若该N种测试图样的第X组所关联的M个静态直流电流值为0.5、0.4、0.6、0.3以及该N种测试图样的第(X-1)组所关联的M个静态直流电流值为0.3、0.4、0.3、0.5，则相减后所得到的一组差异值为0.2、0、0.3、-0.2。
步骤S720：若该N'等于该N，依据预设规则补上M个静态直流电流差异值(例如补上数值为0的M个静态直流电流差异值)，以得到N×M个静态直流电流差异值。
如图8的示范性的静态直流电流值分布图与图9的示范性的静态直流电流差异值分布图所示，由于某一(或某些)测试图样的影响，图8的静态直流电流值的分布在该某一(或某些)测试图样后出现发散现象，图9的不同芯片的静态直流电流差异值在该某一(或某些)测试图样下的差别相当大，上述特征会使前述静态直流电流范围的决定严重地受到该某一(或某些)测试图样的影响，从而产生偏差。为解决上述问题，如图10所示，图4的步骤S420的示例可包含：
步骤S1010：判断图7的(N-1)组差异值的每一组的标准差是否达到阈值(例如大于或等于该阈值)，若该(N-1)组差异值中有某一组的标准差达到该阈值，移除该某一组差异值以依据其它组差异值来产生该静态直流电流范围。移除该某一组差异值后的静态直流电流差异值分布图如图11所示，相较于图9，图11排除了特定测试图样所带来的剧烈影响，进而反映了较准确的分析结果。前述阈值可经由下列步骤计算而得：计算该(N-1)组差异值的每一组的标准差，以得到(N-1)个标准差；依据该(N-1)个标准差的平均值以及依据该(N-1)个标准差的标准差的K倍来产生该阈值，其中该K为整数或分数，例如为不小于0的整数或分数。在可以实施的前提下，该K也可以是负数。举例而言，该阈值等于该(N-1)个标准差的平均值加上该(N-1)个标准差的标准差的K倍，该K为介于1至3之间的数值。
值得注意的是，前述分布图的呈现及/或数值分析的操作可应用或不应用正规化(normalization)处理，由于正规化处理是本领域所熟知，因此其细节在此予以省略。
请参考图12，其是本发明的集成电路测试方法的另一实施例的示意图，本实施例与图1的实施例的差异在于本实施例无需对测试图样进行排序(然而此并非限制)，而是按照个别测试图样来决定该个别测试图样专用的静态直流电流范围。如图12所示，本实施例包含下列步骤：
步骤S1210：产生N种测试图样，其中该N为大于1的整数。本步骤可利用自动测试图样产生装置产生该N种测试图样，并输出该多个图样至自动测试设备。
步骤S1220：依据该N种测试图样测试复数个芯片，从而产生该复数个芯片的静态直流电流差异值分布，其中测试该复数个芯片的步骤包含：依据该N种测试图样测试第一芯片以产生N个静态直流电流值；以及依据该N个静态直流电流值产生N'个静态直流电流差异值，其中该N'等于该N或(N-1)。本步骤可通过前述自动测试设备来执行。上述测试该第一芯片以产生静态直流电流差异值的方式同样可用来测试该复数个芯片中的其它芯片以产生每一芯片的静态直流电流差异值。
步骤S1230：判断该静态直流电流差异值分布是否有明显的分群现象(例如判断该静态直流电流差异值分布是否区分为至少二个群组)。本步骤中，在同一测试图样下，属于同一个群组的任意两个芯片的静电直流电流差异值的差会小于属于不同群组的任意两个芯片的静电直流电流差异值的差。举例而言，如图13所示，在某些测试图样下，静态直流电流差异值出现明显分群的现象，其中该至少两个群组包含第一群组与第二群组，该复数个芯片中的P个属于该第一群组，该复数个芯片中的Q个属于该第二群组，该P与该Q的每一个不小于该复数个芯片的总数的30％～40％，且该P与该Q均为正整数。
步骤S1240：若判断该静态直流电流差异值分布区分为至少两个群组，依据该N'个静态直流电流差异值产生静态直流电流范围，并依据该静态直流电流范围来检查该N'个静态直流电流差异值，以判断步骤S1220所述的第一芯片是否为不良芯片。上述判断该第一芯片是否为不良芯片的方式同样可用来判断该复数个芯片中的其它芯片是否为不良芯片。
由于本领域技术人员能够参考图1、图4、图7等的实施例的说明来了解图12的实施例的实施细节与变化，也就是说前述实施例的技术特征均可合理应用于本实施例中，因此，在不影响本实施例的公开要求与可实施性的前提下，重复及冗余的说明在此予以节略。
综上所述，本发明的集成电路测试方法能够依据测试图样的参考顺序来进行分析，从而相对准确地判断集成电路是否有缺陷；本发明的集成电路测试方法也能够在静态直流电流差异值分布出现分群情形时，按照个别测试图样来决定该个别测试图样专用的静态直流电流范围以进行准确的分析。
虽然本发明的实施例如上所述，然而该多个实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征进行变化，凡此种种变化均可能属于本发明所寻求的专利保护范畴，换言之，本发明的专利保护范围须视本说明书的申请专利范围所界定的为准。
【符号说明】
S110～S150 步骤
S410～S420 步骤
S710～S720 步骤
S1010 步骤
S1210～S1240 步骤。

Claims (9)

1.一种集成电路测试方法，包含下列步骤：
产生N种测试图样，其中所述N为大于1的整数；
依据所述N种测试图样测试M个芯片的每一个，从而产生N×M个静态直流电流值，其中所述M个芯片的每一个关联于依据所述N种测试图样所产生的N个静态直流电流值，所述N种测试图样的每一种关联于依据所述M个芯片所产生的M个静态直流电流值，所述M为正整数；
依据所述N种测试图样的每一种的M个静态直流电流值产生参考值，再按照所产生的N个参考值以及预设排序规则来得到所述N种测试图样的参考顺序；
依据所述N种测试图样的参考顺序来对所述N×M个静态直流电流值进行排序，进而依据排序后的所述N×M个静态直流电流值来产生静态直流电流范围；以及
基于所述静态直流电流范围与所述N×M个静态直流电流值来进行分析以判断是否有任何不良芯片存在于所述M个芯片中；
其中,产生所述静态直流电流范围的步骤包含：依据排序后的所述N×M个静态直流电流值产生N'×M个静态直流电流差异值，其中所述N'等于所述N或(N-1)；
其中产生所述N'×M个静态直流电流差异值的步骤包含：
在所述N种测试图样的参考顺序下，将所述N种测试图样的第X组所关联的M个静态直流电流值分别减去所述N种测试图样的第(X-1)组所关联的M个静态直流电流值，以得到所述N'×M个静态直流电流差异值中的包含M个数据的一组差异值，从而依据所述X的所有可能值来得到所述N'×M个静态直流电流差异值中的包含(N-1)×M个静态直流电流差异值的(N-1)组差异值，其中所述X为大于1且不大于所述N的正整数；以及
若所述N'等于所述N，依据预设规则补上M个静态直流电流差异值，以得到N×M个静态直流电流差异值。
2.根据权利要求1所述的方法，其中产生所述静态直流电流范围的步骤还包含：
依据所述N'×M个静态直流电流差异值来产生所述静态直流电流范围。
3.根据权利要求2所述的方法，其中产生所述静态直流电流范围的步骤进一步包含：
依据所述N'×M个静态直流电流差异值的平均值以及依据所述N'×M个静态直流电流差异值的标准差的K倍来产生所述静态直流电流范围，其中所述K为整数或分数。
4.根据权利要求3所述的方法，进一步包含：
判断所述(N-1)组差异值的每一组的标准差是否达到阈值，若所述(N-1)组差异值中有某一组差异值的标准差达到所述阈值，移除所述某一组差异值以依据其它组差异值来产生所述静态直流电流范围。
5.根据权利要求4所述的方法，其中判断所述某一组差异值的标准差是否达到所述阈值的步骤包含：
计算所述(N-1)组差异值的每一组的标准差，以得到(N-1)个标准差；
依据所述(N-1)个标准差的平均值以及依据所述(N-1)个标准差的标准差的K倍来产生所述阈值，其中所述K为整数或分数。
6.根据权利要求1所述的方法，其中依据所述N种测试图样的每一种的M个静态直流电流值产生所述参考值的步骤包含：
依据所述M个静态直流电流值的平均值以及依据所述M个静态直流电流值的标准差的K倍来产生所述参考值，其中所述K为整数或分数。
7.根据权利要求1所述的方法，其中所述预设排序规则为升序规则。
8.一种集成电路测试方法，包含下列步骤：
产生N种测试图样，其中所述N为大于1的整数；
依据所述N种测试图样测试复数个芯片，从而产生所述复数个芯片的静态直流电流差异值分布，其中测试所述复数个芯片的步骤包含：
依据所述N种测试图样测试第一芯片以产生N个静态直流电流值；以及
依据所述N个静态直流电流值产生N'个静态直流电流差异值，其中所述N'等于所述N或(N-1)；
判断所述静态直流电流差异值分布是否区分为至少两个群组；以及
若判断所述静态直流电流差异值分布区分为至少两个群组，依据所述N'个静态直流电流差异值产生静态直流电流范围，并依据所述静态直流电流范围来检查所述N'个静态直流电流差异值，以判断所述第一芯片是否为不良芯片；
其中产生所述N'个静态直流电流差异值的步骤包含：
在所述N种测试图样的参考顺序下，将所述N种测试图样的第X组所关联的M个静态直流电流值分别减去所述N种测试图样的第(X-1)组所关联的M个静态直流电流值，以得到N'×M个静态直流电流差异值中的包含M个数据的一组差异值，从而依据所述X的所有可能值来得到所述N'×M个静态直流电流差异值中的包含(N-1)×M个静态直流电流差异值的(N-1)组差异值，其中所述X为大于1且不大于所述N的正整数；以及
若所述N'等于所述N，依据预设规则补上M个静态直流电流差异值，以得到N'个静态直流电流差异值。
9.根据权利要求8所述的方法，其中所述至少两个群组包含第一群组与第二群组，所述复数个芯片中的P个属于所述第一群组，所述复数个芯片中的Q个属于所述第二群组，所述P与所述Q的每一个不小于所述复数个芯片的总数的30％，且所述P与所述Q均为正整数。
CN201611244589.5A 2016-12-29 2016-12-29 集成电路测试方法 Active CN108254669B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611244589.5A CN108254669B (zh) 2016-12-29 2016-12-29 集成电路测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611244589.5A CN108254669B (zh) 2016-12-29 2016-12-29 集成电路测试方法

Publications (2)

Publication Number Publication Date
CN108254669A CN108254669A (zh) 2018-07-06
CN108254669B true CN108254669B (zh) 2020-12-25

Family

ID=62720711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611244589.5A Active CN108254669B (zh) 2016-12-29 2016-12-29 集成电路测试方法

Country Status (1)

Country Link
CN (1) CN108254669B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109243344A (zh) * 2018-09-14 2019-01-18 惠科股份有限公司 工艺波动测试方法及装置
CN111458627A (zh) * 2020-04-24 2020-07-28 江西联智集成电路有限公司 芯片静态电流测试方法、装置、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036063A (zh) * 2004-10-12 2007-09-12 爱德万测试株式会社 测试装置、测试方法、电子设备、以及设备生产方法
CN101290611A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 数据中异常点的检测方法和装置
CN101629989A (zh) * 2008-07-15 2010-01-20 北京中电华大电子设计有限责任公司 一种测试智能卡可靠性的方法
CN101788752A (zh) * 2007-03-09 2010-07-28 索尼株式会社 放映机和其控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6954705B2 (en) * 2003-06-23 2005-10-11 Lsi Logic Corporation Method of screening defects using low voltage IDDQ measurement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101036063A (zh) * 2004-10-12 2007-09-12 爱德万测试株式会社 测试装置、测试方法、电子设备、以及设备生产方法
CN101788752A (zh) * 2007-03-09 2010-07-28 索尼株式会社 放映机和其控制方法
CN101290611A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 数据中异常点的检测方法和装置
CN101629989A (zh) * 2008-07-15 2010-01-20 北京中电华大电子设计有限责任公司 一种测试智能卡可靠性的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"裸芯片的IDDQ测试筛选方法研究";刘林春;《电子质量》;20070620(第6期);第35-37页 *

Also Published As

Publication number Publication date
CN108254669A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
KR101195226B1 (ko) 반도체 웨이퍼 분석 시스템
US10151792B2 (en) Manufacturing method and program of semiconductor device
CN112262320A (zh) 集成电路剖析和异常检测
US6140832A (en) Method of utilizing IDDQ tests to screen out defective parts
US7174281B2 (en) Method for analyzing manufacturing data
CN108254669B (zh) 集成电路测试方法
CN114068341A (zh) 测试方法及测试系统
US7991497B2 (en) Method and system for defect detection in manufacturing integrated circuits
US6563323B2 (en) Method for testing a semiconductor integrated circuit
TWI618937B (zh) 積體電路測試方法
US10191112B2 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips
CN110929301B (zh) 一种基于提升算法的硬件木马检测方法
JP6166120B2 (ja) データ処理装置、測定装置、選別装置、データ処理方法およびプログラム
Variyam Increasing the IDDQ test resolution using current prediction
CN108073518A (zh) 一种测试用例管理方法及装置
Sharma et al. X-IDDQ: a novel defect detection technique using IDDQ data
CN111429427B (zh) 检测对象缺陷图案的优先级排序装置、排序方法及存储介质
US7171638B2 (en) Methods of screening ASIC defects using independent component analysis of quiescent current measurements
TW202143349A (zh) 異常晶片檢測方法與異常晶片檢測系統
Shintani et al. An adaptive current-threshold determination for IDDQ testing based on Bayesian process parameter estimation
Turner et al. Isolating and removing sources of variation in test data
CN113625149A (zh) 异常芯片检测方法与异常芯片检测系统
Hong et al. A study on the transfer function based analog fault model for linear and time-invariant continuous-time analog circuits
Miyazawa et al. Efficient Test Generation Framework for Analog LSI with Behavior Model
JPH1125147A (ja) 集積回路の故障検証方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant