CN112262320A - 集成电路剖析和异常检测 - Google Patents

集成电路剖析和异常检测 Download PDF

Info

Publication number
CN112262320A
CN112262320A CN201980039703.6A CN201980039703A CN112262320A CN 112262320 A CN112262320 A CN 112262320A CN 201980039703 A CN201980039703 A CN 201980039703A CN 112262320 A CN112262320 A CN 112262320A
Authority
CN
China
Prior art keywords
values
distance
classification
sensor
ics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980039703.6A
Other languages
English (en)
Inventor
E·兰德曼
Y·大卫
E·法尼
S·科恩
Y·泰尔科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proteantecs Ltd
Original Assignee
Proteantecs Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Proteantecs Ltd filed Critical Proteantecs Ltd
Publication of CN112262320A publication Critical patent/CN112262320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2803—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] by means of functional tests, e.g. logic-circuit-simulation or algorithms therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/004—Artificial life, i.e. computing arrangements simulating life
    • G06N3/006—Artificial life, i.e. computing arrangements simulating life based on simulated virtual individual or collective life forms, e.g. social simulations or particle swarm optimisation [PSO]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种用于IC分类、离群物检测和/或异常检测的计算机化方法，包括使用至少一个硬件处理器用于测试晶片上的根据IC设计的多个IC中的每个，其中IC设计包括多个传感器。至少一个硬件处理器用于通过以下步骤来测试多个IC中的每个：收集多个传感器值，该多个传感器值包括来自多个传感器中的每个的传感器值；将多个传感器值与分类方案进行比较，从而获得用于每个所测试IC的分类；以及记录所测试IC的分类。一种用于IC分类、离群物检测和/或异常检测的计算机化方法，包括使用至少一个硬件处理器用于测试晶片上的根据IC设计的多个IC中的每个，其中IC设计包括多个传感器。至少一个硬件处理器用于通过以下步骤来测试多个IC中的每个：收集多个传感器值，该多个传感器值包括来自多个传感器中的每个的传感器值；将多个传感器值与分类方案进行比较，从而获得用于每个所测试IC的分类；以及记录所测试IC的分类。

Description

集成电路剖析和异常检测
相关申请的交叉参考
本申请要求2018年4月16日提交的美国临时专利申请号62/657,986的优先权，该专利申请的标题为“INTEGRATED CIRCUIT PROFILING AND ANOMALY DETECTION”，其全部内容通过引用整体并入本文。
技术领域
本发明涉及集成电路的领域。
背景技术
集成电路(IC)可以包括在平坦半导体衬底诸如硅(Si)晶片上的模拟和数字电子电路。使用光刻技术将微观晶体管印刷到衬底上，以在非常小的面积中生产数十亿个晶体管的复杂电路，从而使使用IC的现代电子电路设计既有低成本又有高性能。IC由称为代工厂的工厂的组装线生产，这已使IC，诸如互补金属氧化物半导体(CMOS)IC的生产商品化。数字IC包含以功能和/或逻辑单元的形式排列在晶片上的数十亿个晶体管，并被封装在金属、塑料、玻璃、陶瓷外壳等中。
在生产期间对IC进行测试以用于检测缺陷，诸如通过使用晶片测试、封装测试、电路测试、最终用户装置操作测试等。例如，晶片测试可以确定每个所测试晶片上的不良IC，并且缺陷IC可以被丢弃。例如，封装/电路/装置测试可以在最终用户使用之前测试产品运行情况，并丢弃缺陷产品/批次。例如，市场营销、保修和维护统计信息可反映出产品开发期间要求、规格、设计和测试之间的符合性。这些类型的测试中的每种都可以产生缺陷产品的列表，可以对这些缺陷产品进行分析以改善下一代产品的设计，诸如通过减少IC和/或最终用户产品的制造中的每百万个中的缺陷零件(DPPM)数量。
DPPM是用于衡量半导体产品生产的质量的常用指标。随着电子设备成为日常生活的一部分(诸如可穿戴电子设备和半自主汽车)，越来越多地推动改善质量并防止使用失效。对于关键任务细分市场，诸如汽车、医疗等，客户要求正在推动对每十亿个中的缺陷零件(DPPB)范围的改善。
当前，许多方法用于改善整个制造测试过程中的质量：数据前馈、双变量和多变量分析、质量索引等。这些方法中的许多方法用于将产品交付到质量和安全性敏感的细分市场，诸如汽车、医疗、数据服务器等。这些方法可以降低DPPM率，并可以减少昂贵的测试步骤(诸如老化和系统级测试)的数量。
数据前馈(DFF)方法利用从制造流程中任何步骤收集的数据，并使数据可用于任何其他下游测试。通过分析整个供应链中的制造数据，制造和质量工程师可以从任何测试(诸如晶片归类、封装、最终电路测试、系统级测试等)中召回数据，以用于改善DPPM。可以实时比较同一所测试装置的该数据，以检查测试结果中的任何变化(即，异常)，该变化可能指示产品在使用期间是否过早失效、应该对制造进行改变等。
双变量和多变量分析试图找到两个或更多个测试之间的经验关系。具有强相关性的测试可用于识别总体内的离群物。这可以改善许多细分市场的质量，因为双变量和多变量离群物可能是难以通过常规测试程序筛选出来的装置。这些离群物可能具有与可能过早发生故障、作为RMA返回等的装置的高度相关性。
用于汽车应用的IC被指定以满足长期的可靠性要求，并且对机电应力的敏感度较低。汽车IC的健壮性可能与单独IC产品有关，这些产品的测试参数在IC的数据表中报告的主要参数的分布中良好地居中。零件平均测试(PAT)可以识别出具有更良好地居中，即，在规格上强固的参数的IC。
半导体公司可能会采用PAT来帮助他们满足汽车行业的严格要求(诸如，汽车电子协会：AEC-Q001-修订版D)。可靠性研究表明，具有异常特性的半导体零件往往是造成长期质量和可靠性问题的更重要原因。初始通过所有制造测试但与同一总体或批次中的其他零件相比被认为是“离群物”的装置在现场更可能发生故障。这可以是PAT的基础，PAT主动识别离群物以从生产装运中排除。PAT可以通过基于多个装置的统计采样来修改通过/失败测试限制来进行操作。
PAT可以是动态测试。例如，在电晶片归类(EWS)过程中，可以通过与晶片上的每个IC的焊盘进行接触的机械探针来执行包含IC的硅晶片的测试规程。探针卡可以通过电缆电连接到测试设备。自动化系统依次测试晶片中包含的所有管芯。随着测试规程进行，可以通过软件分析包含测量结果的数据日志文件以计算平均值(μ)和标准偏差(s)。一旦知道了参数的分布，就可以识别通过测试但不在范围内的离群零件。例如，在PAT 4σ测试，零件被拒绝并视为不符合规范，诸如超出μ-4*s至μ+4*s的范围。
相关技术的前述示例和与之相关的限制旨在进行说明而不是排他性的。通过阅读说明书和研究附图，相关技术的其他限制对于本领域技术人员将变得显而易见。
发明内容
结合旨在是示例性和说明性的而非限制范围的系统、工具和方法来描述和说明以下实施例及其方面。
根据实施例，提供了一种用于IC分类和/或离群物检测的计算机化方法，其包括：提供包括根据IC设计的多个IC的晶片，其中IC设计包括多个传感器；并且使用至少一个硬件处理器以用于通过以下步骤测试多个IC中的每个：收集多个传感器值，该多个传感器值包括来自多个传感器中的每个的传感器值；以及将多个收集的传感器值与分类方案进行比较，从而获得每个所测试IC的分类。在实施例中，该方法还包括记录每个所测试IC的分类。在实施例中，提供的步骤包括使用制造过程基于IC设计来制造晶片。
根据实施例，提供了一种用于半导体集成电路(IC)分类的计算机化方法，其包括使用至少一个硬件处理器用于：接收IC设计和描述制造过程的数据。至少一个硬件处理器用于基于IC设计和制造过程来模拟多个IC电子操作，以产生多个模拟IC操作值和多个模拟装置操作值。至少一个硬件处理器用于将多个模拟IC操作值和多个模拟装置操作值进行因子分解，以确定用于传感器放置的操作值的子集。至少一个硬件处理器用于选择产生传感器放置集的操作值子集中的一些，并且对于所选择的子集中的每个，分析IC设计以将被配置用于特定电子操作的多个传感器中的一个结合在IC设计内，其中传感器放置集的每个元素包括一种类型的传感器和IC设计内的位置，其中传感器放置集被配置为产生对IC设计和制造过程敏感的多个传感器值。至少一个硬件处理器用于基于多个传感器值将IC设计分类为操作类别，从而产生分类方案，其中操作类别包括至少一个离群物类别。可以从硅前模拟数据或/和从硅后晶片测试数据中确定类别(操作的、离群物等)。
根据实施例，提供了一种用于IC异常检测的计算机化方法，其包括使用至少一个硬件处理器用于基于IC设计使用制造过程来制造晶片，其中晶片包括多个IC，并且其中IC设计包括多个传感器。至少一个硬件处理器用于通过以下步骤来测试所述多个IC中的每个：收集多个传感器值，该多个传感器值中的至少一个来自多个传感器中的每个；比较多个传感器值与分类方案；以及记录所测试IC的分类。
根据实施例，提供了一种用于减少多个IC中的每个的测试时间的测试装置，其包括至少一个硬件处理器。硬件处理器被配置用于通过以下步骤来测试多个IC中的每个：收集多个传感器值，该多个传感器值中的至少一个来自结合到多个IC中的每个IC中的多个传感器中的每个；比较多个传感器值与分类方案，从而获得每个所测试IC的分类；以及基于分类减少每个所测试IC的测试时间。
在一些实施例中，分类方案基于IC设计和制造过程的多个IC操作的模拟，其中模拟是以下中的至少一种：至少一种完整IC设计模拟、至少一种部分IC设计模拟，以及至少一种用于制造过程的装置模拟。
在一些实施例中，分类方案基于在预生产流片测试期间收集的多个训练传感器值。
在一些实施例中，分类方案基于收集的多个传感器值。
在一些实施例中，分类方案包括离群物类别。
在一些实施例中，比较包括使用从一组训练传感器值和训练高覆盖率测量值确定的函数和规则中的至少一个来从多个传感器值估计高覆盖率测量值。
在一些实施例中，因子分解包括将后硅晶片测试数据结合到确定子集的行为中。
在一些实施例中，因子分解包括将最终客户使用数据结合到确定子集的行为中。
在一些实施例中，选择包括将后Si晶片测试数据结合到确定传感器放置集的行为中。
在一些实施例中，因子分解包括将最终客户使用数据结合到确定传感器放置集的行为中。
在一些实施例中，本文中公开的计算机化方法中的任一种还包括使用至少一个硬件处理器，用于基于分类来用独特标识来标记所测试IC的IC封装。
在一些实施例中，多个传感器中的每个选自由以下组成的组：上升时间延迟传感器、下降时间延迟传感器、频率最大值检测电路、基于频率转换电路的IC单元总漏电流检测传感器、基于频率转换电路的IC单元电压漏极到漏极漏电流检测传感器、基于频率转换电路的IC单元电压源极到漏极漏电流检测传感器、IC单元SRAM最低电压频率转换电路等。
在一些实施例中，本文中公开的方法中的任一种体现在计算机程序产品中。
在一些实施例中，本文中公开的方法中的任一种体现在计算机化系统中。
在一些实施例中，本文中公开的计算机化方法中的任一种还包括使用至少一个硬件处理器，用于基于分类用独特标识来标记所测试IC的IC封装。
在一些实施例中，本文中公开的计算机化方法中的任一种还包括使用至少一个硬件处理器用于丢弃缺陷IC。
在一些实施例中，多个传感器中的每个选自由以下组成的组：上升时间延迟传感器、下降时间延迟传感器、频率最大值检测电路、基于频率转换电路的IC单元总漏电流检测传感器、基于频率转换电路的IC单元电压漏极到漏极漏电流检测传感器，以及基于频率转换电路的IC单元电压源极到漏极漏电流检测传感器。
在一些实施例中，该计算机化方法还包括：(i)从每个所测试IC，基于分类和多个传感器值确定制造过程的一组参数，(ii)基于用于每个IC的IC设计和制造过程的该组参数选择制造过程的第二组参数，以及(iii)使用第二组参数进行第二晶片的第二制造，其中选择是通过手动过程和自动计算中的至少一个执行的。
在一些实施例中，该计算机化方法还包括在封装测试、电路测试、老化测试、高温工作寿命测试和最终产品测试中的至少一个期间，使用分类方案确定(i)传感器值移位和(ii)离群物中的至少一个。
在一些实施例中，分类包括用于确定每个管芯的分类的分层数据结构。
在一些实施例中，该方法还包括：通过以下步骤基于多个分类值来识别分类方案：从多个分类值建立矩阵表示，矩阵表示的每行包括关于多个IC中的一个的分类值；根据矩阵表示计算协方差矩阵和协方差矩阵的奇异值分解(SVD)；使用SVD确定多个距离值，每个距离值表示多个IC中的一个IC和多个IC中的另一IC之间的相应距离；以及从多个距离值识别至少一个族，从而定义分类方案。
在一些实施例中，从多个距离值识别至少一个族的步骤包括：将多个IC中的第一IC分类在第一族中，使得第一族由第一IC定义；将来自多个距离值的表示多个IC中的第一IC与第二IC之间的距离的距离值与预定阈值进行比较；如果距离值小于预定阈值，则将第二IC分类在第一族中；以及如果距离值大于预定阈值，则将第二IC分类在第二族中，使得第二族由第二IC定义。
在一些实施例中，从多个距离值识别多个族的步骤还包括，对于多个IC中的每个IC：从多个距离值识别一群距离值，该群距离值中的每个距离值表示在另一IC与多个IC中的定义相应族的相应IC之间的距离；将来自该群距离值的每个距离值与预定阈值进行比较；如果来自该群距离值的表示相应另一IC与定义特定族的多个IC中的特定IC之间的距离的距离值小于预定阈值，则将该另一IC分类在该特定族中；以及如果来自该群距离值的所有距离值均大于预定阈值，则将该另一IC分类在新族中，使得由该另一IC定义新族。
在一些实施例中，根据矩阵表示计算协方差矩阵的步骤包括在计算协方差矩阵之前对矩阵表示进行归一化。
在一些实施例中，多个分类值基于以下中的一个或更多个：从IC设计的模拟确定的模拟传感器值；在预生产流片测试期间收集的多个训练传感器值；以及测得的传感器值。
在一些实施例中，基于多个分类值识别分类方案的步骤是将多个收集的传感器值与分类方案进行比较，从而获得每个所测试IC的分类的步骤的至少一部分。
在一些实施例中，多个分类值基于从IC设计的模拟确定的模拟传感器值。在一些实施例中，基于多个分类传感器值识别分类方案的步骤发生在将多个收集的传感器值与分类方案进行比较，从而获得每个所测试IC的分类的步骤之前，将多个收集的传感器值与分类方案进行比较的步骤包括：从多个收集的传感器值建立收集的数据矩阵表示，矩阵表示的每行包括关于多个IC中的一个的收集的传感器值；根据收集的数据矩阵表示计算收集的数据协方差矩阵和收集的数据协方差矩阵的奇异值分解(SVD)；使用SVD确定多个收集的数据距离值，每个距离值表示多个IC中一个IC和多个IC中的另一IC之间的相应距离；以及根据分类方案从多个距离值将IC中的每个分类。
在一些实施例中，根据矩阵表示计算协方差矩阵的步骤包括在计算协方差矩阵之前对矩阵表示进行归一化以由此定义归一化系数。在一些实施例中，根据收集的数据矩阵表示计算收集的数据协方差矩阵的步骤包括在计算收集的数据协方差矩阵之前，使用定义的归一化系数对矩阵表示进行归一化。
在一些实施例中，矩阵表示是根据模拟传感器值建立的，该模拟传感器值是根据对IC设计的模拟和/或设计签名值和/或目录值确定的。
在一些实施例中，使用SVD确定多个距离值的步骤包括：通过识别SVD的向量来定义一组前Si SVD签名，对于所述向量，SVD的对应主值大于SVD的主值为最大的SVD的主向量的预定义值和/或预定义数量；以及使用该组前Si SVD签名确定多个距离值。在一些实施例中，使用前Si SVD签名确定多个距离值的步骤包括计算多个距离值中的至少一些，多个距离值中的至少一些中的每个基于前Si SVD签名中的一个和前Si SVD签名中的另一个之间的距离。在一些实施例中，使用该组前Si SVD签名确定多个距离值的步骤包括：根据模拟传感器值和该组前Si SVD签名配置多个估计器，每个估计器从输入的传感器值生成估计的SVD签名；根据多个估计器，对于多个IC中的每个，从多个传感器值估计相应的后Si SVD签名；以及计算多个距离值中的至少一些，该多个距离值中的至少一些中的每个基于后SiSVD签名中的一个与后Si SVD签名中的另一个之间的距离。
在一些实施例中，使用该组前Si SVD签名来确定多个距离值的步骤还包括计算该多个距离值的另外的距离值，该另外的距离值中的每个基于一个IC的前Si SVD签名和另一IC的后Si SVD签名之间的距离。
在一些实施例中，该方法还包括计算包括输入数据和输出数据的至少一个转换规则。
除了上述示例性方面和实施例之外，通过参考附图并通过研究以下详细描述，另外的方面和实施例将变得显而易见。而且，上述本发明的各种特征和实施例被特别考虑单独使用以及以各种组合使用。
附图说明
在附图中示出了示例性实施例。在附图中示出的部件和特征的尺寸通常是为了呈现的方便和清楚而选择的，并且不一定按比例示出。附图在下面列出。
图1示意性地示出了用于集成电路剖析和离群物检测的计算机化系统；
图2示出了用于集成电路剖析和异常检测的方法的流程图；
图3A示意性地示出了用于IC单元高覆盖率时序余量检测的第一电路；
图3B示意性地示出了用于IC单元高覆盖率时序余量检测的第二电路；
图4示出了IC剖析结果的雷达(蜘蛛)图；
图5示出了用于不同IC剖析结果的值的分布的图表；
图6示出了两个不同的IC剖析结果之间的分布分离的图表；
图7A至图7D示出了在变化的电压和温度下用于两个IC剖析结果的值的分布的图表；
图8示出了用于IC剖析结果和离群物的模拟值的图形分布；
图9示出了在植入离群物时模拟的高覆盖率测量值与其估计器的值之间的误差的图形分布；
图10A示出了第一系统移位检测；
图10B示出了第二系统移位检测；
图11示出了用于在晶片上形成的分类到族中的装置的示例IDDQ测量值分布；
图12示出了用于在图11的晶片上形成的分类到族中的装置的示例周期时间测量值分布；
图13示出了对于在图11的晶片上形成的IC，IDDQ测量值和用于与相应IC相关联的族的平均值之间的差异的直方图；
图14示出了图11所示的数据，示出了对异常/离群管芯的识别。
具体实施方式
词汇表
Si制造(过程)空间
Si制造(过程)空间是Si相关参数(过程参数)在大量的制造管芯上的联合分布。过程空间是在大量的制造管芯上的装置相关参数的联合分布，例如，在大量的制造管芯上的装置阈值电压的分布。过程空间影响大量的制造管芯的性能分布，例如，跨许多管芯的最大频率(Fmax)和漏电流(Ioff)的联合分布。如本文中所用，术语过程空间或制造空间是指由特定管芯的制造所表示的可能的制造参数(即，公差、制造可变性等)的组。
装置类型
某种过程技术的特征在于使用该技术(即，过程/工艺、代工厂等)制造的装置类型，例如：
SVT型：利用标准阈值电压制造的N或P装置，
LVT型：利用低阈值电压制造的N或P装置，以及
ULVT型：利用超低阈值电压制造的N或P装置。
前Si数据(或前硅数据)
通过模拟由某种工艺/过程制造的某种IC设计(诸如通过蒙特卡洛模拟)生成的数据。
后Si数据(或后硅数据)
从制造的管芯测量的数据，诸如晶片测试期间记录的数据。
签名
在确定制造的IC性能(类别、离群物等)时使用的多组值或预期分布，诸如IC设计模拟参数超集、所测试的管芯传感器值等。本文中单词签名的大多数使用可以用单词数据代替。
代理(传感器)
传感器/代理是在管芯上实现的电路，其用于感测或测量某个装置参数、子电路参数、管芯级参数等。例如，传感器测量某个逻辑单元的延迟。
IC设计模拟值
IC设计操作参数是具有特定模拟制造过程的特定IC设计的模拟电子参数(即电压、电流、延迟等)，诸如在过程空间上的IC设计的电参数。这可以是可测量的可能参数的有限集合(诸如大数量)，诸如可以是用于放置传感器(代理)的候选对象的电路位置处的所有可能参数的组。
IC设计由在IC设计的特定逻辑单元(元件)中使用的装置类型、装置大小、装置出现、装置位置、装置连接性等确定。通过执行蒙特卡洛(MC)模拟，可以在制造空间上模拟参数。例如，针对IC设计内特定单元的平均漏电流模拟参数值的分布。IC设计参数用作奇异值分解(SVD)计算的输入。
装置过程模拟值
装置过程参数是针对特定过程中的单独(单个)装置(诸如晶体管、FET、二极管等)的多组模拟装置操作参数，诸如装置操作参数的目录。通过执行蒙特卡洛(MC)模拟在制造空间上模拟装置参数。例如，目录包括某个装置的饱和电流(IDSAT)的MC数据。装置过程参数目录用作用于SVD计算的输入。
互连模拟值
互连模拟值是互连网络的一组模拟延迟参数值。例如，连接装置的电阻器-电容器(RC)网络的延迟。通过执行互连提取方法，然后进行电路模拟，可以在制造空间上提取RC网络的延迟值。
分类/剖析
分类或剖析是将管芯分箱成Si剖析的过程，其中每个箱(剖析)包括IC设计参数和所产生的装置级参数的群集，诸如高覆盖率参数。在前Si期间，IC设计参数和装置过程参数可以用作用于剖析过程的输入。在后Si期间，传感器值和/或某些高覆盖率测量值可以用作用于剖析过程的输入。
IC剖析结果
可应用于现场性能(规格、缺陷等)的签名(数据)值和分布的特定群集。例如，可应用于现场性能(规格、缺陷等)的制造空间(数据)值和分布的特定群集。
(管芯的)族
一群具有相同Si剖析结果/分类的物理管芯。此外，族是一群MC样本，其模拟IC设计模拟值和装置过程模拟值具有与物理族成员的那些相同的Si剖析结果/分类。
奇异值分解(SVD)
矩阵σ的SVD是一组三个矩阵U、D和V，使得Σ＝UDVT，其中U和V表示Σ的左和右主向量的正交矩阵，并且D表示带有称为Σ的奇异值的对角元素的对角矩阵。对于剖析实现，Σ表示协方差矩阵，并因此U＝V。对应于主向量的奇异值可以是向量方向上的方差。
SVD计算的输入是IC设计模拟值和装置过程模拟值，并且输出是试图有效地提供最多信息(诸如具有最少的参数数量、最少的传感器数量、最少的传感器硅面积值、最少的总传感器功率值等)的IC设计参数的子集(即，诸如装置约化表示，DRR)。子集(即DRR)可用于寻找IC设计中传感器代理布置的信息量最大的潜在位置，并因此所产生的传感器值可用于获取有关正在测试的特定管芯的最多信息。最终的传感器布置可以从该子集确定，并在制造爬坡期间在流片测试中实现，以对管芯进行最佳分类并检测制造离群物。可以选择输出子集显著小于完整的输入组，并使用一组预定义的传感器估计输出子集，以减少物理管芯测试期间所需的计算成本。
另外，无监督学习/聚类方法(诸如自组织映射(SOM))可以直接与传感器数据一起用作其输入，以将管芯分类为族和剖析结果。
高覆盖率测量值(HCM)
高覆盖率测量值是表征某个管芯的后Si管芯级测量值，例如，在IDDQ测试期间测得的某个管芯的总漏电流，或在使用电路进行功能测试期间IC逻辑路径的大规模时序余量测量值。
可以分析HCM和传感器值以直接将它们之间关联。例如，一组测量的传感器值预测(估计)HCM，诸如不如上所述使用MC模拟对管芯进行剖析。可以利用函数诸如使用机器学习(ML)算法、建模技术等确定的函数来估计预测的HCM。
估计器-参数关系函数和/或转换规则(也是多变估计器)
估计器是在值之间转换的函数和/或规则(即，通过分析、经验、启发式等方式定义管芯操作值之间的关系)，诸如使用传感器值作为输入参数来确定剖析结果(剖析结果分类器)、预测的HCM值(HCM转换函数)、预测子集(DRR)值、预测制造点等。如本文中所使用的，术语制造点是指确定IC设计的制造的参数组。在HCM值和传感器值之间可以发现类似的关系。管芯测试和多变分析的结果可以更好地确定可以在操作上达到或超过工程规格的特定管芯。
离群物(制造异常)
离群物是指其测得的HCM等与管芯剖析结果所期望的值范围不匹配的管芯，值范围诸如为，从来自具有相同剖析结果的一群IC的测量值的值分布(即，平均值加上或减去多个标准偏差)期望的值范围。
可替代地，离群物可以是其测得的HCM等与由估计器函数计算的预测的HCM等值不匹配的管芯。这些离群物表示具有不属于模拟剖析结果的缺陷、制造异常等的被制造管芯。
实施例描述
本文中描述的是用于管芯分类(剖析)和/或离群物检测和/或制造点分箱/估计的装置、系统和方法。这些过程可以有益于集成电路制造(IC)和测试，诸如以改善晶片测试，并从而在最终用户产品中产生由于IC故障(即性能或操作离群物检测)引起的较少的缺陷。
硬件处理器等执行指令以分析IC设计，并基于IC设计结合多个传感器代理。具有传感器的IC设计可以是模拟的前Si或测得的后Si，以确定用于特定设计、制造过程、随机缺陷、制造点估计等的传感器输出值。
传感器值的分布可以反映在高覆盖率测量值中，诸如提供它们之间的相关性。测得值的分布可能与来自模拟的估计分布值不匹配，并且可能随时间或在IC测试系统之间或在IC操作系统之间变化，并因此指示潜在的制造/性能/环境等类型的长期值移位、IC测试系统和/或硬件组等之间的差异。
传感器代理可以迭代地重新定位在IC设计内，以提高对离群物的灵敏度和/或增加(即，性能和/或操作地)类似IC的族之间传感器值的数字间隔，和/或提高传感器值对制造点的灵敏度。这些数值分布可以被聚类以形成用于识别类别/族的传感器值的不同范围的组合。基于规则和/或分析的功能可以描述传感器值、制造点(过程分箱)、HCM值和IC族之间的关系，因此，给定数据集中的一个，可以至少部分确定其他数据集，诸如按概率。
传感器代理可以是结合到IC设计的不同电路，其测量IC设计的单元、子单元、元件、子元件、装置的IC操作参数，诸如数字延迟时序、上升沿延迟、下降沿延迟、装置漏电流等。
一旦制造出具有结合的传感器代理的IC产品(诸如在流片周期、预生产、生产等期间)，在晶片测试期间为每个IC收集传感器值(即，从而计算类别和/或离群物)。确定具有的传感器和/或HCM值不在关系规则/函数(即估计器)的约束内的IC(即管芯)可以作为有缺陷的产品丢弃、封装用于次要应用(重新分类)、分离成产品类别(诸如符合某些行业规范)等。可以使用多元分析、离群物算法等来确定结合了制造离群物/异常的管芯。
用于关系计算的数据可以是以下中的至少两个的结果：模拟的IC设计超集数据、装置过程模拟数据、模拟的传感器值数据、SVD结果子集(DRR的，例如，由主分量确定，等等)，具有启发式规则子集的SVD结果、模拟的HCM数据、测得的HCM数据、测得的传感器值(即，在测试期间)、操作数据(即，缺陷分析、按规格确定等)、操作条件，即电压/温度等。这些关系以及用于它们的计算/调整的技术解决了IC制造中的减少缺陷计数、提高生产率、估计制造点等问题。例如，模拟数据用于将IC设计过程组合分类成剖析结果，诸如基于模拟的数据的预测操作剖析结果。剖析结果可用于标记IC并检测离群物，从而减少缺陷并改善可靠性。
可选地，从传感器值随时间推移(即制造量等)的系统移位的检测来确定提高的产量。例如，制造设备漂移问题、下游检测到的移位的过程点的校正等，可以通过在晶片测试、封装测试、电路测试、装置测试、寿命终止测试等下比较传感器值来检测。例如，随时间推移检测到的移位数据可以用于调整制造过程参数(即，过程点)，使得产量与同一IC的不同剖析结果的销售需求相匹配。
可选地，将分层数据结构用于分类以产生分层类别。例如，在晶片测试期间，诸如在子分层结构中的一些类别可以有固有的参数、规格、性能指标、物理指标、操作指标等时，确定剖析结果的层次。
可选地，测试数据用于确定剖析结果。例如，所测试的传感器值之间的关系可以确定IC是有缺陷的，并且并非所有测试都需要执行，从而节省了测试成本。可选地，测试数据和模拟数据用于确定剖析结果。可选地，操作缺陷数据用于确定关系，诸如从售后客户使用的分析、缺陷记录、缺陷分析等中获取的数据。可选地，可以将估计的制造点用于制造过程的进一步调谐/调整，以用于提高产量、改善IC性能等。
现在参考图1和图2，其(分别)示出了计算机化系统100的示意图以及用于集成电路剖析、制造点预测和离群物检测的方法的流程图200和210(分别针对前Si 200和后Si210)。系统100包括一个或更多个硬件处理器101、非暂时性计算机可读存储介质102、用户接口103和网络接口104。存储介质102在其上已编码程序代码，包括在(多个)硬件处理器101上执行的处理器指令，从而使(多个)硬件处理器101执行动作。这样，据称程序代码被配置为执行动作，但是应该理解，程序代码处理器指令被配置为在(多个)硬件处理器101上执行时执行动作，并且动作由(多个)硬件处理器101执行。也可以理解，程序代码的配置是处理器指令的特定布置，其使得(多个)硬件处理器101以非常规的方式操作，例如通过执行独特程序代码。
该程序代码包括传感器选择器102A，其被配置为接收201用于制造IC的IC设计和目标过程，并且基于IC设计和目标过程，被配置为对IC设计执行202模拟以确定操作值的分布(IC设计模拟值和互连模拟值，即模拟超集)，而且在制造过程空间上模拟单独电子部件操作值(装置过程模拟值，即目录)。例如，传感器选择器102A被配置为执行202蒙特卡洛(MC)模拟，以模拟单独的IC特性、IC签名生成，产生所得的传感器值(即，代理值)等。传感器选择器102A被配置为计算203数据的协方差矩阵以用于因子分解205。
传感器选择器102A被配置为计算204灵敏度/权重向量，并被配置为将模拟值(IC设计和装置过程)因子分解205(即对其执行SVD)，以产生奇异值分解(SVD)，以及潜在的传感器位置的结果子集。SVD因子分解结果允许增强签名对单独IC的特性和设计签名的灵敏度，并可用于迭代地选择传感器并进一步提高签名的灵敏度。IC设计内的传感器位置和类型选择206可以基于SVD子集来完成，诸如前k个主分量(即，解释变化的95％的前k个分量)等。
程序代码包括剖析器/估计器102B，其接收208分离比率和签名SVD，基于分离比率从SVD子集选择206传感器位置，以产生IC类别、HCM参数和传感器值之间的关系。程序代码还被配置为计算估计器块(图2)。该块产生估计器，诸如关系规则、函数等，其用于在后/Si阶段期间通过传感器读出数来计算SVD子集值。程序代码被配置为计算207测得的(即，来自测试)和模拟的(即，前Si)参数(即，估计器/规则/剖析器/分类器等)之间的关系，这些参数接收单独IC的SVD子集并基于签名和分类器确定该IC的性能的类别(即种类/族/剖析结果)。剖析器/估计器102B还可以被配置为接收209操作统计信息，诸如缺陷统计信息、缺陷工程分析等，并且这些用于将模拟的和测得的类别与现场的IC产品的性能进行对准。如下所述，在实施例中，前Si阶段可以是可选的，尽管该阶段的特征可以参考后Si阶段来实现。
在后Si阶段中，制造211具有所结合的传感器(如在131、132、133等处)的IC 130(即，后Si流程图210)。管芯分类器/剖析器制造点预测器以及异常检测器和系统移位检测器102C(即，程序代码的一部分)被配置为测试212晶片的每个管芯(即，IC)(或通过网络接口104和网络120从测试仪140接收每个IC的测试结果)。管芯分类器/剖析器制造点预测器以及异常检测器和系统移位检测器102C被配置为使用与从IC测试接收的数据的关系来确定213IC剖析结果(根据模拟和分类)、制造离群物(即异常)和制造点。例如，管芯分类器/剖析器制造点预测器以及异常检测器和系统移位检测器102C被配置为根据所测试的传感器值对每个IC进行分类213，确定IC是制造离群物，等等。分类管芯的一种方法可使用来自前Si流程图200的步骤203-207，但是参考后Si数据(如将在下面讨论)。在实施例中，当IC可能是分类方案的离群物时，管芯分类器/剖析器制造点预测器以及异常检测器和系统移位检测器102C接收高覆盖率测量和前Si估计器以进行检测213。可以丢弃214离群物，并且可以使用该分类以在IC上标记215IC类别(诸如，根据晶片上的位置跟踪IC类别)、IC封装(诸如，根据类别的不同IC等级，等等)。系统移位可在IC上标记216，用于计划新IC、提高IC产量、用于重新校准制造参数等，估计的制造点可以用于调谐/调整管芯制造过程以用于提高产量、改善IC性能等。
IC剖析和IC签名的使用可允许在确定IC类别和离群物时增加用于多元分析的参数的数量和质量。由于类别(即，族的)与环境无关(即，在电压和温度之间不变)，因此来自同一类别的管芯在不同管芯环境如归类、最终测试和系统下的行为应相同。当某个管芯的行为在环境之间不同时，可能指示环境中存在问题。现在参考图10A和图10B，其展示了对环境内部和环境之间的系统移位的检测。图10A展示了对预剖析系统移位的检测，即，对晶片归类测试条件下参数移位的检测。图10B展示了对剖析后系统移位的检测，即，环境条件的变化，该环境条件在条件变化之前和之后将族分为两群。当传感器放置在IC设计内用于降低DPPM时，稍后在IC测试、装置测试、故障分析等期间使用的传感器值更好地区分IC的种类/族/剖析结果，并因此允许基于性能进行分类、在测试期间进行离群物检测、过程分箱、制造点估计等。
以下是传感器的详细信息，以及如何将传感器结合在IC设计中以用于IC剖析、离群物检测和制造点估计。
可以将后SiIC剖析视为单独IC到多个Si特性范围(即，映射到装置电气参数范围中的过程参数范围)中的一个的分类。可以通过从IC收集转换为SVD签名的多个传感器值，并将SVD签名与分配给特定剖析结果的SVD签名的范围进行比较(诸如，通过分类方法)来执行剖析。可替代地，可以通过将传感器值与分配给特定剖析结果的范围进行比较来直接执行剖析，而无需基于前Si模拟的分类。
SVD签名是基于装置特性和与设计相关的独特签名生成的前Si，签名基于IC内的单独元件以及IC内元件之间的连接性。一组装置参数特性被定义为装置参数CATALOG。与设计相关的签名生成可以是可以利用电子设计分析(EDA)和动态时序分析模拟工具，MC工具和电路模拟工具进行模拟的自动过程。
与设计相关的签名可以被聚类以反映由特定代工厂等制造的给定IC设计的显著性能差异。聚类、分类、传感器的选择、传感器位置的选择等可以基于过程(即，代工厂)的经验或先验知识和电路设计预期行为。例如，与设计相关的签名包括估计以下项的值(对于各种电压和温度)：
-泄漏VSS，
-泄漏VDD，
-总泄漏
-平均延迟下降，
-平均延迟上升，
-总元件延迟
-总互连延迟(RC延迟)
-Fmax
-时序余量
-每种SRAM类型的SRAM最低电压
-每种所有SRAM类型和寄存器文件和状态元素类型的芯片VDD-min
-等等。
现在参考图3A和图3B，其示出了用于IC单元时序余量检测的电路。这些电路是于2017年12月5日提交，并且标题为“INTEGRATED CIRCUIT FAILURE PREDICTION DEVICE”的美国临时申请号62/586,423中描述的电路的增强，该专利申请通过引用整体并入本文。
以下是前Si签名生成算法和传感器值计算/推导的示例。如本文中所使用，术语传感器值、传感器代理、多组传感器值、签名等可互换使用，以指来自用于本文中公开的技术的IC的多组传感器值(即，数据)。
通用的前Si设计相关的签名生成过程可以定义如下：
步骤1：定义测量值M的代表向量
步骤2：运行MC模拟以提取测量值M联合统计行为
通用的前Si装置相关的参数签名生成过程可以定义如下：
步骤1：定义过程参数P的向量
步骤2：运行MC模拟以提取参数P联合统计行为、具有测量值M行为的联合统计等。
例如，为使用特定IC设计的Fmax签名，过程可以是：
步骤1：将Fmax测量值定义为IC设计的最大操作频率。Fmax可由IC的关键路径(CP)确定，即，包含限制延迟因此限制最大频率的路径
步骤2：针对多个制造过程值(即，代工厂参数范围)中的每个，在特定IC设计中找到CP。例如，确定限制整个制造范围内的频率的一组CP。
Fmax签名表现为每单元最小余量(MMU)签名。MMU签名测量每个MC点的IC的每个单元的最小余量。即，MMU应用每单元Fmax签名。在后Si，给定IC输入的某个配置，可以通过图3A和图3B所示的电路来测量MMU签名。
例如，特定IC设计的总泄漏签名可以如下这样生成：
步骤1：将总泄漏测量值定义为所有元件的泄漏的总和：
Figure BDA0002833019970000171
步骤2：使用蒙特卡洛(MC)模拟提取制造范围内每个过程点处的每个元件的漏电流。
例如，特定IC设计的总元件延迟签名可以如下这样生成：
步骤1：将总元件延迟测量值定义为所有元件延迟的总和：
Figure BDA0002833019970000172
步骤2：使用蒙特卡洛(MC)模拟计算每个过程点处的元件延迟
例如，特定IC设计的总互连(RC)延迟签名可以生成如下：
步骤1：将总RC延迟测量值定义为所有RC延迟的总和：
Figure BDA0002833019970000173
步骤2：使用蒙特卡洛(MC)模拟和不同的RC模型，在每个过程点处提取RC延迟。
可以生成延迟签名以表示具有所有VT、每种VT类型等的单独上升和下降过渡。例如，可以使用以下等式来计算延迟签名。
Figure BDA0002833019970000174
Figure BDA0002833019970000175
Figure BDA0002833019970000181
例如，最低电压基于特定IC设计的SRAM操作，特定IC设计的生成方式如下：
步骤1：将最低所需电压定义为所有SRAM元件所需的最低电压：
Figure BDA0002833019970000182
步骤2：使用蒙特卡洛(MC)模拟计算每个过程点处所需的最低电压。
以下是传感器电路的示例。
1.延迟传感器可以感测某个逻辑元件的延迟。它可以由环形振荡器电路实现，该电路的频率反映逻辑元件的平均延迟。
2.另一延迟传感器可以以分开的方式感测某个逻辑元件的上升沿和逻辑元件的下降沿的延迟。
3.另一延迟传感器可以感测每种金属或每种金属子集等的RC延迟。
4.泄漏传感器可以用于以分离的方式感测某个P装置和某个N装置的泄漏，如标题为“INTEGRATED CIRCUIT SUB-THRESHOLD LEAKAGE SENSOR”的美国临时申请号62/614,706中所述，该专利申请通过引用整体并入本文。
可以针对每个签名计算每个Vth类型的贡献因子。贡献因子反映每个Vth类型对泄漏或平均延迟签名等的贡献。可以作为签名生成过程的一部分来生成贡献因子，或者可以通过线性回归来计算贡献因子。可以考虑每个过程参数的贡献因子向量，其中数据上的最大值可以称为灵敏度向量，并且用
Figure BDA0002833019970000183
表示。
令Pcomplete表示从装置参数目录获得的过程参数组。令P表示Pcomplete的子集，该子集是选择参数后从Pcomplete选择参数后获得的，对于这些参数，灵敏度向量中的值高于给定阈值。令S表示操作点中的每个处的签名集(M个签名-操作点样本)。即，s1是在给定的操作点(V,T)处的给定签名的MC样本。
对于每个sj∈S，令
Figure BDA0002833019970000184
即，
-
Figure BDA0002833019970000185
表示在目录中缺少的部分，用于在第一操作点处完全估计第一签名，-s1|是给定P的情况下s1的估计器，以及
-
Figure BDA0002833019970000186
表示目录中缺少的部分，并且所有
Figure BDA0002833019970000187
都添加到其，对于给定
Figure BDA0002833019970000188
的情况下第j个签名-操作点的完全估计，-
Figure BDA0002833019970000189
是sj的估计器。
然后，返回的向量集为
Figure BDA0002833019970000191
矩阵σ的SVD是一组三个矩阵U、D和V，使得Σ＝UDVT，其中U和V表示Σ的左和右主向量的正交矩阵，并且D表示对角矩阵，其中已知对角元素作为Σ的奇异值。对于剖析实现，Σ表示协方差矩阵，并因此U＝V。对应于主向量的奇异值可以是向量方向上的方差。
在以下步骤中实现SVD以用于剖析：
-将非正态分布的任何列归一化，例如，将log()应用于从对数-正态分布获得的值
-缩放表1的列：μ＝0，σ＝1
-在尚未关于灵敏度向量从Pcomplete获取子集P的情况下。用权重向量
Figure BDA0002833019970000192
重新缩放列
-从表1产生协方差矩阵Σ
-通过在Σ上执行SVD操作来产生SVD签名，注意集合
Figure BDA0002833019970000193
可以代替{sj}1≤j≤M或除{sj}1≤j≤M之外使用。
Figure BDA0002833019970000194
MC运行1时参数n的值
Figure BDA0002833019970000195
MC运行1时在操作点m处的签名值
表1：
Figure BDA0002833019970000196
为了具有带有定义误差的强固分类，适当数量的族可能是必不可少的。为了减少可形成的族的数量，应考虑降维的数据域，例如，对2个Vth类型敏感的IC设计可能会在减小->(应用SVD)；{VT,IDS}x{p,n}x{SVT,LVT}之前扩展8个过程参数(维度)。为了找到降维的数据域，可以提取矩阵∑的正交基。正交基的每个方向可以是过程参数的线性组合。SVD还提供主要方向中的每个的度量。
例如，以下步骤可以确定使用传感器代理的IC设计和过程的剖析：
剖析步骤(1)：
将2个样本(i,j)之间的距离定义为利用SVD签名(输入)的给定#计算的加权q范数距离Δ(i,j)
Figure BDA0002833019970000201
其中
Figure BDA0002833019970000202
表示样本i的第k个SVD签名的值。对于q＝2和1作为权重，以上是欧几里得范数。
注意，可以通过考虑多组权重(例如，主向量的值)和选择应该选择组中哪个成员的规程(例如，距离最大的成员)-
Figure BDA0002833019970000203
Figure BDA0002833019970000204
注意，可以使用马哈拉诺比斯距离
Figure BDA0002833019970000205
可代替执行SVD规程或除执行SVD规程之外使用，其中
Figure BDA0002833019970000206
是由样本i的SVD签名组成的向量，并且U是主向量矩阵。
剖析步骤(2)：
-定义族：样本到某个族之间的距离是到定义族的样本的距离
1.将第一样本定义为族
2.遍历所有样本，并且在当前样本到所有已定义族的距离Δ大于给定半径时，定义新族
-将样本与最接近的族相关联(校正过程)
1.遍历所有样本并将样本与距离最小的族相关联
上述规程可以对一批样本，例如一组MC样本或具有已知测试结果的一群管芯(例如，在测试仪离线的状态下)执行，或在线执行，例如当测试仪在线时。
图4示出了剖析结果，族由每种装置类型的装置参数的中位数定义{VT,IDS}x{p,n}x{SVT,LVT}。多边形的每个顶点代表相对于其典型值/中心值的归一化装置参数值(以σ项表示)。
图5示出了前Si平均漏电流签名在剖析过程所得族上的散布。图6是图5的放大版本，示出了在有界σ范围内的2个族，族A范围：-1.37至0.23σ，族B范围：-0.03至1.63σ。图7A、图7B、图7C和图7D示出了剖析过程的稳定性/不变性以及每个电压和温度下的所得族。
当SVD签名的数量小于主分量的数量时，则由所选择的SVD签名计算出的距离可以小于实际距离。对于权重为1且q＝2的q范数的情况，样本i和j之间的实际距离由ΔF(i,j)定义：
Figure BDA0002833019970000211
其中左项是所有SVD主向量的总和，并且右项是
Figure BDA0002833019970000212
具有1的所有参数的总和，即，那些过程参数包括在组P中。误差定义如下：
令i和j代表两个样本，则误差的分布((ΔF(i,j))2-(Δ(i,j))2)为广义卡方，其中方差为Δ(i,j)中不包括的奇异值。
对于其他范数，上述计算将关于所选范数。
当SVD签名的数量小于主分量的数量时，则对于给定的过程参数，Δ(i,j)＝0的2个样本i和j可具有不同的过程值。通过ΔP(i,j)表示样本i和j的给定过程参数的值之间的距离。然后，ΔP(i,j)是正态分布，均值为零，并且方差以2d定界，其中d是不包括在ΔP(i,j)中的最大奇异值。
估计器(诸如剖析器、分类器等)是基于传感器值生成输出值的函数。可以使用高斯估计器，拉索估计器，脊回归估计器，广义自适应模型估计器、样条曲线、神经网络等基于传感器的值生成用于SVD签名的估计器。可以通过验证数据根据经验计算估计误差。基于该误差，每个样本与其相关联族之间的距离小于r+∈，其中概率小于1-δ。
在后Si阶段，多变分类器块将管芯分类成族。用于该块的输入是由SVD签名估计器和分离无线电组成的前Si数据，以及来自测试设备的后Si传感器值。基于前Si估计器，为每个样本计算SVD签名值。可以基于在后Si阶段收集的数据来对估计器进行调谐、调整、改善等。生成的族如下：
-将第一样本定义为族
-给定新样本
○当新样本到所有已定义族的距离Δ大于给定半径(输入)时-定义新族
○当不是这样时，将其与最接近的族相关联
-当定义了新族时，遍历所有样本并将它们与最接近的族相关联。
可选地，可以通过每种装置类型的装置参数的中位数{VT,IDS}x{p,n}x{SVT,LVT}将IC的族分类为后Si。多边形的每个顶点代表相对于其典型值/中心值的归一化装置参数值(以σ项表示)。
可选地，可以针对每个剖析结果和每个传感器测量值和/或高覆盖率测量值构建直方图。例如，针对高覆盖率测量值和传感器值，每个族收集后SI传感器值。当数据不是正态分布时，可以将其归一化。可以为每个数据集计算平均值和方差，并且基于期望的误报率，可以针对每个族计算高覆盖率测量值上的边界。签名被重新用于分离到不同的类别/族。因此，它们不能超出给定的限制。
可选地，在剖析之后进行异常测试。例如，测试可以测量每个族的高覆盖率测量值的边界。例如，当前管芯的族分类可以用作用于测试的输入。当给定管芯的高覆盖率测量值中的一个超出了与管芯的族/剖析结果对应的边界时，该管芯被分类为离群物。可以通过考虑族中的每个的高覆盖率测量值的联合分布来计算高覆盖率测量值边界。
可选地，分类和/或估计器用于封装测试。例如，在高温工作寿命测试(HTOL)或老化测试(BI)之后和/或期间进行异常测试。通过剖析过程分类到同一族的管芯属于同一Si剖析结果，并且预期在相同的应力条件下具有接近的行为。意味着在测试期间和测试之后，来自同一族的管芯的性能下降将受限制。示出超出族边界的性能下降的管芯被识别为离群物并且可能被拒绝。
高覆盖率测量值可以是反映总管芯行为的IC级测量值，例如，某个温度下的总管芯泄漏。另一示例是大规模路径的时序余量。直方图是根据以下步骤构建的：
1.每个高覆盖率测量值的针对每个族收集的后SI数据
2.将非正态分布的任何数据归一化
3.计算每个数据集的平均值和方差
4.基于给定的误报率，计算每个族的高覆盖率测量值的边界
5.可替代地，可以将高覆盖率测量值的边界作为经验上的下限和上限α分位数值，其中α由误报率确定。当不能对给定族的特定高覆盖率测量值进行归一化等时，可以应用该方法。
6.可选地，可以基于后Si数据为每个高覆盖率测量值构建估计器。然后，可以构建关于估计器误差(即，估计值和实际高覆盖率测量值之间的差)的直方图。然后，可以将上述规程(1-5)应用于该直方图。
图8和图9示出了离群物检测过程的实验的展示。
-实验目标：
○在平均Ioff签名中植入离群物
○使用离群物检测算法检测离群物
-离群物描述：
○将MC点428改变1s
○等效于提高Ioff+35％
图9示出了实验结果，离群物检测过程将移位1σ的离群物强调为7σWRT估计器平均值。
上面提到的图(图8和图9)展示了基于构建直方图(图8)和估计器(图9)的离群物的检测。即，计算用于高覆盖率测量值的估计器。然后，将测得的高覆盖率值与估计的高覆盖率值进行比较，并基于给定的误报率将管芯检测为离群物。
例如，不同的传感器可能会产生不同的群集分离，并因此对IC设计内的传感器选择和位置具有不同的灵敏度。例如，基于Vt NLVT接通和Vt PLVT接通的群集之间的分离良好，但是两个群集之间可能存在重叠。
例如，平均泄漏签名和总泄漏签名的分离可以确定剖析结果。
例如，不同的高覆盖率参数可能会产生不同的群集分离，并因此对检测IC的剖析结果分类具有不同的灵敏度。
现在参考图4，其示出了IC剖析结果的雷达(蜘蛛)图。该图示出了剖析结果，即剖析结果1、8和13的过程原点。雷达(蜘蛛)图是可视化过程剖析结果的另一种方式。
现在参考图5，其示出了用于不同IC剖析结果的值的分布的图表。
现在参考图6，其示出了两个不同的IC剖析结果之间的分布分离的图表。
现在参考图7A至7D，其示出了在变化的电压和温度下用于两个IC剖析结果的值的分布的图表。
可选地，可以仅使用后Si数据执行剖析过程。在此情况下，剖析算法的输入为：a)半径R；b)IC代理的读出数的文件；c)平滑参数λ；以及d)常数k。
剖析算法通过以下步骤执行：1)对于每个IC，创建代表向量(对于给定IC的代表向量的示例是vic1＝(Ag1,Ag2,…Agn)，其中Agn代表给定IC的代理n的读出数)；2)创建矩阵，使得每行是管芯中的一个的代表向量(即，行数是IC的数量，并且列数是表示IC的向量的长度)；3)缩放矩阵，使得每列的平均值为0并且σ为1(作为其乘积，每个代理基具有其自身的归一化系数，IC1的归一化代表向量由
Figure BDA0002833019970000241
表示，即，向量的值是规一化代理的读出数)；4)计算已缩放矩阵的协方差矩阵(如在3处计算的)；5)对协方差矩阵执行SVD过程，并通过UDV表示结果；6)计算距离矩阵如下：dist_mat＝U*D'，其中D’是对角矩阵D，其中前k个值(dk)被
Figure BDA0002833019970000242
代替，其余值替换为零(即给定D：
Figure BDA0002833019970000243
对于k＝1和λ，D'为：
Figure BDA0002833019970000244
)；7)利用以下距离计算，基于上面“剖析步骤(2)”中描述的规程创建族，其中ic1和ic2之间的距离为：
Figure BDA0002833019970000245
Figure BDA0002833019970000246
和
Figure BDA0002833019970000247
分别是表示ic1和ic2的归一化向量，并且D’是在步骤6中计算的矩阵。
可选地，ic1和ic2之间的距离可以计算如下：
Figure BDA0002833019970000248
Figure BDA0002833019970000249
(使用与上述相同的符号)。
可选地，前几段中描述的剖析过程可以以增量方式执行。换句话说，后Si数据可以成批到达，或通过使用前Si和后Si数据到达，其中将前Si数据视为第一批。
在此情况下，剖析算法描述如下(利用使用前Si数据作为第一批，且然后使用后Si数据作为第二批的示例)：1)使用前Si数据而不是后Si数据运行后Si数据算法(应存储每个代理的归一化系数和距离矩阵，并且在此阶段，基于前Si数据生成族)；2)当后Si数据到达时，使用基于前Si数据计算出的归一化系数对后Si数据进行归一化，并使用基于前Si数据计算出的距离矩阵来计算距离；以及3)该算法使用新数据生成新族；如果可能，它将新数据添加到预定义族，并且如果不可能，它将创建新族，确保新数据中的每个都与最接近的族(新的/预定义的)相关联。
该算法将检查是否需要另外的代理以改善其性能。这将通过使用前Si数据执行以下步骤来进行：1)计算所有MC点之间的距离；以及2)对于每个签名和/或过程参数，计算所有MC点之间的距离(以σ为单位)。
然后，对于签名和/或过程参数中的每个，检查是否存在常数(const)，使得：
Figure BDA0002833019970000251
const值不应是大的，使得等式始终成立，即，对于在放大MC的数量时稳定的MC点数量的一部分，const值应使得
Figure BDA0002833019970000252
从广义上讲，可以考虑用于IC分类和/或离群物检测的(计算机化)方法。该方法使用根据IC设计的包括多个IC的晶片。IC设计包括多个传感器(其可以提供有关IC功能的诊断和/或性能信息)。该方法包括使用至少一个硬件处理器用于测试多个IC中的每个。这有利地通过以下方式实现：收集多个传感器值，该多个传感器值包括来自多个传感器中的每个的传感器值(优选地，来自传感器中的每个的至少一个传感器值)；将多个收集的传感器值与分类方案进行比较，从而获得每个所测试IC的分类。有益地，然后记录每个所测试IC的分类。在实施例中，该方法可包括使用制造过程基于IC设计来制造晶片。
将多个收集的传感器值与分类方案进行比较的步骤可以包括在实施例中确定或识别分类方案。分类方案可选地基于一组或多组数据。例如，一组或更多组数据可以包括：IC设计和制造过程的多个IC操作的模拟(在这种情况下，该模拟可以是以下中的至少一个：至少一个完整IC设计模拟、至少一个部分IC设计模拟，以及用于制造过程的至少一个装置模拟)；在预生产流片测试期间收集的多个训练传感器值；以及收集的多个传感器值。换句话说，该多组数据可以包括前Si和/或后Si数据。在实施例中，分类方案可以包括离群物类别。分类可以包括用于确定每个管芯的分类的分层数据结构。
比较步骤优选地包括使用函数和规则中的至少一个从多个传感器值估计高覆盖率测量值。例如，可以从一训练组传感器值和训练高覆盖率测量值确定函数和/或规则。
可以对所测试IC的分类做出各种用途。例如，至少一个硬件处理器可以用于：基于分类，利用独特标识标记所测试IC的IC封装；和/或丢弃有缺陷的IC。在方法中，可以从每个所测试IC，基于分类和多个传感器值来确定制造过程的一组参数。然后，可以基于IC设计和用于每个IC的制造过程的该组参数来选择制造过程的第二组参数。然后可以使用第二组参数来执行第二晶片的第二制造。该选择有利地通过手动过程和自动计算中的至少一个来执行。以此方式，根据IC设计，特别是包括多个传感器的IC设计，提供了包括多个IC的晶片。
在一些实施例中，可以基于多个分类值来识别分类方案。分类值可基于以下中的一个或更多个：前Si或模拟传感器值；前Si设计签名；从IC设计的模拟(前Si目录模拟值)和后Si测得的传感器值确定的操作参数。分类值优选被归一化。可以通过以下过程来实现分类方案。最初，从多个分类值建立矩阵表示，矩阵表示的每行包括关于多个IC中的一个的分类值(换句话说，矩阵中的每列都与特定的不同参数相关，诸如传感器值或其他数据，并且每行都与某个IC相关，尽管此矩阵的横向可以用于其他实施方式中)。该过程可以继续如下：从矩阵表示计算协方差矩阵和计算协方差矩阵的奇异值分解(SVD)；使用SVD(以各种方式，如下所述)确定多个距离值。每个距离值表示多个IC中的一个IC与多个IC中的另一IC之间的相应距离(例如，基于用于确定此类距离值的已知数学技术)；以及从多个距离值识别至少一个族，从而定义分类方案(尤其是将距离值与指定为半径的阈值进行比较)。
考虑两种特殊的分类方法：直接和间接。在直接方法中，IC中的每个由基于传感器值的向量表示(这些值可以是用于后Si数据的收集的传感器值和/或用于前Si数据的模拟传感器值)。基于传感器值定义矩阵(矩阵的每行是用于单个IC的向量)，传感器值有利地被归一化。计算该矩阵的协方差矩阵。对协方差矩阵执行SVD，并且使用SVD(具体来说，来自SVD的主值)创建距离矩阵。有益地，还使用平滑参数λ和常数(整数)k来确定距离矩阵(使得仅使用来自SVD的前k个主值)。IC之间的距离是从距离矩阵和用于IC的(归一化)向量计算出的。基于IC彼此之间的距离(在“半径”内)将IC分组以定义族。每个族可以通过代表向量进行识别。当使用前Si和后Si数据两者时，还将计算使用后Si数据的测得IC与使用前Si数据定义的每个族的代表向量之间的距离。
在间接分类方法中，基于前Si数据定义矩阵，前Si数据诸如为以下中的一个或更多个：(归一化的)模拟传感器值；从IC设计的模拟确定的工作参数(目录值)；以及(归一化的)设计签名值(矩阵的每行都是用于单个IC的向量)。计算矩阵的协方差矩阵。对协方差矩阵执行SVD。通过识别SVD的向量(其对应的SVD主值大于预定义值(d)和/或识别SVD的向量(其对应的SVD主值为最大的(最大值)来定义/表示一组前Si SVD签名。可以使用一组前SiSVD签名(具体来说，如果仅使用前Si数据)来确定多个距离值。例如，可以计算多个距离值中的至少一些，多个距离值中的至少一些中的每个基于前Si SVD签名中的一个和前Si SVD签名中的另一个之间的距离。如果使用后Si数据，则从模拟的传感器值和该组前SiSVD签名配置(构建)多个估计器。每个估计器被配置为从输入传感器值生成估计的SVD签名。IC(在后Si)和MC(在前Si)中的每个由其自身的SVD签名值表示。然后，使用多个估计器，针对多个IC中的每个，从多个收集的传感器值中估计相应的后Si SVD签名。计算多个距离值中的至少一些，其中多个距离值中的至少一些中的每个基于后Si SVD签名中的一个与后SiSVD签名中的另一个之间的距离。基于IC彼此之间的距离(在“半径”内)将IC分组以定义族。每个族可以通过代表向量(来自签名)来识别。当使用前Si和后Si数据两者时，还将计算使用后Si数据的测得IC与使用前Si数据定义的每个族的代表向量之间的距离。换句话说，计算多个距离值中的另外的距离值，另外的距离值中的每个基于前Si SVD签名中的一个和后SiSVD签名中的一个之间的距离。
从多个距离值识别一个或更多个族通常可以包括：对第一族中的多个IC中的第一IC进行分类，使得第一族由第一IC定义(换句话说，分析的第一IC可以总是定义新族，因为以前没有定义任何族，并因此第一IC表示第一族)；将来自多个距离值的表示多个IC中的第一IC和第二IC之间的距离的距离值与预定阈值进行比较(例如，使得两个IC之间的距离值大于或小于阈值)；如果距离值小于预定阈值，则将第二IC分类在第一族中(因为两个IC之间的距离为小，使得它们被视为在同一族中)；并且如果距离值大于预定阈值，则将第二IC分类在第二族中，使得第二族由第二IC定义(换句话说，使得由第二IC定义新族，并且由第二IC表示该族)。距离值与预定阈值相同的情况将留给实施方式，因为此类情况极少发生，并因此可以将针对第二IC的分类定义为第一族(具有第一IC)或新的第二族，而不会造成困难。
可以针对多个IC中的IC中的每个重复该方法。例如，从多个距离值识别多个族还可包括用于多个IC中的每个其他IC的规程。该规程可以按以下方式进行。最初，从多个距离值识别一群距离值。该群距离值中的每个距离值表示另一IC与定义相应族的多个IC中的相应IC之间的距离(换句话说，该群距离值可能仅涉及另一IC(其为正在分类的IC)与表示族的IC中的每个之间的距离值)。然后将来自该组距离值的每个距离值与预定阈值进行比较(有利的是，该预定阈值与用于第一IC和第二IC的预定阈值相同，并且有益地对于同一晶片上的所有IC相同)。从该比较可以得出多个结果。如果来自该群距离值的距离值小于预定阈值，该距离值表示另一IC(即，当前正在被分类的IC)与定义特定族的多个IC中的特定IC(即，表示族的IC)之间的距离，则将另一IC分类在特定族中(使得将两个IC视为在同一族中)。如果完全满足该条件，则仅应针对一个族满足。如果该群距离值中的所有距离值都大于(或取决于实施方式，大于或等于)预定阈值，则将另一IC分类在新族中，使得新族由另一IC定义。有利地，对于每个未分类的IC(其他IC)重复该规程，直到所有多个IC都已被分类为止。
如先前所指示，多个分类值可基于以下中的一个或更多个：从IC设计的模拟确定的模拟传感器值(前Si数据)；一个或更多个设计签名；在预生产流片测试期间收集的多个训练传感器值；以及用于一批装置的测得的传感器值，该装置可能包括任何数量的IC、一个批次、许多批次和/或晶片(后Si数据)。例如，当仅使用后Si数据时，多个分类值可以基于针对晶片的收集的传感器值。然后，基于多个分类值的分类方案的识别可以是将多个收集的传感器值与分类方案进行比较的步骤的至少一部分，从而获得用于每个所测试IC的分类。可替代地，可以首先针对前Si数据遵循识别规程(例如，使得多个分类值基于从IC设计的模拟确定的模拟传感器值)，导致识别出族。然后，可以在将多个收集的传感器值与分类方案进行比较的步骤之前进行基于多个分类值识别分类方案的步骤，从而获得用于每个所测试IC的分类(特别是使用后Si数据，尤其是基于距离矩阵和/或距离函数，如本文中所述)。可以通过遵循如下的进一步规程(在上述直接方法中讨论的)来实现将多个收集的传感器值与分类方案的比较。可以从多个收集的传感器值建立收集的数据矩阵表示。矩阵表示的每行包括关于多个IC中的一个的收集的传感器值(使得收集的数据矩阵表示具有与上述矩阵表示相同的格式)。根据收集的数据矩阵表示，可以确定多个收集的数据距离值。每个距离值表示多个IC中的一个IC与多个IC中的另一IC之间的相应距离，其中多个IC优选地包括视为单独IC的模拟IC(来自识别的步骤)和实际IC(来自收集的数据)两者(尽管模拟IC通常将是对实际IC的模拟)。多个后SiIC和/或多个前SiIC之间的距离由此通过基于前Si数据计算的距离函数/矩阵计算。然后可以从多个距离值根据分类方案对IC中的每个进行分类。该分类有利地遵循以上(在前两段中)讨论的过程。
在这些方法中的任一种中，可以例如在从矩阵表示计算协方差矩阵之前对矩阵表示进行归一化(换句话说，从归一化的矩阵表示来计算协方差矩阵)。由此可以定义归一化系数。在使用前Si和后Si数据两者的情况下，则可以使用定义的归一化系数(即，来自前Si数据)对收集的数据矩阵表示进行归一化。
现在提供实验数据以示出如本文中所公开的族的分类对于其他物理Si参数和温度是不变的。现在参考图11，示出了用于分类成族的在晶片上形成的装置的示例IDDQ测量值分布。基于来自后Si代理的数据，将IC剖析/分类为族。族2在图中突出显示。图中还呈现了IC中的每个的测得IDDQ(Ioff电流或漏电流)，示出了在晶片内的IDDQ的分布。剖析过程的结果是，针对每个不同的Si类型创建了不同的族，每个族的IDDQ范围比整个晶片的IDDQ分布范围(整个Si范围)窄。这证明了基于物理Si参数对IC进行了剖析。
现在参考图12，示出了形成在图11的晶片上的分类成族的装置的示例周期时间测量值分布。基于来自后Si代理的数据，将IC剖析/分类成族。族2突出显示。图中还示出了IC中的每个的测得周期时间，示出了晶片内周期时间的分布。剖析过程的结果是，针对每个不同的Si类型创建了不同的族，每个族的周期时间范围比整个晶片的周期时间分布范围(整个Si范围)更窄。这进一步证明了基于物理Si参数对IC进行了剖析。
现在参考图13，对于在图11的晶片上形成的IC，示出了IDDQ测量值和与相应IC相关联的族的平均值之间的差异的直方图。这说明了族内IDDQ范围减小。直方图示出相对于平均值的分布：对于IC中的每个，该值是IC测得的IDDQ与族IDDQ中心之间的差，以σ(IDDQ)表示。该直方图示出了相对于IDDQ测量值的IC到其族中心的典型距离。观察到典型距离不受温度变化的影响。因此，生成的族对温度是不变的，这证明了基于物理Si参数对IC进行了剖析。
现在参考图14，示出了图11所示的数据，其示出了对离群IC的识别。通过将族相关性的概念实施到高覆盖率测量值(HCM)来识别离群IC。在此情况下，HCM是IDDQ。离群物是IC_x，其是属于9号族的IC中的一个。IC_x通过了关于完整Si样本的IDDQ测试，即IC_x测得的IDDQ值在完整Si样本IDDQ分布的范围内。IC_x还通过了关于晶片A的IDDQ分布的IDDQ测试，即，其IDDQ测量值在其自身的晶片的IDDQ分布之内。关于9号族的测得的IDDQ分布，IC_x被识别为离群物。从图13可以观察到，由剖析算法生成的族IDDQ的平均σ值约为0.15。IC_x与族9(其自身的族)中心的距离为1.55σ。以σ数表示，其距离约为10(1.55/0.15)。基于此(具有的距离至少是该族内平均距离的预定倍数)，它被检测为离群物。
在三个不同的温度下进行了将IC分类成族的测量：低温(-5C)；中温(25C)；以及高温(85C)。发现生成的族对温度是不变的。这证明了基于物理Si参数对IC进行了剖析。
在整个本申请中，本发明的各种实施例可以以范围格式呈现。应当理解，范围格式中的描述仅是为了方便和简洁，并且不应被解释为对本发明范围的不灵活的限制。因此，应该认为范围的描述已经具体公开了所有可能的子范围以及该范围内的单独数值。例如，对范围诸如从1至6的描述应视为已明确公开了子范围，诸如从1至3、从1至4、从1至5、从2至4、从2至6、从3至6等，以及该范围内的单独数字，例如1、2、3、4、5和6。这与范围的广度无关。
每当在本文中指示数值范围时，其旨在包括在指示范围内的任何引用数(分数或整数)。短语“在第一指示数字和第二指示数字之间的范围”和“从第一指示数字至第二指示数字的范围”在本文中可互换使用，并且旨在包括第一指示数字和第二指示数字以及它们之间的所有小数和整数。
在本申请的说明书和权利要求中，词语“包含”、“包括”和“具有”中的每个及其形式不必限于与词语可以相关联的列表中的成员。另外，在本申请与通过引用并入的任何文件之间存在不一致的情况下，特此以本申请为准。
为了阐明本公开中的参考，应当注意，名词作为普通名词、专有名词、命名名词等的使用并不旨在暗示本发明的实施例限于单个实施例，并且所公开部件的许多配置可以用于描述本发明的一些实施例，而其他配置可以以不同的配置从这些实施例得出。
为了清楚起见，并未示出和描述本文中描述的实施方式的所有常规特征。当然，应认识到，在开发任何此种实际实施方式时，必须做出许多特定于实施方式的决策以便实现开发人员的特定目标，诸如遵守与应用和业务相关的约束，并且这些特定目标会依实施方式而异，也依开发人员而异。此外，将认识到，此种开发工作可能是复杂且耗时的，但是对于受益于本公开的本领域的普通技术人员而言，这仍将是工程的例行任务。
基于本公开的教导，期望本领域的普通技术人员将能够容易地实践本发明。相信本文中提供的各种实施例的描述提供了本发明的足够的见解和细节，以使得本领域的普通技术人员能够实践本发明。此外，上述本发明的各种特征和实施例被特别考虑单独使用以及以各种组合使用。
常规的和/或当代的电路设计和布局工具可以用于实现本发明。本文中所述的具体实施例，并且尤其是各种层的各种厚度和组成是示例性实施例的说明，并且不应被视为将本发明限制于此类特定实施方式的选择。因此，可以为本文中描述的部件提供多个实例作为单个实例。
尽管通常假定电路和物理结构，但众所周知，在现代半导体设计和制造中，物理结构和电路可以以计算机可读的描述形式体现，适用于后续的设计、测试或制造阶段以及所得的制造半导体集成电路。因此，针对传统电路或结构的权利要求可以与其特定语言相一致地读取计算机可读编码及其表示，无论是体现在介质中还是与适当的读取器设施组合，以允许对对应电路和/或结构进行制造、测试或设计改进。在示例性配置中呈现为分立部件的结构和功能可以实现为组合的结构或部件。预期本发明包括电路、电路的系统、相关方法以及此类电路、系统和方法的计算机可读介质编码，全部如本文中所述并且如所附权利要求中定义的。如本文中所使用的，计算机可读介质至少包括磁盘、磁带或其他磁性、光学、半导体(例如，闪存卡、ROM)或电子介质以及网络、有线、无线或其他通信介质。
前面的详细描述仅描述了本发明的许多可能的实施方式中的几种。出于此原因，该详细描述仅是出于说明的目的，而不是出于限制的目的。在不脱离本发明的范围和精神的情况下，可以基于本文中阐述的描述来对本文中公开的实施例进行变化和修改。仅所附权利要求，包括所有等同形式，旨在限定本发明的范围。即使在以示例性频率操作的PLL的上下文中描述了优选实施例，但本发明的教导仍被认为与其他类型的电路系统一起使用是有利的，其中电路组件诸如电感器可受益于电磁屏蔽。此外，本文中描述的技术还可以应用于其他类型的电路应用。因此，其他变化、修改、添加和改善可以落入如所附权利要求限定的本发明的范围内。
本发明的实施例可用于制造、生产和/或组装集成电路和/或基于集成电路的产品。
本发明可以是系统、方法和/或计算机程序产品。该计算机程序产品可以包括其上具有用于使处理器执行本发明的方面的计算机可读程序指令的计算机可读存储介质(或多种计算机可读存储介质)。
计算机可读存储介质可以是有形装置，其可以保留和存储供指令执行装置使用的指令。计算机可读存储介质可以是例如但不限于电子存储装置、磁存储装置、光存储装置、电磁存储装置、半导体存储装置或前述的任何合适的组合。计算机可读存储介质的更具体示例的非穷举列表包括以下内容：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式紧凑光盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、在其上记录有指令的机械编码装置，以及前述的任何合适的组合。如本文中所使用的，计算机可读存储介质不应被理解为本身是瞬时信号，诸如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，穿过光缆的光脉冲)或通过电线传输的电信号。相反，计算机可读存储介质是非瞬态(即，非易失性)介质。
本文中描述的计算机可读程序指令可以从计算机可读存储介质下载到相应的计算/处理装置，或经由网络(例如，互联网、局域网、广域网和/或无线网络)下载到外部计算机或外部存储装置。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理装置中的网络适配器卡或网络接口从网络接收计算机可读程序指令，并转发计算机可读程序指令以用于存储在相应的计算/处理装置内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编程序指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据，或以一种或更多种编程语言(包括面向对象的编程语言，诸如Java、Smalltalk、C++等)和常规过程编程语言(诸如“C”编程语言或类似编程语言)的任何组合编写的源代码或对象代码。计算机可读程序指令可以完全在用户计算机上、部分在用户计算机上、作为独立软件包、部分在用户计算机上并且部分在远程计算机上或完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可以通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到用户计算机，或者可以与外部计算机进行连接(例如，使用互联网服务提供商通过互联网)。在一些实施例中，包括例如可编程逻辑电路系统、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路系统可以通过利用计算机可读程序指令的状态信息来执行计算机可读程序指令以将电子电路系统个性化，以便执行本发明的方面。
本文中参考根据本发明的实施例的方法、设备(系统)和计算机程序产品的流程图和/或框图描述了本发明的方面。将理解的是，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以通过计算机可读程序指令实现。
可以将这些计算机可读程序指令提供给通用计算机、专用计算机或其他可编程数据处理设备的处理器，以产生机器，使得经由计算机或其他可编程数据处理设备的处理器执行的指令创建用于实现一个或多个流程图框和/或框图框中指定的功能/动作的装置。这些计算机可读程序指令也可以存储在计算机可读存储介质中，该计算机可读存储介质可以指导计算机、可编程数据处理设备和/或其他装置以特定方式起作用，使得其中存储有指令的计算机可读存储介质包括制品，该制品包括实现在一个或多个流程图框和/或框图框中指定的功能/动作的方面的指令。
也可以将计算机可读程序指令加载到计算机、其他可编程数据处理设备或其他装置上，使得在计算机，其他可编程设备或其他装置上执行一系列操作步骤以产生计算机实现的过程，使得在计算机、其他可编程设备或其他装置上执行的指令实现在一个或多个流程图框和/或框图框中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能的实施方式的架构、功能和操作。就这一点而言，流程图或框图中的每个框可以表示指令的模块、片段或部分，其包括用于实现(多个)指定的逻辑功能的一个或多个可执行指令。在一些可替代实施方式中，框中指出的功能可以不按图中指出的顺序发生。例如，取决于所涉及的功能，实际上可以基本上同时执行连续示出的两个框，或者有时可以以相反的顺序执行这些框。还应注意，框图和/或流程图的每个框以及框图和/或流程图中的框的组合可以由执行指定功能或动作，或执行专用硬件和计算机指令的组合的专用的基于硬件的系统来实现。
已经出于说明的目的呈现了本发明的各种实施例的描述，但是这些描述不旨在是穷举性的或者限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文中使用的术语是为了最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改善，或使本领域的其他普通技术人员能够理解本文中公开的实施例。

Claims (33)

1.一种用于IC分类和/或离群物检测的计算机化方法，其包括：
提供包括根据IC设计的多个IC的晶片，其中所述IC设计包括多个传感器；以及
使用至少一个硬件处理器用于通过以下方式测试所述多个IC中的每个：
收集多个传感器值，所述多个传感器值包括来自所述多个传感器中的每个的传感器值；
将所述多个收集的传感器值与分类方案进行比较，从而获得每个所测试IC的分类；以及
记录每个所测试IC的所述分类。
2.根据权利要求1所述的方法，其中所述提供的步骤包括使用制造过程基于所述IC设计来制造所述晶片。
3.根据权利要求1或权利要求2所述的方法，其中所述分类方案基于以下中的一个或更多个：
所述IC设计和所述制造过程的多个IC操作的模拟，其中所述模拟是至少一个完整IC设计模拟、至少一个部分IC设计模拟和用于所述制造过程的至少一个装置模拟中的至少一个；
在预生产流片测试期间收集的多个训练传感器值；以及
所收集的多个传感器值。
4.根据任何前述权利要求所述的方法，其中所述分类方案包括离群类别。
5.根据任何前述权利要求所述的方法，其中所述比较包括使用从一组训练传感器值和训练高覆盖率测量值确定的函数和规则中的至少一个来从所述多个传感器值估计高覆盖率测量值。
6.根据任何前述权利要求所述的方法，还包括使用所述至少一个硬件处理器用于基于所述分类利用独特标识来标记所述所测试IC的IC封装，和/或使用所述至少一个硬件处理器用于丢弃缺陷IC。
7.根据任何前述权利要求所述的方法，还包括：
(i)根据每个所测试IC，基于所述分类和所述多个传感器值确定所述制造过程的一组参数；
(ii)基于所述IC设计和用于每个IC的所述制造过程的该组参数选择所述制造过程的第二组参数；以及
(iii)使用所述第二组参数进行第二晶片的第二制造，其中所述选择是通过手动过程和自动计算中的至少一个执行的，从而提供包括根据IC设计的多个IC的晶片，其中所述IC设计包括多个传感器。
8.根据任何前述权利要求所述的方法，其中所述分类包括用于确定每个管芯的所述分类的分层数据结构。
9.根据任何前述权利要求所述的方法，还包括：
基于多个分类值通过以下步骤识别所述分类方案：
从所述多个分类值建立矩阵表示，所述矩阵表示的每行包括关于所述多个IC中的一个的分类值；
从所述矩阵表示计算协方差矩阵和所述协方差矩阵的奇异值分解即SVD，；
使用所述SVD确定多个距离值，每个距离值表示所述多个IC中的一个IC与所述多个IC中的另一IC之间的相应距离；以及
从所述多个距离值识别至少一个族，从而定义所述分类方案。
10.根据权利要求9所述的方法，其中从所述多个距离值识别至少一个族的所述步骤包括：
将所述多个IC中的第一IC分类在第一族中，使得所述第一族由所述第一IC定义；
将来自所述多个距离值的表示所述多个IC中的第一IC和第二IC之间的距离的距离值与预定阈值进行比较；
如果所述距离值小于所述预定阈值，则将所述第二IC分类在所述第一族中；以及
如果所述距离值大于所述预定阈值，则将所述第二IC分类在第二族中，使得所述第二族由所述第二IC定义。
11.根据权利要求10所述的方法，其中从所述多个距离值识别多个族的所述步骤还包括，对于所述多个IC中的每个另一IC：
从所述多个距离值识别一群距离值，该群距离值中的每个距离值表示所述另一IC与定义相应族的所述多个IC中的相应IC之间的距离；
将来自该群距离值的每个距离值与所述预定阈值进行比较；
如果来自该群距离值的表示相应的另一IC与定义特定族的所述多个IC中的特定IC之间的距离的距离值小于所述预定阈值，则将所述另一IC分类在所述特定族中；以及
如果来自该群距离值的所有所述距离值大于所述预定阈值，则将所述另一IC分类在新族中，使得所述新族由所述另一IC定义。
12.根据权利要求9至11中任一项所述的方法，其中从所述矩阵表示计算协方差矩阵的所述步骤包括在计算所述协方差矩阵之前对所述矩阵表示进行归一化。
13.根据权利要求9至12中任一项所述的方法，其中所述多个分类值基于以下中的一个或更多个：从所述IC设计的模拟确定的模拟值；在预生产流片测试期间收集的多个训练传感器值；以及测得的传感器值。
14.根据权利要求9至13中任一项所述的方法，其中基于所述多个分类值来识别所述分类方案的所述步骤是将所述多个收集的传感器值与分类方案进行比较，从而获得每个所测试IC的分类的所述步骤的至少一部分。
15.根据权利要求9至14中任一项所述的方法，其中所述多个分类值基于从所述IC设计的模拟确定的模拟传感器值，并且其中基于多个分类传感器值识别所述分类方案的所述步骤发生在将所述多个收集的传感器值与分类方案进行比较，从而获得每个所测试IC的分类的所述步骤之前，将所述多个收集的传感器值与分类方案进行比较的所述步骤包括：
从所述多个收集的传感器值建立收集的数据矩阵表示，所述矩阵表示的每行包括关于所述多个IC中的一个的收集的传感器值；
使用所收集的数据矩阵表示来确定多个收集的数据距离值，每个距离值表示所述多个IC中的一个IC与所述多个IC中的另一IC之间的相应距离；以及
从所述多个距离值，根据所述分类方案对所述IC中的每个进行分类。
16.根据权利要求15所述的方法，其中从所述矩阵表示计算协方差矩阵的所述步骤包括在计算所述协方差矩阵之前对所述矩阵表示进行归一化从而定义归一化系数，并且其中建立收集的数据协方差矩阵的所述步骤包括使用所定义的归一化系数对所述矩阵表示进行归一化。
17.根据权利要求9至16中任一项所述的方法，其中所述矩阵表示根据以下中的一个或更多个建立：从所述IC设计的模拟确定的模拟传感器值；从所述IC设计的模拟确定的操作参数；以及设计签名值。
18.根据权利要求9至17中任一项所述的方法，其中所述矩阵表示根据前Si数据建立，并且其中使用所述SVD确定多个距离值的所述步骤包括：
通过识别所述SVD的向量来定义一组前Si SVD签名，对于所述SVD的所述向量，所述SVD的对应主值大于所述SVD的对应主值为最大的所述SVD的向量的预定义值和/或预定义数；以及
使用该组前Si SVD签名确定所述多个距离值。
19.根据权利要求18所述的方法，其中使用所述前Si SVD签名确定所述多个距离值的所述步骤包括计算所述多个距离值中的至少一些，所述多个距离值中的所述至少一些中的每个基于所述前Si SVD签名中的一个和所述前Si SVD签名中的另一个之间的距离。
20.根据权利要求18或权利要求19所述的方法，其中使用该组前Si SVD签名确定所述多个距离值的所述步骤包括：
从所述模拟传感器值和该组前Si SVD签名配置多个估计器，每个估计器从输入传感器值生成估计的SVD签名；
对于所述多个IC中的每个，根据多个所述估计器从所述多个传感器值估计相应后SiSVD签名；以及
计算所述多个距离值中的至少一些，所述多个距离值中的所述至少一些中的每个基于所述后Si SVD签名中的一个和所述后Si SVD签名中的另一个之间的距离。
21.根据权利要求16所述的方法，其中使用该组前Si SVD签名确定所述多个距离值的所述步骤还包括计算所述多个距离值的另外的距离值，所述另外的距离值中的每个基于所述前Si SVD签名中的一个和所述后Si SVD签名中的一个之间的距离。
22.一种用于半导体集成电路分类即IC分类的计算机化方法，其包括：
使用至少一个硬件处理器用于：
接收IC设计和描述制造过程的数据；
基于所述IC设计和制造过程，模拟多个IC电子操作，以产生多个模拟IC操作值和多个模拟装置操作值；
将所述多个模拟IC操作值和所述多个模拟装置操作值因子分解，以确定用于传感器放置的操作值的子集；
选择操作值的所述子集中的至少一些以产生传感器放置集，并且对于所选定子集中的每个，分析所述IC设计以将被配置为所述特定电子操作的多个传感器中的一个结合在所述IC设计内，其中所述传感器放置集的每个元素包括传感器类型和在所述IC设计内的位置，其中所述传感器放置集被配置为产生对所述IC设计和所述制造过程敏感的多个传感器值；以及
基于所述多个传感器值将所述IC设计分类成操作类别，从而产生分类方案，其中所述操作类别包括至少一个离群类别。
23.根据权利要求18所述的计算机化方法，还包括计算包括输入数据和输出数据的至少一个转换规则。
24.根据权利要求18或权利要求19所述的计算机化方法，其中所述因子分解包括将后Si晶片测试数据结合到确定所述子集中。
25.根据权利要求18至20中任一项所述的计算机化方法，其中所述因子分解包括将最终客户使用数据结合到确定所述子集中。
26.根据权利要求18至21中任一项所述的计算机化方法，其中所述选择包括将后Si晶片测试数据结合到确定所述传感器放置集中。
27.根据权利要求18至22中任一项所述的计算机化方法，其中所述选择包括将最终客户使用数据结合到确定所述传感器放置集中。
28.根据权利要求18至23中任一项所述的计算机化方法，其中所述分类包括用于确定每个管芯的所述分类的分层数据结构。
29.根据任何前述权利要求所述的方法，其中所述多个传感器中的每个选自由以下组成的组：上升时间延迟传感器、下降时间延迟传感器、频率最大值检测电路、基于频率转换电路的IC单元总漏电流检测传感器、基于频率转换电路的IC单元电压漏极到漏极漏电流检测传感器，以及基于频率转换电路的IC单元电压源极到漏极漏电流检测传感器。
30.根据任何前述权利要求所述的方法，还包括在封装测试、电路测试、老化测试、高温工作寿命测试和最终产品测试中的至少一个期间，使用所述分类方案确定(i)传感器值移位和(ii)离群物中的至少一个。
31.一种用于减少多个IC中的每个的测试时间的测试装置，其包括：
至少一个硬件处理器，其被配置用于：
通过以下步骤测试多个IC中的每个：
收集多个传感器值，所述多个传感器值中的至少一个来自结合到所述多个IC的每个中的多个传感器中的每个；
将所述多个传感器值与分类方案进行比较，从而获得针对每个所测试IC的分类；以及
基于所述分类减少用于每个所测试IC的所述测试时间。
32.一种计算机程序产品，其包括计算机可读指令，所述计算机可读指令被配置为当在硬件处理器上操作时执行根据权利要求1至26中任一项所述的计算机化方法。
33.一种计算机化系统，其被配置为执行根据权利要求1至26中任一项所述的计算机化方法。
CN201980039703.6A 2018-04-16 2019-04-16 集成电路剖析和异常检测 Pending CN112262320A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862657986P 2018-04-16 2018-04-16
US62/657,986 2018-04-16
PCT/IL2019/050433 WO2019202595A1 (en) 2018-04-16 2019-04-16 Integrated circuit profiling and anomaly detection

Publications (1)

Publication Number Publication Date
CN112262320A true CN112262320A (zh) 2021-01-22

Family

ID=68239218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980039703.6A Pending CN112262320A (zh) 2018-04-16 2019-04-16 集成电路剖析和异常检测

Country Status (8)

Country Link
US (2) US11762013B2 (zh)
EP (1) EP3781958A4 (zh)
JP (1) JP2021521646A (zh)
KR (1) KR20200143699A (zh)
CN (1) CN112262320A (zh)
IL (1) IL277989B1 (zh)
TW (1) TWI828676B (zh)
WO (1) WO2019202595A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641882A (zh) * 2021-07-06 2021-11-12 深圳天狼芯半导体有限公司 确定工艺角晶片的方法、装置、电子设备及可读存储介质
CN116581043A (zh) * 2023-04-20 2023-08-11 深圳市晶存科技有限公司 芯片分类方法、装置、电子设备及计算机可读存储介质

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116256624A (zh) 2017-11-15 2023-06-13 普罗泰克斯公司 集成电路裕度测量和故障预测设备
WO2019102467A1 (en) 2017-11-23 2019-05-31 Proteantecs Ltd. Integrated circuit pad failure detection
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
WO2019135247A1 (en) 2018-01-08 2019-07-11 Proteantecs Ltd. Integrated circuit workload, temperature and/or sub-threshold leakage sensor
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
US11132485B2 (en) 2018-06-19 2021-09-28 Proteantecs Ltd. Efficient integrated circuit simulation and testing
EP3903113A4 (en) 2018-12-30 2022-06-08 Proteantecs Ltd. IC I/O IC INTEGRITY AND DEGRADATION MONITORING
TW202127252A (zh) 2019-12-04 2021-07-16 以色列商普騰泰克斯有限公司 記憶體裝置退化偵測
EP4139697A4 (en) 2020-04-20 2024-05-22 Proteantecs Ltd. CHIP-TO-CHIP CONNECTIVITY MONITORING
US11443092B2 (en) * 2020-05-11 2022-09-13 Synopsys, Inc. Defect weight formulas for analog defect simulation
TWI792086B (zh) * 2020-10-30 2023-02-11 友達光電股份有限公司 行動式設備診斷裝置及設備診斷資訊顯示方法
CN112698185B (zh) * 2020-12-31 2023-07-21 海光信息技术股份有限公司 器件窗口检验方法、装置、设备和存储介质
TWI778683B (zh) * 2021-06-24 2022-09-21 英業達股份有限公司 基於產品配置訊息以提供測試時間預估建議系統及其方法
CN115308563A (zh) * 2021-07-02 2022-11-08 台湾积体电路制造股份有限公司 测试集成电路的方法和测试系统
US12007428B2 (en) 2021-10-08 2024-06-11 Advantest Corporation Systems and methods for multidimensional dynamic part average testing
US11815551B1 (en) 2022-06-07 2023-11-14 Proteantecs Ltd. Die-to-die connectivity monitoring using a clocked receiver
US12013800B1 (en) 2023-02-08 2024-06-18 Proteantecs Ltd. Die-to-die and chip-to-chip connectivity monitoring

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8001512B1 (en) * 2007-06-26 2011-08-16 Cadence Design Systems, Inc. Method and system for implementing context simulation
CN103052875A (zh) * 2010-05-03 2013-04-17 奥罗拉控制技术有限公司 测量半导体层掺杂剂含量的非接触系统
CN103856952A (zh) * 2014-02-27 2014-06-11 上海大学 一种工业无线传感器网络Pareto多目标部署优化方法
US20140365156A1 (en) * 2013-06-11 2014-12-11 Mohamed A. Abdelmoneum Self-calibrated thermal sensors of an integrated circuit die
CN106959400A (zh) * 2017-02-28 2017-07-18 中国南方电网有限责任公司 一种基于异常点监测和大数据分析的二次设备隐患故障诊断方法
CN107451004A (zh) * 2017-07-01 2017-12-08 南京理工大学 一种基于定性趋势分析的道岔故障诊断方法
US20170364818A1 (en) * 2016-06-17 2017-12-21 Business Objects Software Ltd. Automatic condition monitoring and anomaly detection for predictive maintenance

Family Cites Families (153)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3001512A (en) 1960-04-01 1961-09-26 John D Cochin Packaged vehicle lift
JPS5994086A (ja) 1982-11-19 1984-05-30 Advantest Corp 論理回路試験装置
US5548539A (en) 1993-11-05 1996-08-20 Analogy, Inc. Analysis mechanism for system performance simulator
AU685950B2 (en) 1994-06-25 1998-01-29 Panalytical B.V. Analysing a material sample
US5818251A (en) 1996-06-11 1998-10-06 National Semiconductor Corporation Apparatus and method for testing the connections between an integrated circuit and a printed circuit board
US5966527A (en) 1996-10-28 1999-10-12 Advanced Micro Devices, Inc. Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior
US5956497A (en) 1997-02-26 1999-09-21 Advanced Micro Devices, Inc. Methodology for designing an integrated circuit using a reduced cell library for preliminary synthesis
US5774403A (en) 1997-06-12 1998-06-30 Hewlett-Packard PVT self aligning internal delay line and method of operation
US6182253B1 (en) 1997-07-16 2001-01-30 Tanisys Technology, Inc. Method and system for automatic synchronous memory identification
US5895629A (en) 1997-11-25 1999-04-20 Science & Technology Corp Ring oscillator based chemical sensor
JP4204685B2 (ja) 1999-01-19 2009-01-07 株式会社ルネサステクノロジ 同期型半導体記憶装置
JP2001075671A (ja) 1999-09-08 2001-03-23 Nec Corp 位相補償回路
US7067335B2 (en) 2000-08-25 2006-06-27 Kla-Tencor Technologies Corporation Apparatus and methods for semiconductor IC failure detection
JP3597786B2 (ja) 2001-02-16 2004-12-08 Ｎｅｃマイクロシステム株式会社 半導体集積回路の異常検出回路および異常検出装置
US6873926B1 (en) 2001-02-27 2005-03-29 Cisco Technology, Inc. Methods and apparatus for testing a clock signal
US8417477B2 (en) * 2001-05-24 2013-04-09 Test Acuity Solutions, Inc. Methods and apparatus for local outlier detection
US7003742B2 (en) * 2002-01-10 2006-02-21 Pdf Solutions, Inc. Methodology for the optimization of testing and diagnosis of analog and mixed signal ICs and embedded cores
US7076678B2 (en) 2002-02-11 2006-07-11 Micron Technology, Inc. Method and apparatus for data transfer
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US6880136B2 (en) 2002-07-09 2005-04-12 International Business Machines Corporation Method to detect systematic defects in VLSI manufacturing
US6807503B2 (en) * 2002-11-04 2004-10-19 Brion Technologies, Inc. Method and apparatus for monitoring integrated circuit fabrication
US6683484B1 (en) 2002-12-19 2004-01-27 Lsi Logic Corporation Combined differential and single-ended input buffer
US7369893B2 (en) 2004-12-01 2008-05-06 Medtronic, Inc. Method and apparatus for identifying lead-related conditions using prediction and detection criteria
US7512503B2 (en) 2003-05-12 2009-03-31 Simmonds Precision Products, Inc. Wire fault detection
US7254507B2 (en) 2003-08-27 2007-08-07 Matsushita Electric Industrial Co., Ltd. Analog circuit automatic calibration system
US8073667B2 (en) * 2003-09-30 2011-12-06 Tokyo Electron Limited System and method for using first-principles simulation to control a semiconductor manufacturing process
US7742887B2 (en) 2003-11-24 2010-06-22 Qualcomm Incorporated Identifying process and temperature of silicon chips
US6948388B1 (en) 2003-12-18 2005-09-27 The United States Of America As Represented By The Secretary Of The Navy Wireless remote sensor
US20050134350A1 (en) 2003-12-19 2005-06-23 Huang Lawrence L. Analog delay circuit
US7205854B2 (en) 2003-12-23 2007-04-17 Intel Corporation On-chip transistor degradation monitoring
GB0403481D0 (en) * 2004-02-17 2004-03-24 Transense Technologies Plc Interrogation method for passive sensor monitoring system
US20060049886A1 (en) 2004-09-08 2006-03-09 Agostinelli Victor M Jr On-die record-of-age circuit
US7443189B2 (en) 2005-02-02 2008-10-28 Texas Instruments Incorporated Method to detect and predict metal silicide defects in a microelectronic device during the manufacture of an integrated circuit
US7501832B2 (en) 2005-02-28 2009-03-10 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package
KR100703976B1 (ko) 2005-08-29 2007-04-06 삼성전자주식회사 동기식 메모리 장치
CN101253686B (zh) 2005-09-02 2010-12-29 松下电器产业株式会社 半导体集成电路
US20070110199A1 (en) 2005-11-15 2007-05-17 Afshin Momtaz Receive equalizer with adaptive loops
US20070182456A1 (en) 2005-11-21 2007-08-09 Texas Instruments Incorporated Reducing Pin Count When the Digital Output is to be Provided in Differential or Single-ended Form
JP4843034B2 (ja) 2006-06-09 2011-12-21 富士通株式会社 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
DE07792273T1 (de) 2006-08-24 2010-01-07 Nec Corp. Ausfallvorhersageschaltung und verfahren und integrierte halbleiterschaltung
US7649559B2 (en) 2006-08-30 2010-01-19 Aptina Imaging Corporation Amplifier offset cancellation devices, systems, and methods
JP2008072045A (ja) 2006-09-15 2008-03-27 Oki Electric Ind Co Ltd 半導体集積回路
US20080231310A1 (en) 2006-10-20 2008-09-25 Stmicroelectronics Pvt. Ltd. Flexible on chip testing circuit for i/o's characterization
JP2008147245A (ja) 2006-12-06 2008-06-26 Toshiba Corp 劣化診断回路及び半導体集積回路
US20080144243A1 (en) 2006-12-19 2008-06-19 Ridgetop Group, Inc. Method and circuit for low-power detection of solder-joint network failures in digital electronic packages
US7415387B2 (en) * 2006-12-19 2008-08-19 Qimonda North America Corp. Die and wafer failure classification system and method
US7474974B2 (en) 2007-01-31 2009-01-06 Mcgill University Embedded time domain analyzer for high speed circuits
US7936153B2 (en) 2007-02-06 2011-05-03 International Business Machines Corporation On-chip adaptive voltage compensation
US7560945B2 (en) 2007-02-06 2009-07-14 International Business Machines Corporation Integrated circuit failure prediction
US7877657B1 (en) 2007-03-29 2011-01-25 Integrated Device Technology, Inc. Look-ahead built-in self tests
US20080262769A1 (en) 2007-04-23 2008-10-23 Daniel Kadosh Using multivariate health metrics to determine market segment and testing requirements
US8310265B2 (en) 2007-05-02 2012-11-13 Nxp B.V. IC testing methods and apparatus
EP2006784A1 (en) 2007-06-22 2008-12-24 Interuniversitair Microelektronica Centrum vzw Methods for characterization of electronic circuits under process variability effects
JP5242959B2 (ja) 2007-07-11 2013-07-24 シャープ株式会社 異常要因特定方法およびシステム、上記異常要因特定方法をコンピュータに実行させるためのプログラム、並びに上記プログラムを記録したコンピュータ読み取り可能な記録媒体
US8010310B2 (en) * 2007-07-27 2011-08-30 Advanced Micro Devices, Inc. Method and apparatus for identifying outliers following burn-in testing
JP2009065533A (ja) 2007-09-07 2009-03-26 Renesas Technology Corp ジッタ検出回路及び半導体装置
US8279976B2 (en) 2007-10-30 2012-10-02 Rambus Inc. Signaling with superimposed differential-mode and common-mode signals
JP4977045B2 (ja) 2008-01-16 2012-07-18 株式会社東芝 半導体集積回路及び半導体装置
US8912990B2 (en) 2008-04-21 2014-12-16 Apple Inc. Display having a transistor-degradation circuit
US8499230B2 (en) 2008-05-07 2013-07-30 Lsi Corporation Critical path monitor for an integrated circuit and method of operation thereof
US8204730B2 (en) 2008-06-06 2012-06-19 Synopsys, Inc. Generating variation-aware library data with efficient device mismatch characterization
KR101226404B1 (ko) 2008-06-09 2013-01-24 가부시키가이샤 어드밴티스트 반도체 집적 회로 및 시험 장치
US8086978B2 (en) 2008-06-20 2011-12-27 Cadence Design Systems, Inc. Method and system for performing statistical leakage characterization, analysis, and modeling
US7701246B1 (en) 2008-07-17 2010-04-20 Actel Corporation Programmable delay line compensated for process, voltage, and temperature
US20100153896A1 (en) 2008-12-12 2010-06-17 Lsi Corporation Real-time critical path margin violation detector, a method of monitoring a path and an ic incorporating the detector or method
US8138840B2 (en) 2009-01-23 2012-03-20 International Business Machines Corporation Optimal dithering of a digitally controlled oscillator with clock dithering for gain and bandwidth control
EP2382711A4 (en) 2009-01-27 2013-10-09 Agere Systems Inc CRITICAL PATH CIRCUIT FOR PERFORMANCE MONITORING
US8365115B2 (en) 2009-03-06 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for performance modeling of integrated circuits
US8547131B2 (en) 2009-04-03 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for observing threshold voltage variations
US8417754B2 (en) 2009-05-11 2013-04-09 Empire Technology Development, Llc Identification of integrated circuits
US8825158B2 (en) 2009-08-25 2014-09-02 Lamda Nu, Llc Method and apparatus for detection of lead conductor anomalies using dynamic electrical parameters
US8271931B2 (en) 2009-10-20 2012-09-18 Synopsys, Inc. Integrated circuit optimization modeling technology
US8154353B2 (en) 2009-11-03 2012-04-10 Arm Limited Operating parameter monitor for an integrated circuit
US8228106B2 (en) 2010-01-29 2012-07-24 Intel Mobile Communications GmbH On-chip self calibrating delay monitoring circuitry
JP5418408B2 (ja) 2010-05-31 2014-02-19 富士通株式会社 シミュレーションパラメータ校正方法、装置及びプログラム
JP2012007978A (ja) 2010-06-24 2012-01-12 On Semiconductor Trading Ltd 半導体集積回路
EP2413150A1 (en) 2010-07-30 2012-02-01 Imec On-chip testing using time-to-digital conversion
US8384430B2 (en) 2010-08-16 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. RC delay detectors with high sensitivity for through substrate vias
US8418103B2 (en) 2010-09-23 2013-04-09 Synopsys, Inc. Nonlinear approach to scaling circuit behaviors for electronic design automation
US8664968B2 (en) 2010-09-24 2014-03-04 Texas Instruments Incorporated On-die parametric test modules for in-line monitoring of context dependent effects
US8633722B1 (en) 2010-09-29 2014-01-21 Xilinx, Inc. Method and circuit for testing accuracy of delay circuitry
US8422303B2 (en) 2010-12-22 2013-04-16 HGST Netherlands B.V. Early degradation detection in flash memory using test cells
US20120187991A1 (en) 2011-01-25 2012-07-26 Advanced Micro Devices, Inc. Clock stretcher for voltage droop mitigation
US9618569B2 (en) 2011-02-23 2017-04-11 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for testing IC
US8471567B2 (en) 2011-02-25 2013-06-25 Raytheon Company Circuit for detection of failed solder-joints on array packages
US8847777B2 (en) 2011-03-25 2014-09-30 Apple Inc. Voltage supply droop detector
WO2013027739A1 (ja) 2011-08-24 2013-02-28 日本電気株式会社 劣化診断回路および劣化診断方法
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
CN103310028B (zh) 2012-03-07 2017-08-15 飞思卡尔半导体公司 考虑器件老化的设计集成电路的方法
KR101996292B1 (ko) 2012-03-30 2019-07-05 에스케이하이닉스 주식회사 클럭 생성 회로
KR102048398B1 (ko) 2012-05-04 2019-11-26 온세미컨덕터코리아 주식회사 스위치 제어기, 스위치 제어 방법 및 스위치 제어기를 포함하는 전력 공급 장치
US8896978B2 (en) 2012-06-15 2014-11-25 Texas Instruments Incorporated Integrated circuit with automatic deactivation upon exceeding a specific ion linear energy transfer (LET) value
US9714966B2 (en) 2012-10-05 2017-07-25 Texas Instruments Incorporated Circuit aging sensor
US9329229B2 (en) 2012-11-15 2016-05-03 Freescale Semiconductors, Inc. Integrated circuit with degradation monitoring
US9110134B2 (en) 2012-12-27 2015-08-18 Intel Corporation Input/output delay testing for devices utilizing on-chip delay generation
US9494649B2 (en) 2012-12-31 2016-11-15 Advanced Micro Devices, Inc. Adaptive digital delay line for characterization of clock uncertainties
US10020931B2 (en) 2013-03-07 2018-07-10 Intel Corporation Apparatus for dynamically adapting a clock generator with respect to changes in power supply
US9267988B2 (en) 2013-03-14 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip eye diagram capture
US9500705B2 (en) 2013-08-28 2016-11-22 Wisconsin Alumni Research Foundation Integrated circuit providing fault prediction
US9222971B2 (en) 2013-10-30 2015-12-29 Freescale Semiconductor, Inc. Functional path failure monitor
US9411668B2 (en) 2014-01-14 2016-08-09 Nvidia Corporation Approach to predictive verification of write integrity in a memory driver
KR20150096197A (ko) 2014-02-14 2015-08-24 삼성전자주식회사 반도체 집적회로의 누설전류 측정 회로
JP6526695B6 (ja) * 2014-03-10 2019-06-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多重荷電粒子ビームリソグラフィのためのピクセルブレンディング
US10290092B2 (en) * 2014-05-15 2019-05-14 Applied Materials Israel, Ltd System, a method and a computer program product for fitting based defect detection
JP2016005085A (ja) 2014-06-16 2016-01-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびそれを用いる電子装置の製造方法
KR102232922B1 (ko) 2014-08-11 2021-03-29 삼성전자주식회사 쓰기 보조 회로를 포함하는 스태틱 랜덤 액세스 메모리 장치
JP2016057820A (ja) 2014-09-09 2016-04-21 株式会社東芝 半導体装置及び半導体装置のテスト方法
TWI565211B (zh) 2014-09-12 2017-01-01 Alpha And Omega Semiconductor (Cayman) Ltd Constant on-time switching converter means
JP6481307B2 (ja) 2014-09-24 2019-03-13 株式会社ソシオネクスト アナログデジタル変換器、半導体集積回路、及びアナログデジタル変換方法
TWI524079B (zh) 2014-10-15 2016-03-01 旺宏電子股份有限公司 晶片對資料庫的接觸窗檢測方法
US10067000B2 (en) 2014-12-01 2018-09-04 Mediatek Inc. Inverter and ring oscillator with high temperature sensitivity
US10026712B2 (en) 2014-12-02 2018-07-17 Texas Instruments Incorporated ESD protection circuit with stacked ESD cells having parallel active shunt
KR102280526B1 (ko) 2014-12-08 2021-07-21 삼성전자주식회사 저전력 작은-면적 고속 마스터-슬레이브 플립-플롭 회로와, 이를 포함하는 장치들
US9760672B1 (en) 2014-12-22 2017-09-12 Qualcomm Incorporated Circuitry and method for critical path timing speculation to enable process variation compensation via voltage scaling
US20160203036A1 (en) * 2015-01-09 2016-07-14 Ecorithm, Inc. Machine learning-based fault detection system
US9424952B1 (en) 2015-02-07 2016-08-23 The Trustees Of Columbia University In The City Of New York Circuits, methods, and media for detecting and countering aging degradation in memory cells
US9564883B1 (en) 2015-04-13 2017-02-07 Qualcomm Incorporated Circuitry and method for timing speculation via toggling functional critical paths
US9564884B1 (en) 2015-04-13 2017-02-07 Qualcomm Incorporated Circuitry and method for measuring negative bias temperature instability (NBTI) and hot carrier injection (HCI) aging effects using edge sensitive sampling
US9536038B1 (en) 2015-04-13 2017-01-03 Qualcomm Incorporated Method and algorithm for functional critical paths selection and critical path sensors and controller insertion
US9490787B1 (en) 2015-06-11 2016-11-08 Infineon Technologies Ag System and method for integrated circuit clock distribution
US9991879B2 (en) 2015-11-23 2018-06-05 Mediatek Inc. Apparatus for detecting variation in transistor threshold voltage
US9997551B2 (en) 2015-12-20 2018-06-12 Apple Inc. Spad array with pixel-level bias control
US10527503B2 (en) 2016-01-08 2020-01-07 Apple Inc. Reference circuit for metrology system
US10161967B2 (en) 2016-01-09 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. On-chip oscilloscope
US9843439B2 (en) 2016-01-27 2017-12-12 Ciena Corporation System and method for managing holdover
US10296076B2 (en) 2016-05-16 2019-05-21 Qualcomm Incorporated Supply voltage droop management circuits for reducing or avoiding supply voltage droops
US10635159B2 (en) 2016-05-27 2020-04-28 Qualcomm Incorporated Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption
JP6738682B2 (ja) 2016-08-01 2020-08-12 日本ルメンタム株式会社 光送受信器、光送信集積回路及び光受信集積回路
US10382014B2 (en) 2016-12-23 2019-08-13 Ati Technologies Ulc Adaptive oscillator for clock generation
US9791834B1 (en) 2016-12-28 2017-10-17 Intel Corporation Fast digital to time converter linearity calibration to improve clock jitter performance
EP3575892B1 (en) 2017-01-27 2022-05-11 Mitsubishi Power, Ltd. Model parameter value estimation device and estimation method, program, recording medium with program recorded thereto, and model parameter value estimation system
US10380879B2 (en) 2017-06-14 2019-08-13 Allegro Microsystems, Llc Sensor integrated circuits and methods for safety critical applications
JP6916441B2 (ja) 2017-10-19 2021-08-11 株式会社ソシオネクスト 半導体集積回路及び呼吸運動検査装置
CN116256624A (zh) 2017-11-15 2023-06-13 普罗泰克斯公司 集成电路裕度测量和故障预测设备
WO2019102467A1 (en) 2017-11-23 2019-05-31 Proteantecs Ltd. Integrated circuit pad failure detection
WO2019135247A1 (en) 2018-01-08 2019-07-11 Proteantecs Ltd. Integrated circuit workload, temperature and/or sub-threshold leakage sensor
US10530347B2 (en) 2018-03-23 2020-01-07 Sandisk Technologies Llc Receiver-side setup and hold time calibration for source synchronous systems
US10840322B2 (en) 2018-03-29 2020-11-17 Texas Instruments Incorporated Thin film resistor and top plate of capacitor sharing a layer
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
CN108534866A (zh) 2018-06-06 2018-09-14 珠海市洁源电器有限公司 一种可隔空监测液位的高灵敏度高精度电子液位感应器
US11132485B2 (en) 2018-06-19 2021-09-28 Proteantecs Ltd. Efficient integrated circuit simulation and testing
US10587250B2 (en) 2018-07-18 2020-03-10 Qualcomm Incorporated Current-starving in tunable-length delay (TLD) circuits employable in adaptive clock distribution (ACD) systems for compensating supply voltage droops in integrated circuits (ICs)
US10490547B1 (en) 2018-08-03 2019-11-26 Texas Instruments Incorporated IC with larger and smaller width contacts
US10509104B1 (en) 2018-08-13 2019-12-17 Analog Devices Global Unlimited Company Apparatus and methods for synchronization of radar chips
US20200203333A1 (en) 2018-12-21 2020-06-25 Texas Instruments Incorporated Vertical bipolar transistor for esd protection and method for fabricating
EP3903113A4 (en) 2018-12-30 2022-06-08 Proteantecs Ltd. IC I/O IC INTEGRITY AND DEGRADATION MONITORING
WO2020230130A1 (en) 2019-05-13 2020-11-19 Proteantecs Ltd. Determination of unknown bias and device parameters of integrated circuits by measurement and simulation
WO2021019539A1 (en) 2019-07-29 2021-02-04 Proteantecs Ltd. On-die thermal sensing network for integrated circuits
US11409323B2 (en) 2019-12-20 2022-08-09 Arm Limited Delay monitoring scheme for critical path timing margin
WO2021214562A1 (en) 2020-04-20 2021-10-28 Proteantecs Ltd. Die-to-die connectivity monitoring
US11081193B1 (en) 2020-06-16 2021-08-03 Sandisk Technologies Llc Inverter based delay chain for calibrating data signal to a clock
JP2023532942A (ja) 2020-07-06 2023-08-01 プロティーンテックス リミテッド 構造試験のための集積回路マージン測定
US20230098071A1 (en) 2021-09-17 2023-03-30 Synopsys, Inc. Functional safety mechanisms for input/output (io) cells

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8001512B1 (en) * 2007-06-26 2011-08-16 Cadence Design Systems, Inc. Method and system for implementing context simulation
CN103052875A (zh) * 2010-05-03 2013-04-17 奥罗拉控制技术有限公司 测量半导体层掺杂剂含量的非接触系统
US20140365156A1 (en) * 2013-06-11 2014-12-11 Mohamed A. Abdelmoneum Self-calibrated thermal sensors of an integrated circuit die
CN105210188A (zh) * 2013-06-11 2015-12-30 英特尔公司 集成电路管芯的自校准热传感器
CN103856952A (zh) * 2014-02-27 2014-06-11 上海大学 一种工业无线传感器网络Pareto多目标部署优化方法
US20170364818A1 (en) * 2016-06-17 2017-12-21 Business Objects Software Ltd. Automatic condition monitoring and anomaly detection for predictive maintenance
CN106959400A (zh) * 2017-02-28 2017-07-18 中国南方电网有限责任公司 一种基于异常点监测和大数据分析的二次设备隐患故障诊断方法
CN107451004A (zh) * 2017-07-01 2017-12-08 南京理工大学 一种基于定性趋势分析的道岔故障诊断方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113641882A (zh) * 2021-07-06 2021-11-12 深圳天狼芯半导体有限公司 确定工艺角晶片的方法、装置、电子设备及可读存储介质
CN116581043A (zh) * 2023-04-20 2023-08-11 深圳市晶存科技有限公司 芯片分类方法、装置、电子设备及计算机可读存储介质
CN116581043B (zh) * 2023-04-20 2023-12-12 深圳市晶存科技有限公司 芯片分类方法、装置、电子设备及计算机可读存储介质

Also Published As

Publication number Publication date
EP3781958A1 (en) 2021-02-24
TW201945923A (zh) 2019-12-01
IL277989B1 (en) 2024-04-01
KR20200143699A (ko) 2020-12-24
IL277989A (en) 2020-11-30
US11762013B2 (en) 2023-09-19
TWI828676B (zh) 2024-01-11
US20240003968A1 (en) 2024-01-04
WO2019202595A1 (en) 2019-10-24
JP2021521646A (ja) 2021-08-26
EP3781958A4 (en) 2022-01-05
US20210173007A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US20240003968A1 (en) Integrated circuit profiling and anomaly detection
US20220012395A1 (en) Efficient integrated circuit simulation and testing
US5822218A (en) Systems, methods and computer program products for prediction of defect-related failures in integrated circuits
US20040002844A1 (en) System and method for statistical modeling and statistical timing analysis of integrated circuits
US7904279B2 (en) Methods and apparatus for data analysis
US20080262769A1 (en) Using multivariate health metrics to determine market segment and testing requirements
US20070219741A1 (en) Methods and apparatus for hybrid outlier detection
US8041518B2 (en) Determining die test protocols based on process health
US10474774B2 (en) Power and performance sorting of microprocessors from first interconnect layer to wafer final test
Yilmaz et al. Adaptive multidimensional outlier analysis for analog and mixed signal circuits
Liu et al. Fine-grained adaptive testing based on quality prediction
Biswas et al. Reducing test execution cost of integrated, heterogeneous systems using continuous test data
Yilmaz et al. Per-device adaptive test for analog/RF circuits using entropy-based process monitoring
Dong et al. Wafer yield prediction using derived spatial variables
Yelten et al. Scalable and efficient analog parametric fault identification
Huang et al. Towards smarter diagnosis: A learning-based diagnostic outcome previewer
US7788065B2 (en) Method and apparatus for correlating test equipment health and test results
US8190391B2 (en) Determining die performance by incorporating neighboring die performance metrics
Xama et al. Machine learning-based defect coverage boosting of analog circuits under measurement variations
TWI647770B (zh) 晶圓的良率判斷方法以及晶圓合格測試的多變量偵測方法
Krishnan et al. A robust metric for screening outliers from analogue product manufacturing tests responses
US20220122864A1 (en) Smart skip testing method for semiconductor manufacturing
Gomez et al. DDtM: Increasing latent defect detection in analog/mixed-signal ICs using the difference in distance to mean value
US20230018313A1 (en) Method for determining the level of unusualness of individuals, in particular in order to statistically detect unusual individuals in a multivariate context
Bounceur et al. Estimation of Analog/RF Parametric Test Metrics Based on a Multivariate Extreme Value Model

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination