DE07792273T1 - Ausfallvorhersageschaltung und verfahren und integrierte halbleiterschaltung - Google Patents

Ausfallvorhersageschaltung und verfahren und integrierte halbleiterschaltung Download PDF

Info

Publication number
DE07792273T1
DE07792273T1 DE07792273T DE07792273T DE07792273T1 DE 07792273 T1 DE07792273 T1 DE 07792273T1 DE 07792273 T DE07792273 T DE 07792273T DE 07792273 T DE07792273 T DE 07792273T DE 07792273 T1 DE07792273 T1 DE 07792273T1
Authority
DE
Germany
Prior art keywords
circuit
circuits
pipeline register
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE07792273T
Other languages
English (en)
Inventor
Masayuki Mizuno
Toru Nakura
Koichi Nose
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE07792273T1 publication Critical patent/DE07792273T1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Fehlervorhersageschaltung, umfassend:
eine Verzögerungsschaltung, die einen an einer Datenleitung angeschlossenen Eingang aufweist, wobei die Verzögerungsschaltung ein Eingabesignal um eine vorbestimmte Verzögerungszeit verzögert, um das verzögerte Signal auszugeben;
eine erste und eine zweite Speicherschaltung, die Dateneingabeanschlüsse aufweisen, die jeweils an den Eingang und den Ausgang der Verzögerungsschaltung angeschlossen sind; und
eine Bestimmungsschaltung, die Ausgaben der ersten und der zweiten Speicherschaltung vergleicht, um zu bestimmen, ob die Ausgaben der ersten und der zweiten Speicherschaltung übereinstimmen oder nicht;
wobei die erste und die zweite Speicherschaltung jeweilige Takteingabeanschlüsse aufweisen, die gemeinsam an einer Taktleitung angeschlossen sind, und Logik-Pegel der jeweiligen Dateneingabeanschlüsse zu einem Zeitpunkt speichern, bei dem die Taktleitung von einem ersten Logik-Pegel zu einem zweiten Logik-Pegel übergeht, und die gespeicherten Logik-Pegel ausgeben.

Claims (26)

  1. Fehlervorhersageschaltung, umfassend: eine Verzögerungsschaltung, die einen an einer Datenleitung angeschlossenen Eingang aufweist, wobei die Verzögerungsschaltung ein Eingabesignal um eine vorbestimmte Verzögerungszeit verzögert, um das verzögerte Signal auszugeben; eine erste und eine zweite Speicherschaltung, die Dateneingabeanschlüsse aufweisen, die jeweils an den Eingang und den Ausgang der Verzögerungsschaltung angeschlossen sind; und eine Bestimmungsschaltung, die Ausgaben der ersten und der zweiten Speicherschaltung vergleicht, um zu bestimmen, ob die Ausgaben der ersten und der zweiten Speicherschaltung übereinstimmen oder nicht; wobei die erste und die zweite Speicherschaltung jeweilige Takteingabeanschlüsse aufweisen, die gemeinsam an einer Taktleitung angeschlossen sind, und Logik-Pegel der jeweiligen Dateneingabeanschlüsse zu einem Zeitpunkt speichern, bei dem die Taktleitung von einem ersten Logik-Pegel zu einem zweiten Logik-Pegel übergeht, und die gespeicherten Logik-Pegel ausgeben.
  2. Fehlervorhersageschaltung, umfassend: eine Verzögerungsschaltung, die einen an eine Taktleitung angeschlossenen Eingang aufweist, wobei die Verzögerungsschaltung ein Eingabesignal um eine vorbestimmte Verzögerungszeit verzögert, um das verzögerte Signal auszugeben; eine erste und eine zweite Speicherschaltung, die Dateneingabeanschlüsse aufweisen, die gemeinsam an einer Datenleitung angeschlossen sind, und die Takteingabeanschlüsse aufweisen, die jeweils an den Eingang und den Ausgang der Verzögerungsschaltung angeschlossen sind; und eine Bestimmungsschaltung, die Ausgaben der ersten und der zweiten Speicherschaltung vergleicht, um zu bestimmen, ob die Ausgaben der ersten und der zweiten Speicherschaltung übereinstimmen oder nicht; wobei die erste und die zweite Speicherschaltung Logik-Pegel der Dateneingabeanschlüsse zu Zeitpunkten speichern, bei denen die jeweiligen Takteingabeanschlüsse davon von einem ersten Logik-Pegel zu einem zweiten Logik-Pegel übergehen, um die gespeicherten Logik-Pegel auszugeben.
  3. Fehlervorhersageschaltung, umfassend: eine erste und eine zweite Speicherschaltung, die Dateneingabeanschlüsse aufweisen, die gemeinsam an einer Datenleitung angeschlossen sind, und die Takteingabeanschlüsse aufweisen, die gemeinsam an einer Taktleitung angeschlossen sind, wobei die erste und die zweite Speicherschaltung jeweils Logik-Pegel der Dateneingabeanschlüsse zu einem Zeitpunkt speichern, bei dem die Takteingabeanschlüsse davon von einem ersten Logik-Pegel zu einem zweiten Logik-Pegel übergehen, um jeweils die gespeicherten Logik-Pegel auszugeben; und eine Bestimmungsschaltung, die die Ausgaben der ersten und der zweiten Speicherschaltung vergleicht, um zu bestimmen, ob die Ausgaben der ersten und der zweiten Speicherschaltung übereinstimmen oder nicht; und wobei ein Logik-Schwellwert, durch welchen die erste Speicherschaltung einen Logik-Pegel der Datenleitung bestimmt, und ein Logik-Schwellwert, durch welchen die zweite Speicherschaltung einen Logik-Pegel der Datenleitung bestimmt, auf Werte eingestellt sind, die unterschiedlich zueinander sind.
  4. Fehlervorhersageschaltung nach einem der Ansprüche 1 bis 3, umfassend: eine Schaltung, die ein Ergebnis des Vergleichs durch die Bestimmungsschaltung speichert und die ein Ergebnis der Bestimmung durch die Bestimmungsschaltung hält, wenn die Ausgaben der ersten Speicherschaltung und der zweiten Speicherschaltung nicht die gleichen sind.
  5. Fehlervorhersageschaltung nach einem der Ansprüche 1 bis 4, wobei ein Ausgang der Bestimmungsschaltung an eine Fehlerausgabeleitung angeschlossen ist, die ein Vergleichsergebnis der Ausgaben der ersten Speicherschaltung und der zweiten Speicherschaltung ausgibt.
  6. Fehlervorhersageschaltung nach Anspruch 2, wobei die Takteingabeanschlüsse der ersten und der zweiten Speicherschaltung jeweils an einen Ausgang einer ersten Taktverteilungsschaltung, die einen Eingang aufweist, der an den Eingang der Verzögerungsschaltung angeschlossen ist, und an einen Ausgang einer zweiten Taktverteilungsschaltung angeschlossen sind, die einen Eingang aufweist, der an den Ausgang der Verzögerungsschaltung angeschlossen ist.
  7. Pipelineregisterschaltung, umfassend: eine erste und eine zweite Speicherschaltung, wobei jede Speicherschaltung ein Eingabedatensignal als Antwort auf ein Eingabetaktsignal abtastet, um das abgetastete Datensignal auszugeben; und eine Bestimmungsschaltung, die bestimmt, ob die Ausgaben der ersten und der zweiten Speicherschaltung übereinstimmen oder nicht; wobei zumindest eine der Eingabezeiteinteilungen des Datensignals, Eingabezeiteinteilungen des Taktsignals und Eingabe-Logik-Schwellwerte des Datensignals zwischen der ersten und der zweiten Speicherschaltung bei der Datenabtastung unterschiedlich zueinander eingestellt sind; wobei die Ausgabe einer vorbestimmten der ersten und der zweiten Speicherschaltung eingestellt ist, Ausgabedaten zu registrieren.
  8. Pipelineregisterschaltung nach Anspruch 7, wobei die Pipelineregisterschaltung eine Pipelineregisterschaltung bildet, bei der in einem Taktzyklus ein Betrieb von jeder Betriebsschaltung, die vor oder nach den Pipelineregisterschaltungen angeordnet sind, abgeschlossen ist und bei der ein Betriebsergebnis der Betriebsschaltung einer vorhergehenden Stufe an die Betriebsschaltung einer nachfolgenden Stufe durch die Pipelineregisterschaltung zugeführt wird, und wobei der Betrieb und die Zuführung des Betriebsergebnisses, die in einem Taktzyklus durchgeführt werden, für jeden Taktzyklus wiederholt werden; wobei die Zeiteinteilungen, bei welchen die Pipelineregisterschaltung das Datensignal, welches das Betriebsergebnis angibt, von der Betriebsschaltung der vorhergehenden Stufe erhält, die vor einer Zeiteinteilung eingestellt ist, bei welcher die Pipelineregisterschaltung das Datensignal an die Betriebsschaltung der nachfolgenden Stufe dazu ausgibt, zu bestimmen, ob das Betriebsergebnis von der Betriebsschaltung der vorhergehenden Stufe richtig ist oder nicht, um eine Vorhersage eines Fehlers in der Betriebsschaltung der vorhergehenden Stufe zu ermöglichen.
  9. Pipelineregisterschaltung, umfassend: die Fehlervorhersageschaltung nach einem der Ansprüche 1 bis 6; wobei die Datenleitung der Fehlervorhersageschaltung zur Pipelineregisterschaltung zugeführt ist und wobei der Ausgang der ersten Speicherschaltung in der Fehlervorhersageschaltung auf einen Ausgang der Pipelineregisterschaltung eingestellt ist.
  10. Integrierte Halbleiterschaltung, umfassend: eine Mehrzahl von Pipelineregisterschaltungen, wobei jede Pipelineregisterschaltung einen Logik-Pegel einer Eingabeleitung an eine Ausgabeleitung in Reaktion auf eine Änderung eines Logik-Pegels auf einer Taktleitung ausgibt; eine erste und eine zweite Betriebsschaltung, die äquivalente logische oder arithmetische Operationen durchführen; eine Auswahlschaltung, die einen der Ausgänge der ersten und der zweiten Betriebsschaltung auswählt, um den ausgewählten Ausgang an einen Eingang des Pipelineregisters einer nachfolgenden Stufe anzuschließen; wobei die Pipelineregisterschaltung die Pipelineregisterschaltung nach einem der Ansprüche 7 bis 9 umfasst, wobei Eingänge der ersten und der zweiten Betriebsschaltung an einen Ausgang einer entsprechenden der Pipelineregisterschaltungen angeschlossen sind; wobei Schalten der Auswahlschaltung unter Verwendung eines Ergebnisses der Bestimmungsschaltung als ein Schaltsteuersignal durchgeführt wird.
  11. Integrierte Halbleiterschaltung, umfassend: eine Mehrzahl von Pipelineregisterschaltungen, wobei jede der Pipelineregisterschaltungen einen Logik-Pegel einer Eingabeleitung an eine Ausgabeleitung in Reaktion auf eine Änderung eines Logik-Pegels auf einer Taktleitung ausgibt, wobei jede der Pipelineregisterschaltungen die Pipelineregisterschaltung nach einem der Ansprüche 7 bis 9 umfasst, eine erste und eine zweite Betriebsschaltung, die äquivalente logische oder arithmetische Operationen durchführen; eine Schalterschaltung, die Schalten des Anschlusses des Ausgangs der Pipelineregisterschaltung an einen Eingang entweder der ersten Betriebsschaltung oder der zweiten Betriebsschaltung durchführt; und eine Auswahlschaltung, die einen der Ausgänge der ersten und der zweiten Betriebsschaltung auswählt, um den ausgewählten Ausgang an einen Eingang des Pipelineregisters einer nachfolgenden Stufe anzuschließen; wobei Schalten der Schalterschaltung und Schalten der Auswahlschaltung unter Verwendung eines Bestimmungsergebnisses der Bestimmungsschaltung als ein Schaltsteuersignal durchgeführt wird.
  12. Integrierte Halbleiterschaltung nach Anspruch 11, umfassend: Schaltungen, welche die Schaltsteuersignale erzeugen, die Schalten der Schalterschaltung bzw. Schalten der Auswahlschaltung steuern, wobei eine Zeiteinteilung, bei welcher das Schalten der Auswahlschaltung durchgeführt wird, eingestellt ist, nach einer Zeiteinteilung zu sein, bei welcher das Schalten der Schalterschaltung durchgeführt wird, und gesteuert ist, von der Zeiteinteilung des Schaltens der Schalterschaltung um einen Taktzyklus oder mehr verzögert zu sein.
  13. Integrierte Halbleiterschaltung, umfassend: eine Mehrzahl von Pipelineregisterschaltungen, wobei jede der Pipelineregisterschaltungen einen Logik-Pegel einer Eingabeleitung an eine Ausgabeleitung in Reaktion auf eine Änderung eines Logik-Pegels auf einer Taktleitung ausgibt, wobei jede der Pipelineregisterschaltungen die Pipelineregisterschaltung nach einem der Ansprüche 7 bis 9 umfasst; und eine Speicherschaltung, wobei, wenn Nicht-Übereinstimmung durch die Bestimmungsschaltung erfasst wird und ein Fehler vorhergesagt wird, Information über die Nicht-Übereinstimmung an einer vorbestimmten Stelle in dem Chip durch einen Scanpfad gesammelt wird, der die Pipelineregister seriell verbindet, wobei die Speicherschaltung Information speichert, auf welcher Fehlervorhersageschaltung innerhalb eines Chips ein Fehler vorhergesagt wurde.
  14. Integrierte Halbleiterschaltung nach Anspruch 13, wobei es durch Zählen einer Anzahl von Scantakten möglich ist, zu identifizieren, auf welcher Fehlervorhersageschaltung in der Pipelineregisterschaltung ein Fehler vorhergesagt wurde.
  15. Integrierte Halbleiterschaltung nach Anspruch 13 oder 14, wobei die Information, auf welcher Fehlervorhersageschaltung innerhalb des Chips der Fehler vorhergesagt wurde, in einem nicht-flüchtigen Speicher gespeichert ist, der in dem Chip oder außerhalb des Chips vorgesehen ist.
  16. Integrierte Halbleiterschaltung, umfassend: die Fehlervorhersageschaltung nach einem der Ansprüche 1, 2, 4, 5 und 6; wobei ein Verzögerungswert der Verzögerungsschaltung nach Herstellung eines Chips eingestellt wird.
  17. Integrierte Halbleiterschaltung, umfassend: die Fehlervorhersageschaltung nach Anspruch 3; wobei die Logik-Schwellwerte der ersten und der zweiten Speicherschaltung nach Herstellung eines Chips eingestellt werden.
  18. Integrierte Halbleiterschaltung, umfassend: eine Mehrzahl von Pipelineregisterschaltungen nach einem der Ansprüche 7 bis 9, wobei jede der Pipelineregisterschaltungen eine Logikschaltung enthält, die Information bei Nicht-Übereinstimmung von Speicherergebnissen der ersten Speicherschaltung und der zweiten Speicherschaltung an eine nachfolgenden Stufe überträgt, wenn ein Vergleichsergebnis der Bestimmungsschaltung anzeigt, dass die Speicherergebnisse der ersten Speicherschaltung und der zweiten Speicherschaltung nicht übereinstimmen.
  19. Integrierte Halbleiterschaltung, umfassend: eine Mehrzahl von Pipelineregisterschaltungen nach einem der Ansprüche 7 bis 9, wobei die integrierte Halbleiterschaltung zu jeder der Mehrzahl von Pipelineregisterschaltungen entsprechend umfasst: eine Auswahleinrichtung, die einen Ausgang der Bestimmungsschaltung oder einen Ausgang einer vorhergehenden Stufe auswählt; und eine Halteschaltung, die eine Ausgabe der Auswahleinrichtung hält und die die gehaltene Ausgabe an eine nachfolgende Stufe ausgibt.
  20. Integrierte Halbleiterschaltung, umfassend: eine Mehrzahl von Pipelineregisterschaltungen nach einem der Ansprüche 7 bis 9; eine erste und eine zweite Betriebsschaltung, die äquivalente logische oder arithmetische Operationen durchführen; eine Auswahlschaltung, die einen der Ausgänge der ersten und der zweiten Betriebsschaltung auswählt, um den ausgewählten Ausgang an die nachfolgende Stufe anzuschließen; wobei die Eingänge der ersten und der zweiten Betriebsschaltung an einen Ausgang der Pipelineregisterschaltung durch eine Schalterschaltung angeschlossen sind, wobei Schalten der Schalterschaltung und Schalten der Auswahlschaltung unter Verwendung eines Bestimmungsergebnisses der Bestimmungsschaltung als ein Schaltsteuersignal durchgeführt wird.
  21. Fehlervorhersageverfahren, wobei eine erste und eine zweite Speicherschaltung als Register vorgesehen sind, wobei jedes der Register ein Datensignal empfängt, das von einer Betriebsschaltung ausgegeben wird, das Datensignal als Antwort auf ein Eingabetaktsignal abtastet, um das abgetastete Datensignal auszugeben; wobei das Verfahren umfasst: Einstellen von zumindest einer der Eingabezeiteinteilungen des Datensignals, Eingabezeiteinteilungen des Taktsignals und Eingabe-Logik-Schwellwerten des Datensignals, um zwischen der ersten und der zweiten Speicherschaltung bei der Datenabtastung unterschiedlich zueinander zu sein; Vergleichen der Ausgabe der ersten Speicherschaltung mit der Ausgabe der zweiten Speicherschaltung, wenn ein Logik-Pegel auf einer Taktleitung von einem ersten Logik-Pegel zu einem zweiten logischen Pegel übergeht; und Vorhersagen eines Typs von einem Fehler oder einer Fehlerstelle in der Betriebsschaltung basierend auf einem Vergleichsergebnis der Ausgaben der ersten Speicherschaltung und der zweiten Speicherschaltung.
  22. Integrierte Halbleiterschaltung nach einem der Ansprüche 10 bis 12 und 20, wobei die erste und die zweite Betriebsschaltung in funktionale Blöcke aufgeteilt sind; und wobei die integrierte Halbleiterschaltung umfasst: eine Fehlerbestimmungsschaltung, die Vorhandensein oder Nicht-Vorhandensein eines Fehlers basierend auf Ausgaben der ersten und der zweiten Betriebsschaltung bestimmt; und wobei gemäß einem Bestimmungsergebnis der Fehlerbestimmungsschaltung ein Ausgabeziel der Pipelineregisterschaltung auf einen entsprechenden Eingang der ersten oder der zweiten Betriebsschaltung geschaltet wird, und wobei eine Auswahl von einem der Ausgänge der ersten und der zweiten Betriebsschaltung dazu ausgewählt wird, zu einem Eingang einer entsprechenden der Pipelineregisterschaltungen einer nachfolgenden Stufe zugeführt zu werden.
  23. Integrierte Halbleiterschaltung, umfassend: eine Mehrzahl von Pipelineregisterschaltungen, wobei jede der Pipelineregisterschaltungen einen logischen Pegel einer Eingabeleitung an eine Ausgabeleitung in Reaktion auf eine Änderung in einem logischen Pegel einer Taktleitung ausgibt, wobei jede der Pipelineregisterschaltungen die Pipelineregisterschaltung nach einem der Ansprüche 7 bis 9 umfasst; eine erste und eine zweite Betriebsschaltung, die äquivalente logische oder arithmetische Operationen durchführen, wobei die erste und die zweite Betriebsschaltung in funktionale Blöcke aufgeteilt sind; Schalterschaltungen, wobei jede der Schalterschaltungen einen Anschluss des Ausgangs der Pipelineregisterschaltung an einen der Eingänge der ersten und der zweiten Betriebsschaltung schaltet; Auswahlschaltungen, wobei jede der Auswahlschaltungen einen der Ausgänge der ersten und der zweiten Betriebsschaltung dazu auswählt, den ausgewählten Ausgang an einen Eingang der Pipelineregisterschaltung einer nachfolgenden Stufe anzuschließen, wobei die Schalterschaltungen und die Auswahlschaltungen zu den Eingängen und den Ausgängen der ersten und der zweiten Betriebsschaltung entsprechend vorgesehen sind; und eine Fehlerbestimmungsschaltung, die Bestimmungsergebnisse von den Bestimmungsschaltungen einer Mehrzahl von Pipelineregisterschaltungen empfängt und Vorhandensein eines Fehlers in einer der Mehrzahl von Pipelineregisterschaltungen bestimmt; wobei gemäß einem Bestimmungsergebnis der Fehlerbestimmungsschaltung die Schalterschaltung Schalten eines Ausgabeziels der Pipelineregisterschaltung auf einen entsprechenden Eingang der ersten oder der zweiten Betriebsschaltung durchführt und die Auswahlschaltung den einen der Ausgänge der ersten und der zweiten Betriebsschaltung dazu auswählt, an einen Eingang einer entsprechenden der Pipelineregisterschaltungen einer nachfolgenden Stufe zugeführt zu werden.
  24. Integrierte Halbleiterschaltung nach einem der Ansprüche 10 bis 12, 20 und 22, wobei, wenn das Bestimmungsergebnis der Bestimmungsschaltung in einer der Pipelineregisterschaltungen einen Fehler anzeigt, das Bestimmungsergebnis an die Schalterschaltung übertragen wird, die Schalten des Anschlusses eines Ausgangs einer anderen der Pipelineregisterschaltungen an Eingänge entweder der ersten oder der zweiten Betriebsschaltung durchführt, und wobei die Schalterschaltung Schalten des Anschlusses des Ausgangs der anderen der Pipelineregisterschaltungen auf die Eingänge entweder der ersten oder der zweiten Betriebsschaltung durchführt, wobei gemäß dem Bestimmungsergebnis des Fehlers in der einen der Pipelineregisterschaltungen der Ausgang der anderen der Pipelineregisterschaltungen an einem Eingang der einen der Pipelineregisterschaltungen betrieben wird.
  25. Integrierte Halbleiterschaltung, umfassend: eine Mehrzahl von Duplex-Logikschaltungen, wobei jede der Duplex-Logikschaltungen eine erste und eine zweite Betriebsschaltung enthält, die äquivalente logische oder arithmetische Operationen durchführen; eine Mehrzahl von Fehlervorhersageregisterschaltungen, wobei jede der Fehlervorhersageregisterschaltungen umfasst: eine Auswahlschaltung, die einen der Ausgänge der ersten und der zweiten Betriebsschaltung der Duplex-Logikschaltung auswählt, um den ausgewählten Ausgang auszugeben; eine Pipelineregisterschaltung, welche die Ausgabe der Auswahlschaltung empfängt; und eine Schalterschaltung, die einen Anschluss eines Ausgangs der Pipelineregisterschaltung an Eingänge entweder der ersten oder der zweiten Betriebsschaltung in der Duplex-Logikschaltung schaltet, welche die Ausgabe der Pipelineregisterschaltung empfängt; wobei die Pipelineregisterschaltung die Pipelineregisterschaltung nach einem der Ansprüche 7 bis 9 umfasst; wobei als ein Signal, welches Schalten durchführt, ein Bestimmungsergebnis der Bestimmungsschaltung in der Pipelineregisterschaltung in einer der Fehlervorhersageregisterschaltungen direkt an die Schalterschaltung zugeführt wird, die an eine der Fehlervorhersageregisterschaltungen durch eine oder eine Mehrzahl der Duplex-Logikschaltungen, nicht durch irgendeine der Fehlervorhersageregisterschaltungen angeschlossen ist, oder an die Schalterschaltung durch eine Logikschaltung zugeführt wird, wobei die Logikschaltung ein Bestimmungsergebnis von der Bestimmungsschaltung der Pipelineregisterschaltung in einer anderen der Fehlervorhersageregisterschaltungen zusammen mit dem Bestimmungsergebnis der einen der Fehlervorhersageregisterschaltungen empfängt und das Signal ausgibt, welches Schalten durchführt, wenn eines der empfangenen Bestimmungsergebnisse einen Fehler anzeigt.
  26. Integrierte Halbleiterschaltung nach einem der Ansprüche 10 bis 12, 20 und 22, umfassend: eine Fehlerbestimmungsschaltung, die Vorhandensein oder Nicht-Vorhandensein eines Fehlers basierend auf Ausgaben einer Mehrzahl von funktionalen Blöcken bestimmt, wobei die funktionalen Blöcke durch Aufteilung von jeder der Betriebsschaltungen erhalten werden; wobei gemäß einem Bestimmungsergebnis der Fehlerbestimmungsschaltung Schalten einer Ausgabebestimmung der Pipelineregisterschaltung auf einen Eingang von einem der funktionalen Blöcke und Schalten eines Ausgangs von dem einen der funktionalen Blöcke auf einen Eingang des Pipelineregisters einer nachfolgenden Stufe durchgeführt wird, wobei, wenn ein Bestimmungsergebnis von einer der Pipelineregisterschaltungen einen Fehler anzeigt, Schalten einer Ausgabebestimmung von einer anderen der Pipelineregisterschaltungen auf eine der Betriebsschaltungen oder einen der funktionalen Blöcke durchgeführt wird, wobei die Ausgabebestimmung auf einem Eingang der einen der Pipelineregisterschaltungen betrieben wird; wobei die integrierte Halbleiterschaltung umfasst: einen ersten Bereich, wobei Schalten von jeweiligen Ausgängen auf die funktionalen Blöcke und Schalten der jeweiligen Eingänge von den funktionalen Blöcken gemäß dem Ergebnis der Fehlerbestimmungsschaltung durchgeführt wird; einen zweiten Bereich, wobei Schalten der jeweiligen Ausgänge auf die erste und die zweite Betriebsschaltung gemäß dem Ergebnis der Bestimmungsschaltung durchgeführt wird.
DE07792273T 2006-08-24 2007-08-09 Ausfallvorhersageschaltung und verfahren und integrierte halbleiterschaltung Pending DE07792273T1 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006227942 2006-08-24
JP2006227942 2006-08-24
JP2007012876 2007-01-23
JP2007012876 2007-01-23
PCT/JP2007/065623 WO2008023577A1 (fr) 2006-08-24 2007-08-09 Circuit et procédé de prévision de panne et circuit intégré à semi-conducteurs

Publications (1)

Publication Number Publication Date
DE07792273T1 true DE07792273T1 (de) 2010-01-07

Family

ID=39106663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE07792273T Pending DE07792273T1 (de) 2006-08-24 2007-08-09 Ausfallvorhersageschaltung und verfahren und integrierte halbleiterschaltung

Country Status (5)

Country Link
US (1) US7908538B2 (de)
EP (1) EP2060924B1 (de)
JP (1) JP5083214B2 (de)
DE (1) DE07792273T1 (de)
WO (1) WO2008023577A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2453759B8 (en) * 2007-10-17 2011-12-21 Advanced Risc Mach Ltd Integrated circuit using speculative execution
US8914672B2 (en) * 2009-12-28 2014-12-16 Intel Corporation General purpose hardware to replace faulty core components that may also provide additional processor functionality
US8555124B2 (en) * 2010-06-07 2013-10-08 Arm Limited Apparatus and method for detecting an approaching error condition
US9007923B2 (en) * 2011-10-31 2015-04-14 Itron, Inc. Quick advertisement of a failure of a network cellular router
FR2988879B1 (fr) * 2012-04-03 2015-02-13 Thales Sa Procede de gestion de la degradation partielle de composants electroniques et architecture et processeur mettant en oeuvre le procede
US11131706B2 (en) 2015-12-08 2021-09-28 International Business Machines Corporation Degradation monitoring of semiconductor chips
EP4328596A3 (de) * 2017-11-15 2024-05-22 Proteantecs Ltd. Integrierte schaltungsmargenmessung und fehlervorhersagevorrichtung
WO2019102467A1 (en) 2017-11-23 2019-05-31 Proteantecs Ltd. Integrated circuit pad failure detection
EP3737953A4 (de) 2018-01-08 2021-10-13 Proteantecs Ltd. Integrierter arbeitslast-, temperatur- und/oder unterschwellenwertlecksensor für integrierte schaltung
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
TWI796494B (zh) 2018-06-19 2023-03-21 以色列商普騰泰克斯有限公司 高效積體電路模擬及測試
US11022649B2 (en) * 2018-11-30 2021-06-01 Arm Limited Stabilised failure estimate in circuits
US10747601B2 (en) * 2018-11-30 2020-08-18 Arm Limited Failure estimation in circuits
WO2020141516A1 (en) 2018-12-30 2020-07-09 Proteantecs Ltd. Integrated circuit i/o integrity and degradation monitoring
JP2020145356A (ja) 2019-03-07 2020-09-10 株式会社東芝 集積回路装置
WO2021111444A1 (en) 2019-12-04 2021-06-10 Proteantecs Ltd. Memory device degradation monitoring
CN113447799B (zh) * 2020-03-27 2022-06-14 阿里巴巴集团控股有限公司 集成电路、信息收集方法、设备
CN115461632A (zh) 2020-04-20 2022-12-09 普腾泰克斯有限公司 晶粒对晶粒的连接性监视
US11635465B2 (en) * 2020-10-29 2023-04-25 Stmicroelectronics International N.V. Device and method for monitoring data and timing signals in integrated circuits
US20230008476A1 (en) * 2021-07-06 2023-01-12 UPBEAT TECHNOLOGY Co., Ltd Error detection and correction method and circuit
CA3165378A1 (en) * 2021-10-09 2023-04-09 Nan Li Pipeline clock driving circuit, computing chip, hashboard and computing device
US11815551B1 (en) 2022-06-07 2023-11-14 Proteantecs Ltd. Die-to-die connectivity monitoring using a clocked receiver
US12013800B1 (en) 2023-02-08 2024-06-18 Proteantecs Ltd. Die-to-die and chip-to-chip connectivity monitoring
US12123908B1 (en) 2023-09-12 2024-10-22 Proteantecs Ltd. Loopback testing of integrated circuits

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969132A (en) * 1987-05-21 1990-11-06 Hughes Aircarft Company Delay quantization technique to reduce steering errors in digital beamformers
US5345426A (en) * 1993-05-12 1994-09-06 Hewlett-Packard Company Delay interpolator for digital phased array ultrasound beamformers
US5534796A (en) * 1995-04-21 1996-07-09 Intergraph Corporation Self-clocking pipeline register
JPH09166650A (ja) 1995-12-18 1997-06-24 Hitachi Ltd 信号間スキュー診断方法および半導体集積回路
US6108794A (en) * 1998-02-24 2000-08-22 Agilent Technologies Signal comparison system and method for improving data analysis by determining transitions of a data signal with respect to a clock signal
US7065665B2 (en) * 2002-10-02 2006-06-20 International Business Machines Corporation Interlocked synchronous pipeline clock gating
KR100981999B1 (ko) 2003-03-20 2010-09-13 유니버시티 오브 미시간 집적회로의 처리단 내에서의 시스템적이고 랜덤한 오류의검출 및 회복
JP2005214732A (ja) 2004-01-28 2005-08-11 Sony Corp クリティカル・パス評価方法及び遅延状態計測回路、並びにｌｓｉ製造方法
JP4477388B2 (ja) 2004-03-24 2010-06-09 Ｎｅｃエレクトロニクス株式会社 集積回路装置及びその評価方法
US7437696B2 (en) * 2004-09-30 2008-10-14 Infineon Technologies Ag Method and device for determining the time response of a digital circuit
EP1847843B1 (de) 2006-04-21 2009-06-10 Agilent Technologies, Inc. Digitale Datenabtastung unter Anwendung mehrerer zeitverschobener Auslösersignale
EP1847844A1 (de) 2006-04-21 2007-10-24 Agilent Technologies, Inc. Digitale Datensignalanalyse mittels Evaluierung abgetasteter Werte in Zusammenhang mit Signalbitwerten

Also Published As

Publication number Publication date
US7908538B2 (en) 2011-03-15
EP2060924B1 (de) 2013-10-23
JP5083214B2 (ja) 2012-11-28
JPWO2008023577A1 (ja) 2010-01-07
US20100251046A1 (en) 2010-09-30
WO2008023577A1 (fr) 2008-02-28
EP2060924A4 (de) 2011-06-08
EP2060924A1 (de) 2009-05-20

Similar Documents

Publication Publication Date Title
DE07792273T1 (de) Ausfallvorhersageschaltung und verfahren und integrierte halbleiterschaltung
DE3587277T2 (de) System fuer die umgehungssteuerung beim pipelinebetrieb eines computers.
DE2556822C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE582660T1 (de) Struktur und verfahren zum multiplexer von anschlüssen bei der programmierung innerhalb eines systems.
DE102006059156A1 (de) Speichern von Mehrkern-Chiptestdaten
DE60025789T2 (de) Logische eingebaute Selbstprüfung (LBIST) Steuerschaltungen, Systeme und Verfahren mit automatischer Bestimmung der maximalen Abtastkettenlänge
DE102006059158A1 (de) Test von Mehrkern-Chips
WO1994008399A1 (en) Arrangement for parallel programming of in-system programmable ic logic devices
CN1104678C (zh) 数字信号处理芯片中的循环执行控制电路
DE19952262A1 (de) Schaltungssystem und Verfahren zum Prüfen von Mikroprozessoren
DE60314525T2 (de) TAP Zeitmultiplexen mit Abtasttest
DE602005001900T2 (de) Rekonfigurierbarer Prozessor und Halbleiterbaustein
DE112004001040T5 (de) Verfahren und Datenprozessor mit reduzierter Operationsunterbrechung auf Grund von Operanden-Abhängigkeiten
DE4134387A1 (de) Vorrichtung und verfahren zum befehlszufuehren in geraeten mit parallelverarbeitung
DE69033240T2 (de) Rechner mit Pipeline-Struktur
ZA200506289B (en) Method for determining the processing sequence of function blocks of an automated system and corresponding automated system
DE19927094C2 (de) Abtast-Flipflop
DE3784468T2 (de) Testbares mehrmodus-zaehlernetz und methode zur durchfuehrung des tests.
DE4208688A1 (de) Umgehungs-abtastpfad und integrierte schaltungseinrichtung unter verwendung desselben
DE3785914T2 (de) Vorgriffsendwertzaehler und methode zur erzeugung eines endzaehlerstandes als ausgangsignal.
US4556976A (en) Checking sequential logic circuits
DE4030790A1 (de) Abtastregister und testschaltkreis, der dieses benutzt
US20090216343A1 (en) Method for Determining the Processing Order of Modules In a Function Plan and Electronic Data Processing System for Carrying Out the Method
DE19650291A1 (de) Abtast-Testgerät
DE69500544T2 (de) Mikrocomputer mit integrierter Haltepunktanordnung zur Erkennung von zusammengesetzten Ereignissen