DE3587277T2

DE3587277T2 - System fuer die umgehungssteuerung beim pipelinebetrieb eines computers.

Info

Publication number: DE3587277T2
Application number: DE8585400342T
Authority: DE
Inventors: Toshiaki Kitamura; Yuji Oinaga; Katsumi Onishi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1984-02-24
Filing date: 1985-02-25
Publication date: 1993-07-29
Anticipated expiration: 2005-02-26
Also published as: EP0155211B1; EP0155211A3; BR8500788A; US5043868A; EP0155211A2; AU3867785A; AU553416B2; DE3587277D1; CA1223371A; ES540629A0; ES8702010A1

Description

HINTERGRUND DER ERFINDUNG

1. Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich auf ein System zur By-pass- oder Umgehungssteuerung während eines Pipeline-Betriebs eines Computers.

2. Beschreibung der verwandten Techniken

Während eines Pipeline-Betriebs eines Computers kann ein Registerkonflikt auftreten, wenn auf ein Register, in dem gerade eine Datenänderung durch eine vorhergehende Instruktion ausgeführt wird, von einer gegenwärtigen Instruktion bezuggenommen wird. Wenn ein derartiger Registerkonflikt auftritt, kann die Bezugnahme auf dieses Register durch die gegenwärtige Instruktion nur nach Beendigung der Ausführung der vorhergehenden Instruktion für eine Datenänderung durchgeführt werden.
Üblicherweise besteht der Fluß von Instruktionen im Pipeline-Betrieb aus der Decodierstufe D zum Decodieren der Instruktion, der Adressenberechnungsstufe A zum Berechnen der Operandenadresse, der Adressentransformationsstufe T zum Transformieren einer Operandenadresse in eine tatsächliche Adresse, der Pufferlesestufe B zum Lesen eines Operanden aus dem vom Speichersteuerteil gesteuerten Pufferspeicher, der Ausführstufe E zum Ausführen der Berechnung und der Ergebnisschreibstufe W zum Überprüfen des Ergebnisses der Berechnung und Schreiben des Ergebnisses.
Ein Beispiel eines By-pass-Steuersystems, das in einer arithmetischen Berechnungs-Pipeline operiert, ist in der EP-A-0 097 956 beschrieben. In diesem System führt die arithmetische Einheit eine gegebene Anzahl arithmetischer Instruktionen in der Pipeline bis zu dieser Anzahl von N Instruktionen aus. Die Initiierung einer neuen Instruktion in der arithmetischen Einheit wird durch einen Indikator angezeigt, der detektiert, daß jede in der arithmetischen Einheit ausgeführte Instruktion N Zyklen vor Beendigung der Ausführung auftritt, und es der arithmetischen Einheit ermöglicht, für eine neue Instruktion im darauffolgenden Zyklus initiiert zu werden. Hier wird der By-pass aktiv, um Verzögerungsstufen in einem Instruktionsflußweg auszulassen, wenn das Ergebnis einer vorhergehenden Instruktion für die Ausführung einer folgenden Instruktion erforderlich ist. Die Verzögerungsstufen sind sonst notwendig, um die Regel strikter sequentieller Steuerung einzuhalten.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist die Aufgabe der vorliegenden Erfindung, einen verbesserten Pipeline-Betrieb eines Computers zu realisieren, in dem eine Betriebsverzögerung auf Grund eines Registerkonflikts während des Flusses des Pipeline-Betriebs vermindert wird, und die Geschwindigkeit der Steuerung der Ausführung der Instruktionen im Pipeline-Betrieb zu erhöhen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

In den Zeichnungen veranschaulicht Fig. 1 Beispiele des bekannten Pipelineflusses;
Fig. 2 ist ein schematisches Blockdiagramm des Systems zur By-pass-Steuerung während des Pipeline-Betriebs eines Computers gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 3 veranschaulicht einen Pipelinefluß zur Erläuterung des Betriebs des in Fig. 2 gezeigten Systems;
Fig. 4 veranschaulicht eine weitere Ausführungsform der vorliegenden Erfindung;
Fig. 5 veranschaulicht den Pipelinefluß für den Betrieb des in Fig. 4 gezeigten Systems;
Fig. 6 veranschaulicht den bekannten Pipelinefluß zur Erläuterung des Unterschieds zwischen diesem Fluß und dem in Fig. 5 gezeigten Pipelinefluß; und
Fig. 7 veranschaulicht eine weitere Ausführungsform der vorliegenden Erfindung.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN

Das System zur By-pass-Steuerung während des Pipeline- Betriebs eines Computers gemäß einer Ausführungsform der vorliegenden Erfindung ist in Fig. 2 gezeigt. Das System von Fig. 2 umfaßt ein Instruktionsregister 1, eine Registerdatei 2, eine Koinzidenzschaltung 3, einen Decodierteil 41, ein By-pass-gültig-Flaggenregister 42, Registerschreibadressenhalteregister 51, 52, 53, 54 und 55 und einen Schreibbetriebsteil 56. Das System von Fig. 2 umfaßt auch ein Basisregister 61, ein Operandenadressenhalteregister 62, ein Indexregister 63, ein Operandenadressenhalteregister 64, ein Versetzungsregister 65, Selektoren 66 und 67, einen Addierer/Subtrahierer 68 zum Berechnen von Adressen, einen Instruktionsteil 71 zum Anweisen des Lesens von Daten aus einem Speicher, einem Instruktionsteil 72 zum Anweisen der Ausführung einer Berechnung und einen Instruktionsteil 73 zum Anweisen des Schreibens des Ergebnisses der Berechnung.
Gemäß dem System der vorliegenden Erfindung wird eine vom Hauptspeicher eingeholte Instruktion im Instruktionsregister 1 registriert. Diese Instruktion besteht beispielsweise aus einem Betriebscode OP, einem ersten Operanden OPR1 und einem zweiten Operanden OPR2. Wenn die Instruktion eine Instruktion vom Ladetyp ist, ist der erste Operand OPR1 ein zu schreibender Operand, und ist der zweite Operand OPR2 ein Operand zur Bezugnahme. Im Beispiel einer gespeicherten Instruktion, die im Instruktionsregister 1 von Fig. 2 gezeigt ist, umfaßt der zweite Operand OPR2 eine Indexregisternummer X2, eine Basisregisternummer B2 und eine Versetzung D2.
Die Registerdatei 2 ist eine Speicherschaltung, die aus einem Register für allgemeine Anwendung, einem Gleitpunktregister und dgl. besteht. Der Ausgang der Registerdatei 2 wird dem Basisregister 61 und dem Indexregister 63 zugeführt.
Der Selektor 66 empfängt die Ausgänge des Basisregisters 61 und dem Operandenadressenhalteregisters 62 als zu selektierende Eingänge und den Ausgang der Koinzidenzschaltung 3 als Steuereingang, und der Selektor 67 empfängt die Ausgänge des Indexregisters 63 und des Operandenadressenhalteregisters 64 als zu selektierende Eingänge und den Ausgang der Koinzidenzschaltung 3 als Steuereingang.
Der Addierer/Subtrahierer 68 empfängt die Daten von den Selektoren 66 und 67 und dem Versetzungsregister 65 und führt die Addition oder Subtraktion auf Basis der empfangenen Daten durch, um eine Operandenadresse zu erhalten.
Die vom Addierer/Subtrahierer 68 berechnete Operandenadresse wird den Registern 62 und 64 zum Halten der Operandenadresse zugeführt.
Im Stand der Technik sind die Register zum Halten von Operandenadressen, wie die Register 62 und 64 in Fig. 2, zum vorübergehenden Halten und Aktualisieren einer Operandenadresse vorgesehen, um die Behandlung einer Operandenadresse mit einer variablen Länge im Hauptspeicher zu erleichtern. Im System von Fig. 2 gemäß der vorliegenden Erfindung werden diese Register zum Halten von By-pass-Daten verwendet.
Die Koinzidenzschaltung 3 detektiert die Identifizierung zwischen einem Register, das das Ergebnis der Ausführung der vorhergehenden Instruktion speichert, und einem Register, das zum Berechnen der Operandenadresse der gegenwärtigen Instruktion zu verwenden ist. Die Selektionen in den Selektoren 66 und 67 werden durch die Ausgänge der Koinzidenzschaltung 3 gesteuert.
Der Decodierteil 41 dient zum Analysieren des Betriebscodes einer Instruktion. Der Decodierteil 41 entscheidet, ob die vorhergehende Instruktion eine Instruktion ist, die die Ausführung der Berechnung der Registerschreibdaten auf Basis des Ausgangs des Addierers/Subtrahierers 68 zum Berechnen von Adressen realisieren kann oder nicht. Das gültige Flaggenregister 42 wird auf Basis dieser Entscheidung eingestellt oder zurückgesetzt.
Wenn beispielsweise die Instruktion das Ergebnis der Ausführung der Instruktion in einem relativ frühen Zyklus der Ausführung der Instruktion, wie einer Lade-Adresse (LA)-Instruktion, erhalten werden kann, wird die gültige Flagge im gültigen Flaggenregister 42 eingestellt. Wenn die gültige Flagge eingestellt ist, wird das By-pass-Steuerfreigabesignal vom Decodierteil 41 der Koinzidenzschaltung 3 zugeführt.
Die Registerschreibadressen werden wie folgt gespeichert: A1 für Stufe A in Register 51; T1 für Stufe T in Register 52; B1 für Stufe B in Register 53; E1 für Stufe E in Register 54; und W1 für Stufe W in Register 55.
Die Koinzidenzschaltung 3 besteht aus einer Basiskoinzidenzschaltung 31 und einer Indexkoinzidenzschaltung 32. Die Basiskoinzidenzschaltung 31 detektiert die Koinzidenz zwischen der Registerschreibadresse A1 der vorhergehenden Instruktion, wie jener der Lade-Adresse-Instruktion und der Basismodifikationsregisteradresse, als I3-Teil der gegenwärtigen Instruktion gezeigt. Wenn eine Koinzidenz detektiert wird, werden die Daten des Registers 62 (nicht die aus der Registerdatei 2 gelesenen Daten) dem Eingangsport EA1 des Addierers/Subtrahierers 68 zur Durchführung des Bypass-Betriebs zugeführt.
Die Indexkoinzidenzschaltung 32 detektiert die Koinzidenz zwischen der Registerschreibadresse A1 der vorhergehenden Instruktion und der Indexmodifikationsregisteradresse, als I2-Teil der gegenwärtigen Instruktion gezeigt. Wenn eine Koinzidenz detektiert wird, werden die Daten des Registers 64 (nicht die aus der Registerdatei 2 ausgelesenen Daten) dem Eingangsport EA2 des Addierers/Subtrahierers 68 zur Durchführung des By-pass-Betriebs zugeführt.
So wird im System von Fig. 2 ein Pipelinefluß mit minimaler Verzögerung realisiert, wie in Fig. 3, (B), gezeigt. Die Zeit, die für den in Fig. 3, (B), gezeigten Betrieb erforderlich ist, wird auf 5 Zyklen weniger verringert als die in Fig. 1, (B), gezeigte, und auf 4 Zyklen weniger als die in Fig. 1, (C), gezeigte.
Sogar wenn die Registerschreibadresse A1 mit der Basis oder dem Index koinzidiert, wird der By-pass-Betrieb nicht durchgeführt, wenn die gültige Flagge in gültigen Flaggenregister 42 zurückgesetzt wird, und wird der Betrieb mit der üblichen Wartezeit durchgeführt.
Obwohl in der obigen Beschreibung die Lade-Adresse (LA)-Instruktion als Instruktion übernommen wird, die die Berechnung der Registerschreibdaten auf Basis des Ausgangs des Addierers/Subtrahierers 68 zur Berechnung von Adressen anweisen kann, können andere Instruktionen übernommen werden, vorausgesetzt, daß die übernommene Instruktion das Ergebnis der Ausführung der Instruktion in einem frühen Zyklus der Ausführung der Instruktion erhalten kann.
Das System zur By-pass- oder Umgehungssteuerung im Pipeline-Betrieb eines Computers gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist in Fig. 4 gezeigt. Das System von Fig. 4 umfaßt ein Instruktionsregister 1, eine Registerdatei 2, eine Koinzidenzschaltung 3, einen Decodierteil 41, By-pass-gültig-Flaggenregister 421, 422, 423, 424 und 425 und Registerschreibadressenhalteregister 51, 52, 53, 54 und 55.
Das System von Fig. 4 umfaßt auch ein Basisregister 61, ein Indexregister 63, Selektoren 661, 662, 671 und 672, ein Versetzungsregister 65 und einen Addierer/Subtrahierer 68 zum Berechnen von Adressen. Das System von Fig. 4 umfaßt ferner By-pass-Register 811, 812, 813 und 814 entsprechend den Stufen des Betriebs, Selektoren 821, 822, 823 und 824, einen das Ergebnis der Berechnung speichernden Teil 741, einen Berechnungsausführungsteil 742 und einen Teil 743 zum Lesen von Daten aus dem Speicher.
Der Addierer/Subtrahierer 68 zum Berechnen von Adressen führt die Addition oder Subtraktion auf Basis der Daten vom Basisregister 61, dem Indexregister 63, dem Versetzungsregister 65 und den By-pass-Registern 811, 812, 813 und 814 zum Halten einer Operandenadresse und Berechnen einer Operandenadresse durch. Die vom Addierer/Subtrahierer 68 berechnete Operandenadresse wird für eine Speicheradresse verwendet und wird aufeinanderfolgend den By-pass-Registern 811, 812, 813 und 814 zugeführt. Die Anzahl von Bypass-Registern entspricht der Anzahl von Stufen der Pipeline nach Stufe A.
Die Koinzidenzschaltung 3 umfaßt Koinzidenzelemente 311 bis 314 und 321 bis 324 sowie NOR-Gates 331 und 341. Die Koinzidenzelemente führen den Vergleich zwischen dem Basismodifikationsteil I3 oder der Indexmodifikation I2 der Instruktion und den Registerschreibadressen A1 bis E1 in den Betriebsstufen durch.
Beispielsweise detektiert das Koinzidenzelement 311 die Koinzidenz zwischen der Registerschreibadresse A1 der vorhergehenden Instruktion, wie einer Lade-Adresse (LA)-Instruktion, und der Basismodifikationsadresse 13 der gegenwärtigen Instruktion. Wenn eine Koinzidenz detektiert wird, werden die Daten des By-pass-Registers 811 (TBYR) dem Eingangsport EA1 des Addierers/Substrahierers 68 zugeführt, um den By-pass-Betrieb zu bewirken.
Wenn keine Koinzidenz in den Koinzidenzelementen 311 bis 314 detektiert wird, werden die Daten des Basisregisters 61 dem Eingangsport EA1 des Addierers/Substrahierers 68 zugeführt.
So wird im System von Fig. 4 ein Pipelinefluß mit minimaler Verzögerung realisiert, wie in Fig. 5 gezeigt.
Zur Erläuterung des Unterschieds zwischen der Ausführungsform der vorliegenden Erfindung und dem Stand der Technik ist der bekannte Pipelinefluß in Fig. 6 gezeigt.
Eine weitere Ausführungsform der vorliegenden Erfindung ist in Fig. 7 veranschaulicht. Das in Fig. 7 gezeigte System umfaßt Selektoren 911, 912 und 913, By-pass-Register 921, 922 und 923 sowie Identifikationsnummernregister 931, 932 und 933. Die die Koinzidenzschaltung und den Decodierteil enthaltende Steuerschaltung, wie in Fig. 4 gezeigt, ist als CC bezeichnet.
Die Identifikationsnummern (ID) 0, 1 und 2 werden drei By-pass-Registern 921, 922 bzw. 923 für die Pufferlesestufe B, die Ausführstufe E und die Ergebnisschreibstufe W zugeordnet. Der Transfer der Daten vom By-pass-Register 811 (TBYR) zu den Registern 921, 922 und 923 wird durch Ändern der Identifikationsnummer aufeinanderfolgend in der Sequenz 0, 1, 2, 0, 1, 2, . . . durchgeführt.
Nur die Identifikationsnummern werden in den Identifikationsnummernregistern 931, 932 und 933 gehalten. Diese Identifikationsnummern werden zum Auswählen von Registern verwendet, wobei die By-pass-Steuerung mit Bezugnahme auf die Daten in den Identifikationsnummernregistern durchgeführt wird.
Im in Fig. 7 gezeigten System werden, wenn ein Registerkonflikt auftritt, ein By-pass-Betrieb der Daten des By-pass-Registers als Registerlesedaten und die Operandenadressenberechnung durchgeführt, vorausgesetzt, daß die entsprechenden By-pass-gültig-Flaggen in den By-passgültig-Flaggenregistern 422 bis 425 den gültigen Zustand anzeigen, und daß die Daten im By-pass-Register registriert werden, wodurch es ermöglicht wird, daß der Pipeline-Betrieb zufriedenstellend fortgesetzt wird.

Claims

1. System zur By-pass-Steuerung in einem Pipeline-Betrieb eines Computers, welcher eine Vielzahl von Verarbeitungsstufen verwendet, wobei eine Instruktion in einer Vielzahl von Perioden ausgeführt wird, wobei eine Vielzahl von Instruktionen parallel ausgeführt wird, indem vor der Beendigung der Ausführung der vorhergehenden Instruktion die Ausführung der gegenwärtigen Instruktion begonnen wird, welches System umfaßt:

- ein Instruktionsregister (1) zum Speichern aufeinanderfolgender Instruktionen und Liefern verschiedener Komponenten hiervon;

- Eingangseinrichtungen (61, 63), die vom genannten Instruktionsregister (1) entsprechende Adressenkomponenten in bezug auf eine gegenwärtige Instruktion empfangen;

- einen Adressenrechner (68), der mit den genannten Eingangseinrichtungen (61, 63) verbunden werden kann und einen Ausgang zu einem Berechnungsteil des genannten Computers aufweist;

- Datenhalteeinrichtungen (62, 64; 811, 812, 813, 814; 811, 921, 922, 923) zum Halten der Ausgabe des genannten Adressenrechners, welche Ausgabe By-pass-Daten in bezug auf eine vorhergehende Instruktion sind;

- ein Schreibadressenregister (51) zum Speichern der Adresse, in die das Ergebnis von einer vorherigen Berechnung einzuschreiben ist;

- eine Koinzidenzschaltung (3) zum Vergleichen der Adressenkomponente der gegenwärtigen Instruktion mit den Adressendaten vom genannten Schreibadressenregister (51) und Erzeugen entsprechender Ausgangssignale, die eine Koinzidenz in den entsprechenden Adressenkomponenten davon anzeigen; und

- entsprechende Selektoren (66, 67; 661, 662, 671, 672), die an jedem Paar der genannten Eingangseinrichtungen und Datenhalteeinrichtungen zum selektiven Verbinden, für jede Adressenkomponente, der Ausgänge der Eingangseinrichtungen (61, 63) oder Datenhalteeinrichtungen (62, 64; 811, 812, 813, 814; 811, 921, 922, 923) mit dem Adressenrechner (68) als Funktion der entsprechenden Ausgänge der genannten Koinzidenzschaltung (3) wirken, wobei der Ausgang einer Datenhalteeinrichtungen im Fall einer Koinzidenz ausgewählt wird;

- welche Koinzidenzschaltung (3) durch einen Decoder (41) eingeschaltet wird, der einen Betriebscodeteil einer Instruktion vom genannten Instruktionsregister (1) empfängt, welcher Decoder daraus bestimmt, ob eine vorhergehende Instruktion von einem Typ ist, der für die Berechnung von in die genannten Datenhalteeinrichtungen einzuschreibenden Daten verwendbar ist, oder nicht.

2. System nach Anspruch 1, bei welchem Datenhalteeinrichtungen (811, 812, 813, 814) in Entsprechung zu den Betriebszyklusperioden vorgesehen sind, um Schiebeprozesse durchzuführen.

3. System nach Anspruch 2, bei welchem eine Vielzahl von Koinzidenzschaltungen (311, 312, 313, 314, 321, 322, 323, 324) in Entsprechung zu den Betriebszyklusperioden vorgesehen sind.

4. System nach Anspruch 1, bei welchem Datenhalteeinrichtungen (921, 922, 923) parallel angeordnet sind, Einrichtungen (931, 932, 933) zum Speichern von Identifikationsnummern entsprechend den genannten Datenhalteeinrichtungen vorgesehen sind und die genannten Identifikationsnummern in Entsprechung zu den Betriebszyklusperioden verschoben werden.

5. System nach Anspruch 1, bei welchem die genannten Adressenkomponenten eine Basisadresse und eine Indexadresse umfassen.

6. System nach Anspruch 5, bei welchem die genannte Koinzidenzschaltung (3) eine Basiskoinzidenzschaltung (31) und eine Indexkoinzidenzschaltung (32) umfaßt, die jeweils einen entsprechenden der genannten Selektoren (66, 67) steuern, wodurch im Fall einer Basisadressenkoinzidenz die eine Basisadresse empfangende Datenhalteeinrichtung (62) ausgewählt wird, um Daten in den genannten Adressenrechner (68) einzugeben, und im Fall einer Indexadressenkoinzidenz die eine Indexadresse empfangende Datenhalteeinrichtung (64) ausgewählt wird, um Daten in den genannten Adressenrechner (68) einzugeben.