JP4477388B2 - 集積回路装置及びその評価方法 - Google Patents

Description

本発明は集積回路装置に関し、特に集積回路装置の劣化をいち早く検出して評価することができ、これによって集積回路装置の故障によって引き起こされるシステム全体の稼動停止を未然に防ぐことができる集積回路装置の技術に関する。

一般に、集積回路装置は、使用時間の経過とともに少しずつ劣化して故障に至る。従来は、製品化された集積回路装置を実際のシステムに搭載し、稼動させている間に故障しないように、当該集積回路装置を設計する段階で、集積回路装置内に、実際の処理を行う回路とともに、評価用の素子を形成しておき、種々の信頼性の試験を行いながらその評価用素子の特性を測定し、集積回路装置の劣化を評価している。

このように開発段階で信頼性の評価を行っているにもかかわらず、実際には、集積回路装置の使用状況によっては、システム搭載後の稼働中に１つの集積回路装置が故障してしまい、システム全体の稼動停止、すなわちシステムダウンを引き起こしてしまうという問題があった。これは、同一の集積回路装置であっても、使用方法や、設置されている環境等が異なり、これが設計段階での予測を上回る場合があるからである。また、開発が終了して製品化された集積回路装置には、特性劣化を評価する素子が設けられていないため、実際のシステムに搭載した後においては、集積回路装置の使用による劣化を評価することができないからである。

このような問題を解決するべく、システムに搭載して実際に稼動させながら、集積回路装置の劣化を評価することができ、それによってシステム全体の稼動停止を未然に防ぐことができるようにされた集積器回路装置が提案されている（例えば、特許文献１）。

以下に特許文献１に記載された技術を説明する。

図６は、特許文献１に記載された集積回路装置の通常使用状態を示し、図７は集積回路装置の劣化を評価する評価状態を示している。

この集積回路装置は、通常の使用状態において所定の演算等を行う内部ロジック６００、通常の使用時に所定の信号が入力される入力端子１００、その入力信号を内部ロジック６００に伝達するゲート３００ａ、内部ロジック６００からの出力信号を出力端子７００へ伝達するゲート３００ｂ及び出力端子７００からなる回路と、評価用のトランジスタからなるゲート４００、測定用信号が入力される測定信号入力端子２００、その測定用信号がゲート４００へ伝達されるように信号経路を切り替える切替えスイッチ５００及びゲート４００の出力信号を外部へ出力する測定信号出力端子８００からなる測定用回路とを備えている。

切替えスイッチ５００は、図６に示すように、通常の使用時、すなわち非評価時には、ゲート４００（評価用トランジスタ）の入力が、通常の入力端子１００に接続され、かつ測定信号入力端子２００とは遮断されるように切り替わる。一方、切替えスイッチ５００は、図７に示すように、トランジスタのしきい値電圧Ｖthの評価時には、ゲート４００（評価用トランジスタ）の入力が、測定信号入力端子２００に接続され、かつ通常の入力端子１００とは遮断されるように切り替わる。

通常の使用状態においては、切替えスイッチ５００が通常の入力端子１００側に切り替わっていることにより、評価用トランジスタ（ゲート４００）の信号は、内部ロジック６００内の所定のトランジスタ（図示省略）と同様に、“Ｈ（ハイ）”レベルと“Ｌ（ロー）”レベルに切り替わっており、内部ロジック６００内のトランジスタ（図示省略）と同様に劣化していく。従って、評価用トランジスタ（ゲート４００）に入力される信号は、“Ｈ（ハイ）”レベルと“Ｌ（ロー）”レベルの切替えが最も頻繁に起こる信号、すなわち動作周波数の高いクロック信号等が好ましい。つまり、内部ロジック６００内の、“Ｈ（ハイ）”レベルと“Ｌ（ロー）”レベルの切替えが最も頻繁に起こって最も劣化しやすいトランジスタと同等の条件で、評価用トランジスタ（ゲート４００）を通常時に動作させることによって、内部ロジック６００内のトランジスタの最も進んだ劣化を検知することができる。

そして、トランジスタのしきい値電圧Ｖthの評価時には、スイッチ５００を測定信号入力端子２００側に切替え、その端子２００に印加する電圧（すなわち、ゲート４００のゲート電圧）を徐々に上げていき、しきい値電圧Ｖth1 を検出する。このしきい値電圧Ｖth1
と、例えば当初のしきい値電圧Ｖth0 とを比較し、その変化量に基づいてトランジスタの劣化の程度を検出する。あるいは、評価により検出されたしきい値電圧Ｖth1 が所定の基準値に対する許容範囲内に納まっているか否かによって、トランジスタの劣化を判断する。

特開平１１−２７１２８号公報

しかしながら、上述の特許文献１の技術は、通常の使用状態において所定の演算等を行う内部ロジック６００と評価用トランジスタ（ゲート４００）とが同一のクロックで動作しているため、評価用トランジスタ（ゲート４００）の劣化が検出されたときには、内部ロジック６００のトランジスタも同様に劣化している。

従って、劣化を検出したときには、既に内部ロジック６００が正常に動作せず、それによってシステム全体が稼動停止になる可能性が高い。これでは、システム全体の稼動停止を未然に防止することができないという課題があった。

また、上述の特許文献１の技術は、評価により検出されたしきい値電圧Ｖth1が所定の基準値に対する許容範囲内に納まっているか否かを判断するリファレンス回路が実際には必要となり、このリファレンス回路により、評価回路全体の規模が大きくなってしまうという課題があった。

そこで、本発明は上記課題に鑑みて発明されたものであって、その目的は集積回路装置の本体回路部が劣化する前にその劣化の可能性を検出することにより、システム全体の稼動停止を未然に防止することができる集積回路装置を提供することにより、上記課題を解決することにある。

また、本発明の目的は、評価回路の規模を小さくすると共に、評価回路のコストを低減する集積回路装置を提供することにより、上記課題を解決することにある。

上記課題を解決する第１の発明は、集積回路装置であって、通常動作される本体回路部と、前記本体回路部とは独立して設けられ、前記本体回路部の動作クロックよりも周波数の高いクロックで動作され、前記本体回路部を構成するトランジスタ、配線を含む素子と同様な特性、性能を持つもので構成した評価用回路部と、前記評価用回路部の劣化を検出する検出部とを有することを特徴とする。

上記課題を解決する第２の発明は、上記第１の発明において、前記検出部は、前記評価用回路部の信号遅延を論理に置き換えて検出することにより、前記評価用回路部の劣化を検出することを特徴とする。

上記課題を解決する第３の発明は、上記第１又は第２の発明において、前記評価用回路部は、集積回路装置全体のクリティカルパスとなるように構成されていることを特徴とする。

上記課題を解決する第４の発明は、上記第１から第３の発明のいずれかにおいて、前記評価用回路部を構成する素子がトランジスタであることを特徴とする。

上記課題を解決する第５の発明は、上記第１から第４の発明のいずれかにおいて、トランジスタの劣化を検出したい場合には、前記評価用回路部を前記本体回路部のトランジスタの増幅率より増幅率の低いトランジスタで構成することを特徴とする。

上記課題を解決する第６の発明は、上記第１から第５の発明のいずれかにおいて、配線の劣化を検出したい場合には、前記評価用回路部を前記本体回路部のトランジスタの増幅率より増幅率の高いトランジスタで構成することを特徴とする。

上記課題を解決する第７の発明は、上記第１から第６の発明のいずれかにおいて、前記評価用回路部を、集積回路装置に複数設けることを特徴とする。

上記課題を解決する第８の発明は、集積回路装置の評価方法であって、通常動作される本体回路部とは独立に設けられ、前記本体回路部を構成するトランジスタ、配線を含む素子と同様な特性、性能を持つもので構成した評価用回路部に、前記本体回路部の動作クロックよりも周波数の高いクロックで動作させ、前記評価用回路部の信号遅延を論理に置き換えて検出することにより、前記評価用回路部の劣化を検出して、本体回路部が劣化する前に本体回路部の評価を行うことを特徴とする。

上記課題を解決する第９の発明は、上記第８の発明において、前記評価用回路部は、集積回路装置全体のクリティカルパスとなるように構成されていることを特徴とする。

本発明によれば、集積回路装置の本体回路部が劣化する前に、本体回路部の劣化の可能性を検出することができ、システム全体の稼動停止を未然に防止することができるという優れた効果を奏する。その理由は、本来の機能を果たす本体回路とは独立して評価用回路を設け、この評価用回路を本体回路の動作クロックよりも周波数の高いクロックで動作させることにより、評価用回路を本体回路部よりも早く劣化させ、その劣化を検出しているからである。

また、本発明によれば、評価回路の規模も小さくでき、コストも低減することができるという優れた効果も有する。その理由は、評価用回路の劣化を出力信号の遅延でとらえ、その遅延を論理に置き換えて検出しているので、評価時の値と正常時の値とを比較するようなリファレンス回路が必要ないからである。

本発明の実施の形態を説明する。

一般に、集積回路装置は、使用とともに少しずつ劣化し、やがて動作不良に至り故障してしまう。その劣化は、トランジスタ等の遅延や、エレクトロマイグレーションによるアルミニウム配線の抵抗増加及び断線等に現れる。

本発明は、故障に至る前に、トランジスタの遅延や、エレクトロマイグレーションによるアルミニウム配線の抵抗増加及び断線等による劣化を知るために、図１に示される如く、集積回路装置１内に、本来の機能を果たす本体回路２と独立して評価用回路３を設ける。この評価用回路３は、本体回路回路２を構成する素子、例えばトランジスタ、アルミニウム配線等と同様な特性、性能を持つもので構成する。尚、トランジスタの劣化を知りたい場合には、本体回路回路２を構成するトランジスタと同様な特性、性能を持つトランジスタのうち、増幅率の低いトランジスタで評価用回路を設計することが好ましい。また、配線の劣化を知りたい場合には、本体回路回路２を構成するトランジスタと同様な特性、性能を持つトランジスタのうち、増幅率の大きいトランジスタで評価用回路を設計することが好ましい。

更に、評価用回路３には、本体回路２を動作させるクロック４よりも周波数が高いクロックを入力して動作させる。評価用回路３に入力されるクロック５は、本体回路２を動作させるクロック４よりも周波数が高いクロックであれば良いが、好ましくは、本体回路２を動作させるクロックよりも２倍以上の周波数を持つクロックが良い。

本体回路２を動作させるクロック４よりも周波数が高いクロックで動作する評価用回路３は、本体回路２よりも早く劣化する。この劣化は、通常、評価用回路３の出力信号の遅延に現れる。そこで、評価用回路３の出力信号の遅延を検出する劣化検出部６を設けて、評価用回路３の劣化を検出する。

このような構成を取ることにより、本体回路２が劣化して正常に動作しなくなる前に、本体回路２の劣化を予測できる。

以下、具体的な実施例を説明する。

本発明の実施例１を説明する。

図１は本発明の実施例１の構成を示す図である。実施例１は上述した図１に示される集積回路装置１を具体的に示したものであり、同様のものについては同じ符番を付してある。

実施例１における集積回路装置１は、通常の使用状態において所定の演算等を行う本体回路２と、この本体回路２を動作させるクロック信号４と、本体回路２と同様な特性、性能を持つトランジスタ等の素子で構成されたインバータを含む評価用回路３と、この評価用回路３を動作させ、クロック信号４よりも２倍以上高い周波数のクロック信号５と、評価用回路３の劣化を検出する劣化検出部６とを備えている。

評価用回路３は、インバータ１１，１２，１３と、クロック信号５によりインバータ１１の出力信号２０をラッチして出力するフリップフロップ回路（Ｆ/Ｆ）１０とを備え、集積回路装置１のクリティカルパス（最大遅延経路）として構成される。ここで、クリティカルパスの構成の仕方であるが、クロック信号５の１サイクル間に評価用回路３から出力信号２１が収まるように調整して設計する。また、好ましくは、クロック信号５の１サイクルと、評価用回路３の出力信号２１のサイクルとが同じであることが良い。

このように構成された評価用回路１３は、 “Ｈ（ハイ）”レベルと“Ｌ（ロー）”レベルとの切替えが頻繁に起こるフリップフロップ回路１０の出力信号２２により動作させられるので、本体回路２よりも早く劣化する。

劣化検出部６は、フリップフロップ回路１０の出力信号２２と評価用回路３の出力信号２１とを入力とするＸＮＯＲ回路１４と、このＸＮＯＲ回路１４の出力信号２３を入力としてクロック信号５で動作するフリップフロップ回路１５とから構成される。

ＸＮＯＲ回路１４は、評価用回路３の劣化により出力信号２１が遅延すると、クロック信号５の立ち上がり時に“Ｈ（ハイ）”レベルとなる信号が出力される。そして、フリップフロップ回路１５は、クロック信号５の立ち上がり時にＸＮＯＲ回路１４の出力信号をラッチして出力信号２４を出力する。従って、フリップフロップ回路１５の出力信号２４は、評価回路３が正常な場合には“Ｌ（ロー）”レベルとなり、評価回路３が劣化して異常な場合には“Ｈ（ハイ）”レベルとなる。

次に、上述のように構成された集積回路装置１の評価動作を、タイムチャートを用いて説明する。

まず、評価用回路３が劣化しておらず、正常に動作している場合について説明する。図３は評価用回路３が劣化しておらず、正常に動作している場合を示すタイムチャートである。

フリップフロップ回路１０の出力信号２２は、フリップフロップ回路１０での遅延を伴うが、ほぼ一定のサイクルで出力される。

この出力信号２２が入力された評価用回路３の出力信号２１は、正常動作時には、クロック信号５の立ち上がり時までには“Ｌ（ロー）”レベルとなる（図３のａ）。

この場合、クロック信号５の立ち上がり時にＸＮＯＲ回路１４に入力される信号は、“Ｈ（ハイ）”レベルの出力信号２２と、“Ｌ（ロー）”レベルの評価用回路３の出力信号２１である。従って、ＸＮＯＲ回路１４の出力信号は“Ｌ（ロー）”レベルとなる（図３のｂ）。この“Ｌ（ロー）”レベルのＸＮＯＲ回路１４の出力信号２３はフリップフロップ回路１５に入力され、クロック信号５の立ち上がりによりラッチされる。従って、フリップフロップ回路１５の出力信号２４は“Ｌ（ロー）”レベルとなり、評価用回路３が正常であることがわかる。

次に、評価用回路３が劣化し、正常に動作しない場合について説明する。図４は評価用回路３が劣化して正常に動作しない場合を示すタイムチャートである。

フリップフロップ回路１０の出力信号２２は、フリップフロップ回路１０での遅延を伴うが、ほぼ一定のサイクルで出力される。

この出力信号２２が入力された評価用回路３の出力信号２１は、異常動作時には遅延し、クロック信号５の立ち上がり時には“Ｈ（ハイ）”レベルとなる（図４のａ）。

この場合、クロック信号５の立ち上がり時にＸＮＯＲ回路１４に入力される信号は、“Ｈ（ハイ）”レベルの出力信号２２と、“Ｈ（ハイ）”レベルの評価用回路３の出力信号２１である。従って、ＸＮＯＲ回路１４の出力信号は“Ｈ（ハイ）”レベルレベルとなる（図４のｂ）。この“Ｈ（ハイ）”レベルのＸＮＯＲ回路１４の出力信号２３はフリップフロップ回路１５に入力され、クロック信号５の立ち上がりによりラッチされる。従って、フリップフロップ回路１５の出力信号２４は“Ｈ（ハイ）”レベルとなり、評価用回路３が異常を検出することができる。

このように本実施例によれば、集積回路装置を実際のシステムに搭載して稼動させながら、その集積回路装置内において実際に動作している回路部分と同じ環境下で、かつ、実際のクロックよりも周波数が高いクロックで評価回路部を動作させているので、故障発生前に、壊れそうになっている集積回路装置を容易に発見し交換等の処置を行うことができる、突然のシステムダウンを回避することができる。

また、本実施例では、評価回路３の劣化による信号遅延を論理に置き換えて検出しているので、従来技術のような比較回路（リファレンス回路）が不要であり、簡易な構成で評価回路３の劣化を検出することができる。

更に、上記実施例では、評価用回路をインバータで構成したが、これに限ることなく、評価用回路にアルミニウムによる評価用配線パターンを設ければ、エレクトロマイグレーションによるアルミニウム配線の劣化を検出することも可能である。

また、上記の実施例では集積回路装置に評価回路を一つのみ設けたが、上記実施例の変形例として、図５に示される如く、複数の評価回路を設けても良い。このような構成にすることにより、集積回路装置の異常をより発見し易くなる。また、異常を発見した場合、複数設けた評価回路の一部を、集積回路装置の本体回路の一部に転用することも可能となる。

図１は本発明の実施の形態を説明する為の図である。

図２は実施例１の集積回路装置の構成の一例を示す図である。

図３は評価用回路３が劣化しておらず、正常に動作している場合を示すタイムチャートである。

図４は評価用回路３が劣化して正常に動作しない場合を示すタイムチャートである。

図５は実施例１の変形例の一例を示す図である。

図６は従来技術を説明する為の図である。

図７は従来技術を説明する為の図である。

符号の説明

１ 集積回路装置
２ 本体回路
３ 評価用回路
４，５ クロック
６ 劣化検出部
１０，１５ フリップフロップ回路
１１，１２，１３ インバータ
１４ ＸＮＯＲ回路

Claims (9)

1. 集積回路装置であって、
   通常動作される本体回路部と、
   前記本体回路部とは独立して設けられ、前記本体回路部の動作クロックよりも周波数の高いクロックで動作され、前記本体回路部を構成するトランジスタ、配線を含む素子と同様な特性、性能を持つもので構成した評価用回路部と、
   前記評価用回路部の劣化を検出する検出部と
   を有することを特徴とする集積回路装置。
2. 前記検出部は、前記評価用回路部の信号遅延を論理に置き換えて検出することにより、前記評価用回路部の劣化を検出することを特徴とする請求項１に記載の集積回路装置。
3. 前記評価用回路部は、集積回路装置全体のクリティカルパスとなるように構成されていることを特徴とする請求項１又は請求項２に記載の集積回路装置。
4. 前記評価用回路部を構成する素子がトランジスタであることを特徴とする請求項１から請求項３のいずれかに記載の集積回路装置。
5. トランジスタの劣化を検出したい場合には、前記評価用回路部を前記本体回路部のトランジスタの増幅率より低いトランジスタで構成することを特徴とする請求項１から請求項４のいずれかに記載の集積回路装置。
6. 配線の劣化を検出したい場合には、前記評価用回路部を前記本体回路部のトランジスタの増幅率より高いトランジスタで構成することを特徴とする請求項１から請求項５のいずれかに記載の集積回路装置。
7. 前記評価用回路部を、集積回路装置に複数設けることを特徴とする請求項１から請求項６のいずれかに記載の集積回路装置。
8. 集積回路装置の評価方法であって、
   通常動作される本体回路部とは独立に設けられ、前記本体回路部を構成するトランジスタ、配線を含む素子と同様な特性、性能を持つもので構成した評価用回路部に、前記本体回路部の動作クロックよりも周波数の高いクロックで動作させ、前記評価用回路部の信号遅延を論理に置き換えて検出することにより、前記評価用回路部の劣化を検出して、本体回路部が劣化する前に本体回路部の評価を行うことを特徴とする集積回路装置の評価方法。
9. 前記評価用回路部は、集積回路装置全体のクリティカルパスとなるように構成されていることを特徴とする請求項８に記載の集積回路装置の評価方法。

Images