JPH1127128A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH1127128A
JPH1127128A JP9182083A JP18208397A JPH1127128A JP H1127128 A JPH1127128 A JP H1127128A JP 9182083 A JP9182083 A JP 9182083A JP 18208397 A JP18208397 A JP 18208397A JP H1127128 A JPH1127128 A JP H1127128A
Authority
JP
Japan
Prior art keywords
integrated circuit
evaluation
circuit device
signal
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9182083A
Other languages
English (en)
Inventor
Fumio Oyamada
文男 小山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9182083A priority Critical patent/JPH1127128A/ja
Publication of JPH1127128A publication Critical patent/JPH1127128A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 システムに搭載して実際に稼動させながら、
半導体集積回路装置の特性の劣化を評価することがで
き、それによってシステム全体の稼動停止を未然に防ぐ
ことができるようにされた半導体集積器回路装置を提供
する。 【解決手段】 実際にシステムに搭載される集積回路装
置内に、本来の処理を行うための回路6とともに、特性
劣化の評価を行うための素子4を備えた評価用の回路を
形成しておき、実際の稼動中にその評価用の回路を用い
て、例えばホットキャリアによるトランジスタのしきい
値電圧Vthの変化量(または、エレクトロマイグレーシ
ョンによるアルミニウム配線の抵抗増加及び断線の可能
性)を検出し、動作不良が起こる危険性の高い半導体集
積回路装置に対して故障発生に至る前に交換等の処置を
行うことにより、システム全体の稼動停止を未然に防ぐ
ようにしたものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体技術さらに
は半導体集積回路装置の劣化の評価に適用して特に有効
な技術に関し、例えばASIC(特定用途向けIC)に
おけるホットキャリアによるトランジスタのしきい値電
圧Vthの変化及びエレクトロマイグレーションによるア
ルミニウム配線の抵抗増加の検出に利用して有用な技術
に関する。
【0002】
【従来の技術】一般に、半導体集積回路装置は、使用時
間の経過とともに少しずつ劣化して故障に至る。それに
対して、従来は、製品化された半導体集積回路装置を実
際のシステムに搭載し、稼動させている間に故障しない
ように、当該集積回路装置を開発する段階で、集積回路
装置内に、実際の処理を行う回路とともに、評価用の素
子を形成しておき、種々の信頼性の試験を行いながらそ
の評価用素子の特性を測定することによって集積回路装
置の劣化の様子を評価している。そして、その劣化の評
価結果に基づいて、当該集積回路の動作条件等に制約を
設け、故障の発生を回避するようにしている。
【0003】
【発明が解決しようとする課題】しかしながら、開発段
階で信頼性の評価を行っているにもかかわらず、実際に
は、半導体集積回路装置の使用状況によっては、システ
ム搭載後の稼働中に1つの半導体集積回路装置が故障し
てしまい、システム全体の稼動停止、すなわちシステム
ダウンを引き起こしてしまうという問題点があった。こ
れは、開発が終了して製品化された半導体集積回路装置
には、特性劣化を評価する素子が設けられていないた
め、実際のシステムに搭載した後においては、その半導
体集積回路装置の使用による劣化を評価することができ
ないからである。
【0004】本発明はかかる事情に鑑みてなされたもの
で、システムに搭載して実際に稼動させながら、半導体
集積回路装置の特性の劣化を評価することができ、それ
によってシステム全体の稼動停止を未然に防ぐことがで
きるようにされた半導体集積器回路装置を提供すること
を主たる目的としている。
【0005】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述及び添附図面か
ら明らかになるであろう。
【0006】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【0007】すなわち、本発明の半導体集積回路装置に
おいては、実際にシステムに搭載される集積回路装置内
に、本来の処理を行うための回路とともに、特性劣化の
評価を行うための素子を備えた評価用の回路を形成して
おき、実際の稼動中にその評価用の回路を用いて、例え
ばホットキャリアによるトランジスタのしきい値電圧V
thの変化量や、エレクトロマイグレーションによるアル
ミニウム配線の抵抗増加及び断線の可能性を検出し、動
作不良が起こる危険性の高い半導体集積回路装置に対し
て故障発生に至る前に交換等の処置を行うことにより、
システム全体の稼動停止を未然に防ぐようにしたもので
ある。
【0008】本発明によれば、半導体集積回路装置を実
際のシステムに搭載して稼動させながら、その集積回路
装置内において実際に動作している回路部分が、初期状
態と比べてどれだけ劣化したかを知ることができるの
で、その集積回路装置が使用限界になっているかどうか
を判定することができる。
【0009】
【発明の実施の形態】一般に、集積回路装置は、使用と
ともに少しずつ劣化し、やがて動作不良に至り故障して
しまう。その劣化の主な原因は、ホットキャリアによる
トランジスタのしきい値電圧Vthの変化と、エレクトロ
マイグレーションによるアルミニウム配線の抵抗増加及
び断線である。
【0010】本発明は、故障に至る前に、トランジスタ
のしきい値電圧Vthの変化による劣化を知るために、集
積回路装置内に、本来の機能を果たす内部ロジックの他
に、しきい値電圧Vthを測定するための評価用のトラン
ジスタを設けたものである。そして、所定時間ごと、あ
るいは所定のイベントの発生時などに、評価用トランジ
スタのしきい値電圧Vthを測定することにより、トラン
ジスタの劣化の程度を知ることができるようにしたもの
である。
【0011】また、本発明は、故障に至る前に、配線抵
抗の増加による劣化を知るために、集積回路装置内に、
本来の機能を果たす内部ロジックの他に、配線抵抗を測
定するための評価用の配線パターンを設けたものであ
る。そして、所定時間ごと、あるいは所定のイベントの
発生時などに、評価用配線パターンの抵抗値や信号の伝
播遅延時間を測定することにより、アルミニウム配線の
劣化の程度を知ることができるようにしたものである。
【0012】図1は、本発明に係る半導体集積回路装置
の第1実施形態を示す図であり、同図(A)は、この半
導体集積回路装置の通常使用状態を示し、同図(B)
は、ホットキャリアによるトランジスタのしきい値電圧
Vthの変化を測定するモードに切り換えた状態を示して
いる。この集積回路装置は、通常の使用状態において所
定の演算等を行う内部ロジック6、通常の使用時に所定
の信号が入力される入力端子1、その入力信号を内部ロ
ジック6に伝達するゲート3a、内部ロジック6からの
出力信号を出力端子7へ伝達するゲート3b及び出力端
子7からなる回路と、評価用のトランジスタからなるゲ
ート4、測定用信号が入力される測定信号入力端子2、
その測定用信号がゲート4へ伝達されるように信号経路
を切り替える切替えスイッチ5及びゲート4の出力信号
を外部へ出力する測定信号出力端子8からなる測定用回
路とを備えている。
【0013】切替えスイッチ5は、図1(A)に示すよ
うに、通常の使用時、すなわち非評価時には、ゲート4
(評価用トランジスタ)の入力が、通常の入力端子1に
接続され、かつ測定信号入力端子2とは遮断されるよう
に切り替わる。一方、切替えスイッチ5は、図1(B)
に示すように、トランジスタのしきい値電圧Vthの評価
時には、ゲート4(評価用トランジスタ)の入力が、測
定信号入力端子2に接続され、かつ通常の入力端子1と
は遮断されるように切り替わる。このスイッチ5の切替
えは、外部から切替え信号等を入力させて行うようにな
っていてもよいし、同一半導体集積回路装置内に設けら
れた図示しない制御回路において切替え信号を生成し、
その制御信号により切り替えるようになっていてもよ
い。
【0014】通常の使用状態においては、切替えスイッ
チ5が通常の入力端子1側に切り替わっていることによ
り、評価用トランジスタ(ゲート4)の信号は、内部ロ
ジック6内の所定のトランジスタ(図示省略)と同様
に、“H(ハイ)”レベルと“L(ロー)”レベルに切
り替わっており、内部ロジック6内のトランジスタ(図
示省略)と同様に劣化していく。
【0015】従って、評価用トランジスタ(ゲート4)
に入力される信号は、“H(ハイ)”レベルと“L(ロ
ー)”レベルの切替えが最も頻繁に起こる信号、すなわ
ち動作周波数の高いクロック信号等が好ましい。つま
り、内部ロジック6内の、“H(ハイ)”レベルと“L
(ロー)”レベルの切替えが最も頻繁に起こって最も劣
化しやすいトランジスタと同等の条件で、評価用トラン
ジスタ(ゲート4)を通常時に動作させることによっ
て、内部ロジック6内のトランジスタの最も進んだ劣化
を検知することができるからである。
【0016】この半導体集積回路装置の作用は以下の通
りである。通常使用状態においては、上述したように、
切替えスイッチ5がクロック信号等の入力端子1側に切
り替わっていることにより、評価用トランジスタ(ゲー
ト4)は内部ロジック6内の所定のトランジスタと同じ
様に劣化していく。トランジスタのしきい値電圧Vthの
評価時には、スイッチ5を測定信号入力端子2側に切替
え、その端子2に印加する電圧(すなわち、ゲート4の
ゲート電圧)を徐々に上げていき、しきい値電圧Vth1
を検出する。このしきい値電圧Vth1 と、例えば当初の
しきい値電圧Vth0 とを比較し、その変化量に基づいて
トランジスタの劣化の程度を検出する。あるいは、評価
により検出されたしきい値電圧Vth1 が所定の基準値に
対する許容範囲内に納まっているか否かによって、トラ
ンジスタの劣化を判断する。
【0017】なお、図1に示すように測定信号入力端子
2及び測定信号出力端子8を専用端子として設ける代わ
りに、他の信号の入力信号や出力端子と兼用になってい
てもよい。
【0018】図2は、本発明に係る半導体集積回路装置
の第2実施形態を示す図であり、同図(A)は、この半
導体集積回路装置の通常使用状態を示し、同図(B)
は、エレクトロマイグレーションによるアルミニウム配
線の抵抗値の変化を測定するモードに切り換えた状態を
示している。この集積回路装置が図1に示す実施形態と
異なるのは、図1のゲート4(評価用トランジスタ)の
代わりに、測定用回路内に、アルミニウムよりなる評価
用配線パターン9及びそのパターン9の入力側の一端に
接続されてなるゲート3cが設けられており、そのゲー
ト3cのゲートは切替えスイッチ5を介して通常の入力
端子1または測定信号入力端子2に択一的に接続され、
かつ評価用配線パターン9の出力側の一端は測定信号出
力端子8に接続されている点である。その他の構成につ
いては、上記第1実施形態と同じであるので、同一の符
号を付して説明を省略する。
【0019】切替えスイッチ5は、通常の使用時、すな
わち非評価時には、図2(A)に示すように、評価用配
線パターン9の入力側が、ゲート3cを介して通常の入
力端子1に接続され、また配線抵抗の評価時には、図2
(B)に示すように、評価用配線パターン9の入力側
が、ゲート3cを介して測定信号入力端子2に接続され
るように、外部から入力される切替え信号または内部の
図示しない制御回路から出力される制御信号等により、
切り替わる。
【0020】通常の使用状態においては、切替えスイッ
チ5が通常の入力端子1側に切り替わっていることによ
り、評価用配線パターン9には、内部ロジック6内の所
定の配線経路(図示省略)に流れる電流と同様の電流が
流れ、内部ロジック6内の配線経路(図示省略)と同様
にエレクトロマイグレーションにより劣化していく。
【0021】従って、評価用配線パターン9には、最も
エレクトロマイグレーションの起こり易いような電流が
流れるようになっているとよい。すなわち、評価用配線
パターン9に流れる電流は、一方向のみに流れ、かつで
きるだけ電流値が大きく、しかも電流が流れている時間
的割合が大きいほどよい。つまり、内部ロジック6内に
おいて、そのような電流が流れる配線経路において最も
エレクトロマイグレーションが進行するので、内部ロジ
ック6内のアルミニウム配線の最も進んだ劣化を検知す
ることができるからである。
【0022】この半導体集積回路装置の作用は以下の通
りである。通常使用状態においては、上述したように、
切替えスイッチ5が通常の入力端子1側に切り替わって
いることにより、評価用配線パターン9は内部ロジック
6内の所定のアルミニウム配線と同じ様に劣化してい
く。配線抵抗の評価時には、スイッチ5を測定信号入力
端子2側に切替え、測定用の電圧を印加して評価用配線
パターン9に流れる電流値I1 を検出する。この抵抗値
I1 と、例えば同じ印加電圧に対する当初の電流値I0
とを比較してアルミニウム配線の劣化の程度を検出す
る。あるいは、評価により検出された電流値I1 が所定
の基準値に対する許容範囲内に納まっているか否かによ
って、アルミニウム配線の劣化を判断する。または、評
価用配線パターン9を伝播する信号の遅延時間の変動に
基づいて、配線の劣化の程度を評価するようにしてもよ
い。
【0023】なお、図2に示すように測定信号入力端子
2及び測定信号出力端子8を専用端子として設ける代わ
りに、他の信号の入力信号や出力端子と兼用になってい
てもよい。
【0024】図3は、本発明に係る半導体集積回路装置
の第3実施形態を示す図である。この集積回路装置は、
トランジスタのしきい値電圧Vthの変化によるトランジ
スタの劣化を評価する測定用回路を備えているが、以下
の点で図1に示す実施形態と異なっている。すなわち、
図1の切替えスイッチ5をなくし、評価用トランジスタ
(ゲート4)の入力(ゲート)と内部ロジック6への入
力用ゲート3aのゲートとを通常の入力端子1に共通接
続して、通常の入力端子1を図1の測定信号入力端子2
として兼用するとともに、トランジスタのしきい値電圧
Vthの基準となるゲート11(リファレンス用トランジ
スタ)を設け、そのリファレンス用トランジスタの入力
及び出力にそれぞれ端子102,108を接続してなる
リファレンス用回路を設けた点である。その他の構成に
ついては、図1に示す第1実施形態と同じであるので、
同一の符号を付して説明を省略する。
【0025】この集積回路装置では、トランジスタのし
きい値電圧Vthの評価時に、評価用トランジスタ(ゲー
ト4)のしきい値電圧Vth1 と、リファレンス用トラン
ジスタ(ゲート11)のしきい値電圧Vth2 とを比較し
て、劣化の程度を判断する。評価用トランジスタ(ゲー
ト4)は内部ロジック6内の所定のトランジスタと同じ
様に劣化している。一方、通常使用時には、リファレン
ス用回路を動作させないので、リファレンス用トランジ
スタ(ゲート11)は初期状態の特性(しきい値電圧V
th)を保っていると考えられる。それらを比較すること
によって、集積回路装置の個体差による影響がなくな
り、より正確にトランジスタの劣化の程度を評価するこ
とができる。
【0026】図4は、本発明に係る半導体集積回路装置
の第4実施形態を示す図である。この集積回路装置は、
エレクトロマイグレーションによるアルミニウム配線の
劣化を評価する測定用回路を備えているが、以下の点で
図2に示す第2実施形態と異なっている。すなわち、図
2の切替えスイッチ5をなくし、評価用配線パターン9
の入力側に接続されたゲート3cと内部ロジック6への
入力用ゲート3aとを通常の入力端子1に共通接続し
て、通常の入力端子1を図2の測定信号入力端子2とし
て兼用するとともに、アルミニウム配線パターンの抵抗
値の基準となるリファレンス用配線パターン10を設
け、そのリファレンス用配線パターン10の入力にゲー
ト3dを介して端子102を接続し、さらにリファレン
ス用配線パターン10の出力に端子108を接続してな
るリファレンス用回路を設けた点である。その他の構成
については、図2に示す第2実施形態と同じであるの
で、同一の符号を付して説明を省略する。
【0027】この集積回路装置では、配線抵抗の評価時
に、評価用配線パターン9の測定結果と、リファレンス
用配線パターン10の測定結果とを比較して、劣化の程
度を判断する。評価用配線パターン9は内部ロジック6
内の所定のアルミニウム配線と同じ様に劣化している。
一方、通常使用時には、リファレンス用回路を動作させ
ないので、リファレンス用配線パターン10は初期状態
の特性(抵抗値)を保っていると考えられる。それらを
比較することによって、集積回路装置の個体差による影
響がなくなり、より正確にエレクトロマイグレーション
によるアルミニウム配線の劣化の程度を評価することが
できる。
【0028】図5は、本発明に係る半導体集積回路装置
の第5実施形態を示す図である。この集積回路装置は、
図3に示す集積回路装置において、評価用トランジスタ
(ゲート4)の出力結果とリファレンス用トランジスタ
(ゲート11)の出力結果を比較器12に入力させ、そ
れら2つの出力結果の差を増幅させて比較器12より出
力端子118に出力させるようにしたものである。その
他の構成については、図3に示す第3実施形態と同じで
あるので、同一の符号を付して説明を省略する。
【0029】比較器12は、例えば、評価用トランジス
タ(ゲート4)の出力結果とリファレンス用トランジス
タ(ゲート11)の出力結果との差が許容範囲内であれ
ば“L(ロー)”レベル(または“H(ハイ)”レベ
ル)の信号を出力し、それら2つの出力結果の差が許容
範囲を超えていれば“H(ハイ)”レベル(または“L
(ロー)”レベル)の信号を出力するようになってい
る。従って、比較器12に接続された出力端子118
は、ディジタル信号を出力するようになっており、図1
〜図4に示す実施形態において出力端子8,108がア
ナログ信号を出力するようになっているのとは異なって
いる。
【0030】図6は、本発明に係る半導体集積回路装置
の第6実施形態を示す図である。この集積回路装置は、
図4に示す集積回路装置において、評価用配線パターン
9の出力結果とリファレンス用配線パターン10の出力
結果を比較器12に入力させ、それら2つの出力結果の
差を増幅させて比較器12より出力端子118に出力さ
せるようにしたものである。その他の構成については、
図4に示す第4実施形態と同じであるので、同一の符号
を付して説明を省略する。
【0031】比較器12は、例えば、評価用配線パター
ン9の出力結果とリファレンス用配線パターン10の出
力結果との差が許容範囲内であれば“L(ロー)”レベ
ル(または“H(ハイ)”レベル)の信号を出力し、そ
れら2つの出力結果の差が許容範囲を超えていれば“H
(ハイ)”レベル(または“L(ロー)”レベル)の信
号を出力するようになっている。従って、上記第5実施
形態で述べたように、比較器12に接続された出力端子
118は、ディジタル信号を出力するようになってい
る。
【0032】図7は、本発明に係る半導体集積回路装置
の第7実施形態を示す図である。この集積回路装置は、
図5に示す集積回路装置において、測定用信号を生成し
て評価用トランジスタ(ゲート4)とリファレンス用ト
ランジスタ(ゲート11)に供給する測定用信号生成回
路13と、その測定用信号生成回路13の動作を制御す
るとともに劣化の有無を判定する制御回路14を設け、
半導体集積回路装置の内部でトランジスタの劣化の評価
を自動的に行い、評価用トランジスタ(ゲート4)の出
力結果とリファレンス用トランジスタ(ゲート11)の
出力結果との差が許容範囲を超えている場合に出力端子
118にフラグを出力するようにしたものである。その
他の構成については、図5に示す第5実施形態と同じで
あるので、同一の符号を付して説明を省略する。
【0033】例えば、制御回路14には、図5の比較器
12に代わって、それと同等の機能を有する比較回路1
4aが設けられている。また、評価用トランジスタ(ゲ
ート4)は、排他的な切替えスイッチ15を介して、通
常の使用時には通常の入力端子1に接続され、一方、ト
ランジスタの劣化の評価時には測定用信号生成回路13
に接続されるようになっている。この切替えスイッチ1
5の切替え動作は、制御回路14により制御されてい
る。
【0034】なお、内部ロジック6や測定用回路ととも
に単一の集積回路装置に制御回路14や測定用信号生成
回路13を集積する代わりに、制御回路14や測定用信
号生成回路13を別のチップで構成してもよいし、マイ
クロプロセッサ等の制御回路を用いてもよい。
【0035】図8は、本発明に係る半導体集積回路装置
の第8実施形態を示す図である。この集積回路装置は、
図6に示す集積回路装置において、測定用信号を生成し
て評価用配線パターン9とリファレンス用配線パターン
10に供給する測定用信号生成回路13と、その測定用
信号生成回路13の動作を制御するとともに劣化の有無
を判定する制御回路14を設け、半導体集積回路装置の
内部でアルミニウム配線の劣化の評価を自動的に行い、
評価用配線パターン9の出力結果とリファレンス用配線
パターン10の出力結果との差が許容範囲を超えている
場合に出力端子118にフラグを出力するようにしたも
のである。その他の構成については、図6に示す第6実
施形態と同じであるので、同一の符号を付して説明を省
略する。
【0036】例えば、制御回路14には、図6の比較器
12に代わって、それと同等の機能を有する比較回路1
4aが設けられている。また、評価用配線パターン9の
入力側に接続されたゲート3cは、排他的な切替えスイ
ッチ15を介して、通常の使用時には通常の入力端子1
に接続され、一方、アルミニウム配線の劣化の評価時に
は測定用信号生成回路13に接続されるようになってい
る。この切替えスイッチ15の切替え動作は、制御回路
14により制御されている。
【0037】なお、内部ロジック6や測定用回路ととも
に単一の集積回路装置に制御回路14や測定用信号生成
回路13を集積する代わりに、制御回路14や測定用信
号生成回路13を別のチップで構成してもよいし、マイ
クロプロセッサ等の制御回路を用いてもよい。
【0038】上記各実施形態によれば、半導体集積回路
装置を実際のシステムに搭載して稼動させながら、その
集積回路装置内において実際に動作している回路部分
が、初期状態と比べてどれだけ劣化したかを知ることが
できるので、その集積回路装置が使用限界になっている
かどうかを判定することができ、故障発生前に、壊れそ
うになっている集積回路装置を容易に発見し交換等の処
置を行うことができるので、突然のシステムダウンを回
避することができる。
【0039】また、上記各実施形態の半導体集積回路装
置は、突然のシステムダウンを回避することができるた
め、工場やプラント等の常時稼動させている必要のある
システムに適用されるのが適当である。
【0040】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【0041】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【0042】すなわち、実際のシステムに搭載されて稼
動されている半導体集積回路装置が故障する前に、シス
テムに搭載した状態のまま、特性の劣化を評価すること
ができるため、壊れそうになっている集積回路装置を容
易に発見し交換等の処置を行うことができるので、突然
のシステムダウンを回避することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体集積回路装置の第1実施形
態を示す概略図である。
【図2】本発明に係る半導体集積回路装置の第2実施形
態を示す概略図である。
【図3】本発明に係る半導体集積回路装置の第3実施形
態を示す概略図である。
【図4】本発明に係る半導体集積回路装置の第4実施形
態を示す概略図である。
【図5】本発明に係る半導体集積回路装置の第5実施形
態を示す概略図である。
【図6】本発明に係る半導体集積回路装置の第6実施形
態を示す概略図である。
【図7】本発明に係る半導体集積回路装置の第7実施形
態を示す概略図である。
【図8】本発明に係る半導体集積回路装置の第8実施形
態を示す概略図である。
【符号の説明】
1 入力端子 2 測定信号入力端子 4,9 評価用素子 6 内部ロジック 7 出力端子 8,118 測定信号出力端子 10,11 リファレンス用素子 12,14a 比較手段 13 測定用信号生成回路 14 制御回路 15 切替え手段

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 入力端子及び出力端子を備え、かつ通常
    動作時に駆動される回路部と、通常動作時に前記回路部
    内の所定の素子への入力信号が分岐されて入力される評
    価用素子と、特性評価時に測定用信号を受け取って前記
    評価用素子へ入力させる測定信号入力端子と、前記評価
    用素子の出力信号を出力する測定信号出力端子とを具備
    することを特徴とする半導体集積回路装置。
  2. 【請求項2】 前記評価用素子と同一の初期特性を有
    し、通常動作時には信号が入力されず、かつ特性評価時
    にのみ測定用信号が入力されるリファレンス用素子を具
    備することを特徴とする請求項1記載の半導体集積回路
    装置。
  3. 【請求項3】 特性評価時に前記評価用素子の出力信号
    と前記リファレンス用素子の出力信号とを比較し、その
    比較結果を前記測定信号出力端子を介して出力する比較
    手段を具備することを特徴とする請求項2記載の半導体
    集積回路装置。
  4. 【請求項4】 入力端子及び出力端子を備え、かつ通常
    動作時に駆動される回路部と、通常動作時に前記回路部
    内の所定の素子への入力信号が分岐されて入力される評
    価用素子と、該評価用素子と同一の初期特性を有し、か
    つ通常動作時には信号入力のないリファレンス用素子
    と、特性評価時に測定用信号を生成して前記評価用素子
    及び前記リファレンス用素子に入力させる測定用信号生
    成回路と、前記評価用素子に入力される信号を、測定用
    信号と通常動作時の入力信号のいずれか一方に切り替え
    る切替え手段と、特性評価時に前記評価用素子の出力信
    号と前記リファレンス用素子の出力信号とを比較する比
    較手段と、該比較手段による比較結果を出力する出力端
    子と、前記測定用信号生成回路と前記切替え手段と前記
    比較手段を制御する制御回路とを具備することを特徴と
    する半導体集積回路装置。
  5. 【請求項5】 前記評価用素子は、トランジスタである
    ことを特徴とする請求項1、2,3または4記載の半導
    体集積回路装置。
  6. 【請求項6】 前記評価用素子は、アルミニウム配線パ
    ターンよりなる素子であることを特徴とする請求項1、
    2,3または4記載の半導体集積回路装置。
JP9182083A 1997-07-08 1997-07-08 半導体集積回路装置 Pending JPH1127128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9182083A JPH1127128A (ja) 1997-07-08 1997-07-08 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9182083A JPH1127128A (ja) 1997-07-08 1997-07-08 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH1127128A true JPH1127128A (ja) 1999-01-29

Family

ID=16112070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9182083A Pending JPH1127128A (ja) 1997-07-08 1997-07-08 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH1127128A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339389B2 (en) 2004-03-24 2008-03-04 Nec Electronics Corporation Semiconductor device incorporating characteristic evaluating circuit operated by high frequency clock signal
JP2009164730A (ja) * 2007-12-28 2009-07-23 Nec Corp クロック伝搬回路
JP2010203816A (ja) * 2009-03-02 2010-09-16 Nec Corp 劣化診断装置及び劣化診断方法
JP2011047733A (ja) * 2009-08-26 2011-03-10 Nec Corp 劣化検出回路、劣化検出システム及び劣化検出方法
JP2012149981A (ja) * 2011-01-19 2012-08-09 Nec Corp スイッチング素子の劣化診断回路及びその動作方法
JP2012154809A (ja) * 2011-01-26 2012-08-16 Mitsubishi Electric Corp モニタリング装置及びモニタリングシステム
JP5382126B2 (ja) * 2009-09-07 2014-01-08 日本電気株式会社 経年劣化診断装置、経年劣化診断方法
WO2014042116A1 (ja) * 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
JP2014509786A (ja) * 2011-03-07 2014-04-21 ザイリンクス インコーポレイテッド 集積回路における装置性能のキャリブレーション
JP2014077697A (ja) * 2012-10-10 2014-05-01 Tokyo Metropolitan Univ 検査装置および検査方法
WO2023209996A1 (ja) * 2022-04-28 2023-11-02 日立Astemo株式会社 半導体診断システム

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339389B2 (en) 2004-03-24 2008-03-04 Nec Electronics Corporation Semiconductor device incorporating characteristic evaluating circuit operated by high frequency clock signal
JP2009164730A (ja) * 2007-12-28 2009-07-23 Nec Corp クロック伝搬回路
JP2010203816A (ja) * 2009-03-02 2010-09-16 Nec Corp 劣化診断装置及び劣化診断方法
JP2011047733A (ja) * 2009-08-26 2011-03-10 Nec Corp 劣化検出回路、劣化検出システム及び劣化検出方法
US8519730B2 (en) 2009-08-26 2013-08-27 Nec Corporation Circuit, system, and method for degradation detection
JP5382126B2 (ja) * 2009-09-07 2014-01-08 日本電気株式会社 経年劣化診断装置、経年劣化診断方法
JP2012149981A (ja) * 2011-01-19 2012-08-09 Nec Corp スイッチング素子の劣化診断回路及びその動作方法
JP2012154809A (ja) * 2011-01-26 2012-08-16 Mitsubishi Electric Corp モニタリング装置及びモニタリングシステム
JP2014509786A (ja) * 2011-03-07 2014-04-21 ザイリンクス インコーポレイテッド 集積回路における装置性能のキャリブレーション
WO2014042116A1 (ja) * 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
JP2014077697A (ja) * 2012-10-10 2014-05-01 Tokyo Metropolitan Univ 検査装置および検査方法
WO2023209996A1 (ja) * 2022-04-28 2023-11-02 日立Astemo株式会社 半導体診断システム

Similar Documents

Publication Publication Date Title
JP3587300B2 (ja) 集積回路装置
JPH1127128A (ja) 半導体集積回路装置
US8519730B2 (en) Circuit, system, and method for degradation detection
JP4882710B2 (ja) 負荷駆動装置の故障検出装置および負荷駆動用ic
US6765414B2 (en) Low frequency testing, leakage control, and burn-in control for high-performance digital circuits
US7847574B2 (en) Semiconductor device
JP4477388B2 (ja) 集積回路装置及びその評価方法
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
JP2007141882A (ja) 半導体装置、半導体装置の試験装置および試験方法
US7456656B2 (en) Semiconductor device and method of manufacturing the same
JP2007108041A (ja) テスト信号発生回路、機能追加回路モジュール、および、半導体デバイスの検査システム
JP4692255B2 (ja) 断線検出装置
US7535245B2 (en) Integrated circuit with integrated circuit section to aid in testing
JP2003229490A (ja) 半導体装置とその電源断検査方法
JP3196756B2 (ja) 半導体集積回路測定装置
JPH1152019A (ja) 半導体集積回路
KR19980065766A (ko) 회로 검사용 전류 감지 회로
JPH10253710A (ja) 半導体装置及びその測定方法
KR100367731B1 (ko) 내부전원 차단장치
JP2701780B2 (ja) 半導体集積回路
JP2847587B2 (ja) Mos型集積回路の試験装置及び試験方法
KR100352032B1 (ko) Ic 시험장치
JP3469970B2 (ja) 発振装置
JPH08178991A (ja) 故障検出装置
US7205812B1 (en) Hysterisis management for delay line