KR100352032B1 - Ｉｃ 시험장치 - Google Patents

Abstract

피시험IC의 전류유출측의 전원단자와 공통전위점과의 사이에 전류검출저항기를 접속하고, 이 전류검출저항기와 병렬로 단락스위치를 설치하여 피시험IC가 동작하는 모드에 흐르는 대전류를 이 단락스위치에 의해서 바이패스시키고, 피시험IC의 정지모드에 흐르는 전류를 전류검출저항기에 발생하는 전압으로 측정하여, 이 전류치가 규정치보다 클 때 피시험IC를 불량으로 판정하는 IC 시험장치에 있어서, 단락스위치를 온 상태로부터 오프 상태로 제어하는 회로에, 전류검출저항기에 발생하는 전압을 감시하는 전압비교기를 설치하고, 이 전압비교기가 전류검출저항기의 전압이 규정치보다 상승한 것을 검출하면 단락스위치를 온 상태로 되돌리는 제어를 실행하는 제어수단과, 단락스위치를 서서히 오프 상태로 제어하는 지연제어수단을 설치한다.

Description

ＩＣ 시험장치{IC TESTING DEVICE}

MOS형 회로에서는 능동소자가 상태를 반전동작할 때만 전류를 소비하고, 능동소자가 정지하고 있는 상태에서는 절연저항에 흐를 정도의 극히 미량의 전류밖에 흐르지 않는 특징을 가지고 있다.

종래부터, MOS형 회로로 구성되는 반도체 집적회로소자의 정지시에 흐르는 전원전류를 측정하고, 이 측정한 전원전류치가 규정보다 큰지 아닌지에 따라서 반도체 집적회로소자내에 단락 고장이나 개방고장이 존재한다고 판정하여, 반도체 집적회로소자의 양부를 판정하는 시험방법이 있다.

도 4는 종래 시험방법의 일례를 나타낸다. 피시험IC(11)의 전원공급단자(11A)에 전원회로(12)를 접속하고, 전원공급단자(11A)에 피시험IC(11)에 규정된 전원전압(V_dd)을 줌과 동시에, 피시험IC(11)의 전류유출측의 전원단자(11B)를 공통전위점(COM)에 접속한다.

전원회로(12)는 피시험IC(11)이 펄스상에 소비하는 전류(I_p)(도 5참조)를 늦지 않게 공급할 수 있도록 연산증폭기(12A)와, 전압원으로서 동작하는 DA 변환기(12B)에 의하여 구성된다.

즉, 연산증폭기(12A)의 비반전입력단자에 DA변환기(12B)에서 피시험IC(11)의 전원공급단자(11A)에 주어야 할 전압(V_dd)과 동일한 전압을 준다. 연산증폭기(12A)의 출력단자는 전류측정수단(13)을 통하여 센싱점(SEN)에 접속하고, 센싱점(SEN)을 통하여 피시험IC(11)의 전원공급단자(11A)에 전원전압(V_dd)를 줌과 동시에, 센싱점(SEN)의 전압을 연산증폭기(12A)의 반전입력단자에 귀환시킨다.

이 전원회로(12)의 회로구조에 의하면 DA변환기(12B)에서 피시험IC(11)의 전원전압(V_dd)을 발생시켜, 이 전압(V_dd)을 연산증폭기(12A)의 비반전입력단자에 공급함으로써, 연산증폭기(12A)는 센싱점(SEN)의 전압(V1)이, 비반전입력단자에 주어진 전압(V_dd)과 일치하도록 귀환동작하여, 이 귀환동작에 의해 피시험IC(11)의 전원공급단자(11A)에 전압(V_dd) 공급을 계속한다.

연산증폭기(12A)의 출력단자와 센싱점(SEN)과의 사이에 전류검출저항기(R_i)가 접속되어, 이 전류검출저항기(R_i)에 발생하는 전압을 측정하여 피시험IC(11)에 흐르는 전류(I_dd)를 측정한다. 이 예에서는 피시험IC(11)이 정지상태에 있는 경우의 전류(I_dd)(도 5참조)를 측정하는 경우에 관해서 설명한다. 이 정지상태로 흐르는 전류(I_dd)는 수μA∼수10μA 정도이기 때문에, 전류검출저항기(R_i)의 저항치는 100kΩ정도의 고저항이 된다. 따라서, 이 전류검출저항기(R_i)에는 병렬로 다이오드(D1과 D2)를 접속하여, 이 다이오드(D1과 D2)에 의해서 피시험IC(11)가 동작할 때 흐르는 전류(I_P)를 바이패스시키고 있다.

전류검출저항기(R_i)에 흐르는 전류(I_dd)에 의해서 발생하는 전압은 기껏 수10mV정도이다. 따라서 측정하려고 하는 전류(I_dd)에 의해서 발생하는 전압범위에서는 다이오드(D1과 D2)는 오프(off)의 상태를 유지한다. 전류검출저항기(R_i)에 발생하는 전압은 인산회로(13A)에서 꺼내지고, 출력단자(13B)에 도출된다. 이 출력단자(13B)에 도출된 전압(V_M)를 예컨대 AD변환기로 AD변환하여, 그 전압치(V_M)에서 전류(I_dd)를 산출하고, 전류치(I_dd)가 규정치보다 큰 경우는 그 IC를 불량으로 판정한다. 전류(I_dd)의 측정은 피시험IC(11)의 입력단자(11C)에 시험패턴신호를 입력하여, IC의 내부를 모든 정지모드에 설정하고, 모든 정지모드에서 전류(I_dd)의 값이 규정치보다 작으면 양품으로 판정한다.

그런데, 이 전원회로(12)에서는 피시험IC(11)가 동작하는 경우에 펄스상으로 전류(I_P)를 소비한다. 이 전류(I_P)는 연산증폭기(12A)에 의해서 구성되는 전원회로(12)로부터 공급되지만, 과도적으로 대전류(수mA∼수10mA)가 흐르기때문에, 연산증폭기(12A)에서는 응답지연이 발생한다. 이때문에 비교적 용량치가 큰 평활콘덴서(C1)를 전원회로(12)의 출력측에 접속하여, 전원회로(12)의 응답지연에 따르는 전압·전류의 저하를 보충하는 방법을 사용하고 있다.

이와 같이, 용량치가 큰 평활콘덴서(C1)를 접속해야만 함으로써, 센싱점(SEN)에 약간의 노이즈가 발생하면, 이 노이즈에 의해서 평활콘덴서(C1)에 노이즈전류(I_c1)가 흐른다. 이 노이즈전류(I_c1)는 전류측정수단(13)으로부터 공급되기때문에, 전류(I_dd)의 측정에 방해를 주는 경우가 있다.

이때문에, 최근의 경향으로서 도 6에 나타내듯이 피시험IC(11)의 전류유출측의 전원단자(11B)와 공통전위점(COM)과의 사이에 전류검출저항기(R_i)를 접속하고, 이 전류검출저항기(R_i)에 발생하는 전압을 측정하여 전류(I_dd)를 산출하는 방법을 생각할 수 있다.

이 경우에 전류검출저항기(R_i)에 병렬로 단락스위치(14)를 접속하여, 피시험IC(11)가 반전동작할 때에 이 단락스위치(14)를 온(on)에 제어하여, 이 때 흐르는 대전류(I_P)를 단락스위치(14)로 바이패스시키고 있다. 이때문에 단락스위치(14)는 고속동작이 가능하고도 온 저항이 작은 DMOS 등으로 불리고 있는 트랜지스터가 이용되고 있다.

이 도 6에 나타낸 회로구조에 의하면, 전원회로(12)의 전압이 일정치 이상이면 전원전압이 다소 변동하더라도, 정지시의 전류(I_dd)는 거의 변화하지않는다. 즉, 평활콘덴서(C1)에 흐르는 노이즈전류에 의한 영향을 받지않고, 정지시의 전류(I_dd)를 안정되게 측정할 수 있는 이점을 얻을 수 있다.

그러나 그 반면 단락스위치(14)가 오프가 되는 타이밍이 지나치게 빠르거나, 혹은 피시험IC(11)의 내부에서 발생하는 단락고장 등에 의해서 전류(I_dd)가 규정보다 큰 이유 등에 의해서, 전류검출저항기(R_i)에 비교적 큰 전류가 흘렀다고 하면, 전류검출저항기(R_i)에 큰 전압이 발생하고, 전류유출측의 전원단자(11B)의 전압이 상승하여, 피시험IC(11)가 오동작할 우려가 있다. 또한, 단락스위치(14)를 접속하는 배선에 인덕턴스성분이 발생하면, 이 인덕턴스성분에 펄스상에 큰 전류가 흐름으로써, 스파이크상의 노이즈를 발생하고, 이 스파이크 노이즈에 의해 피시험IC(11)를 파손시켜버릴 우려도 있다. 이때문에, 전류검출저항기(R_i)에 병렬로 다이오드(D3)를 접속하여, 이 다이오드(D3)에 의해서 전원단자(11B)의 전압이 스파이크 노이즈 등에 의해서 비정상적으로 상승하는 것을 저지하는 구성으로 하고 있다.

또한, 이와 같이 다이오드(D3)를 접속하면, 일반적으로 다이오드에는 PN 접합에 의한 오프용량성분이 존재하기때문에, 단락스위치(14)가 오프인 상태에서 다이오드(D3)의 오프용량에 노이즈전압 등에 의해 스파이크전류가 충전되면, 그 방전통로는 전류검출저항기(R_i) 만이 되고, 방전에 시간이 걸리는 부적합이 생긴다. 즉, 방전을 기다려 전류(I_dd)의 측정을 하기때문에, 전류의 측정에 시간이 걸리는 결점이 생긴다.

이 발명의 목적은 이들 부적합을 제거하여, 안전하면서 고속으로피시험IC(11)의 정지시에서의 전류(I_dd)를 측정하여, IC의 양부를 판정할 수 있는 IC 시험장치를 제공하고자 하는 것이다.

이 발명은 MOS형 회로로 구성되는 반도체 집적회로소자의 전원전류를 측정하여 소자의 양부(良否)를 판정하는 IC시험장치에 관한 것이다.

도 1은 이 발명에 의한 IC 시험장치의 1실시예를 설명하기위한 접속도,

도 2는 이 발명에 의한 IC 시험장치의 동작을 설명하기위한 파형도,

도 3는 도 1에 나타낸 단락스위치를 복수설치하는 경우의 단락스위치의 배치를 설명하기위한 평면도,

도 4는 종래의 기술을 설명하기위한 접속도,

도 5는 도 4의 동작을 설명하기위한 파형도,

도 6는 종래의 기술의 그 외의 예를 나타내는 접속도이다.

발명의 개시

이 발명에서는 피시험IC의 전류가 유출하는 측의 전원단자와 공통전위점과의 사이에 전류검출저항기를 접속하여, 이 전류검출저항기와 병렬로 단락스위치를 접속하고, 피시험IC가 대전류를 소비하는 상태에서는 그 대전류를 단락스위치에 의해서 바이패스시킴과 동시에, 단락스위치가 오프인 상태로 전류검출저항기에 발생하는 전압을 측정하고, 이 전압치에 의해서 피시험IC의 정지시에 있어서의 전류를 측정하여, 그 전류치가 소정치 이하인지 아닌지에 따라 IC의 양부를 판정하는 IC시험장치에 있어서,

단락스위치를 오프 상태로 제어하는 제어모드에 있어서, 전류검출저항기에 발생하는 전압이 소정치 이상으로 상승하는 것을 검출하여 단락스위치를 온 상태로 되돌리는 제어를 하는 제어수단과 단락스위치를 온 상태로부터 오프 상태로 제어하는 제어회로에 설치되고, 단락스위치가 오프로 반전하는 동작을 지연시켜, 서서히 오프 상태로 변화시키는 지연제어수단을 부가하여 IC 시험장치를 구성한 것이다.

이 발명에 의한 IC 시험장치의 구성에 의하면, 단락스위치가 오프 상태에 제어될 때에 전류검출저항기에 발생하는 전압이 소정치 이상으로 상승하는 것을 검출하면, 단락스위치를 온 상태에 되돌리는 제어수단을 설치하였기 때문에, 가령 피시험IC의 내부가 불량이고, 피시험IC에 입력되어 있는 신호의 상태로 단락고장의 영향이 발생하여, 전원전류의 값이 규정치 이상 흐르고 있고, 이 상태로 단락스위치를 오프시키면 전류검출저항기의 전압이 이상치까지 상승해버리는 경우에도, 단락스위치를 온 상태로 되돌리기때문에, 전류검출저항기에 큰 전압을 발생시키지않고 끝낼 수 있다.

이 결과, 피시험IC가 오동작하는 것, 혹은 파괴되는 것 같은 사고를 미연에 막을 수 있다. 또, 이 발명에서는 단락스위치를 오프로 제어할 때에 단락스위치가 오프 상태로 제어되는 동작을 서서히 지연동작시키는 지연제어수단을 설치하였기때문에, 단락스위치를 오프로 제어할 때에 전류검출저항기에 발생하는 전압이 소정치이상 존재하는 경우에, 단락스위치를 온 상태로 되돌리는 제어수단의 동작을 고정밀도로 실행시킬 수 있다. 이 결과, 전류검출저항기에 발생하는 전압이 크게 변동하는 것 같은 상황이 발생하는 것이 더욱 더 회피되고, 피시험IC의 오동작, 파괴 등의 사고 발생을 2중으로 방지할 수 있는 이점을 얻을 수 있다.

이 발명에서는 또, 단락스위치를 병렬로 복수설치한 IC시험장치를 제안한다. 이와 같이 단락스위치를 병렬로 복수 (N개) 설치한 구성에 의하면, 단락스위치에 피시험IC을 접속하는 배선의 인덕턴스성분은 1/N이 되어, 인덕턴스에 의해서 발생하는 스파이크 노이즈를 충분히 작게 할 수 있다.

또, 이 발명에서는 전류검출저항기를 복수 설치하여, 이 복수의 전류검출저항기를 레인지전환스위치에 의해서 선택적으로 회로에 접속하는 구성으로 하였기때문에 피시험IC의 전류측정을 적정한 전류측정레인지를 선택할 수있는 이점을 얻을수 있다.

이 발명에서는 또, 단락스위치가 오프인 상태에 있어서, 전류검출저항기에 발생하는 전압을 일정시간간격으로 샘플링하여, 그 각 샘플치의 변화량이 소정치이상인지 이하인지에 의하여 피시험IC의 양부를 판정하는 판정수단을 설치한 구성으로 했기 때문에, 비교적 짧은시간의 범위내에서 피시험IC의 양부를 판정할 수 있는 이점을 얻을 수 있다.

즉, 전류검출저항기에 발생하는 전압이 소정치를 넘는지 아닌지를 보고 피시험IC의 양부를 판정하는 판정방법을 택했다고 하면, 전류검출저항기에 발생하는 전압이 소정치에 달하는지 아닌지를 시간을 들여 감시해야만 한다. 이 때문에 판정결과를 내기까지 시간이 걸려, 시험에 요하는 시간이 길어져버리는 결점이 생기지만, 이 발명에서는 이 점을 복수회의 샘플링에 의해서 전류검출저항기에 발생하는 전압치의 변화를 감시하여, 각 샘플치의 변화량이 소정치 이하이면 전압의 상승율은 낮고, 최종치가 낮은 것을 알기때문에, 비교적 단시간에 양부의 판정을 할 수 있는 이점을 얻을 수 있다.

도 1에 이 발명에 의한 IC시험장치의 1실시예를 나타낸다. 도 4 및 도 6과 대응하는 부분에는 동일부호를 부여하여 표시한다. 이 발명에서는 피시험IC(11)의 전류유출측의 전원단자(11B)와 공통전위점(COM)과의 사이에 전류검출저항기(R_i)와 단락스위치(14)를 병렬접속하여, 피시험IC(11)가 대전류를 소비하는 상태에서는 단락스위치(14)를 온 상태로 제어하고, 피시험IC(11)가 정지상태에서는 단락스위치(14)를 오프로 제어하여 전류검출저항기(R_i)에 발생하는 전압을 측정하고, 이 전압치로부터 피시험IC(11)를 흐르는 전류(I_dd)를 산출하여, 그 전류치에 응해서 피시험IC(11)의 양부를 판정하는 IC시험장치에 있어서,

단락스위치(14)를 오프 상태로 제어하는 모드에서, 전류검출저항기(R_i)에 발생하는 전압이 소정치 이상으로 상승하는 것을 검출하여 단락스위치(14)를 온 상태로 되돌리는 제어를 하는 제어수단(15)을 설치한 점과,

단락스위치(14)를 온 상태로부터 오프 상태로 제어하는 제어회로가 설치되고, 단락스위치가 오프로 반전하는 동작을 완만히 변화하는 전압신호에 의해서 제어하는 지연제어수단(16)을 설치한 점을 특징으로 하는 것이다.

제어수단(15)은 연산증폭기(15A)와 비교전압(V_R)을 발생하는 전압원(15B)과,래치회로(15C) 및 게이트회로(15D)에 의하여 구성할 수 있다. 연산증폭기(15A)의 반전입력단자에 피시험IC(11)의 전원단자(11B)에 발생하는 전압(V_SS)을 공급하고, 비반전입력단자에는 전압원(15B)에서 비교전압(V_R)을 공급한다.

비교전압(V_R)은 피시험IC(11)의 전원단자(11B)의 전압(Vss)이 상승할 때 피시험IC(11)가 오동작을 시작하는 전압보다 낮은 예컨대 수mV 정도로 선정하고, 정상시는 단락스위치(14)가 온, 오프의 어느 상태에서도 연산증폭기(15A)는 H 논리를 출력하기를 계속한다. 이것에 대하여 이상시에는 전원단자(11B)의 전압(Vss)이 이 비교전압(V_R) 보다 높게 되어, 연산증폭기(15A)의 출력의 논리치가 L 논리로 하강한다.

래치회로(15C)는 단자(Tx₁)로부터 입력되는 측정신호(S_MES)(도 2C)가 상승할 때마다 연산증폭기(15A)의 출력의 상태 H논리를 판독한다. 따라서 래치회로(15C)는 출력단자(Q)에서 H논리를 출력하여, 게이트회로(15D)의 한 쪽의 입력단자에 H논리를 준다. 게이트회로(15D)의 다른 쪽의 입력단자에는 측정신호(S_MES)가 입력되기 때문에, 게이트회로(15D)는 측정신호(S_MES)가 H논리에 있을 동안만 H 논리의 신호를 출력하고, 측정신호(S_MES)가 L논리로 하강하면 L논리를 출력한다.

제어수단(15)으로부터 출력되는 신호는 지연제어수단(16)에 공급된다. 지연제어수단(16)은 인버터(16A)와, 시정수회로(16B)와, 역류저지용의 다이오드(16C)에의하여 구성된다. 피시험IC(11)에 대전류가 흐르고 있는 상태에서는 측정신호(S_MES)는 L논리로 유지된다. 따라서, 이 L논리의 신호는 지연제어수단(16)으로 H논리에 극성반전되어 단락스위치(14)의 게이트에 주어지기 때문에, 단락스위치(14)는 온 상태로 유지된다. 따라서, 이 상태에서는 피시험IC(11)를 흐르는 대전류는 단락스위치(14)를 통하여 공통전위점(COM)에 흐른다.

다음에 제어수단(15)과 지연제어수단(16)의 동작을 계속하여 설명한다. 제어수단(15)이 H논리를 출력하고 있는 상태에서는 단락스위치(14)는 오프 상태로 제어된다. 이 상태에서 측정신호(S_MES)가 L논리로 반전하면, 제어수단(15)의 출력(V_CON1)는 L논리로 하강한다. 지연제어수단(16)은 이 L논리의 신호를 극성반전시키고 시정수회로(16B)의 입력의 전위를 H논리에 상승한다. 이 결과, 역류저지 다이오드(16C)는 H논리를 주는 전압에 의해 도통하고, 시정수회로(16B)를 구성하는 콘덴서를 급속충전하여, 지연제어수단(16)의 출력신호로서는 H논리에 반전하는 경우는 측정신호(S_MES)가 L논리에 하강함과 동시에, 시간지연없이 상승한다.

이것에 대하여, 측정신호(S_MES)가 H 논리에 상승하는 경우는 제어수단(15)의 출력은 H논리로 상승한다. 따라서 지연제어수단(16)을 구성하는 인버터(16A)의 출력은 L논리로 하강하지만, 이 때 시정수회로(16B)를 구성하는 콘덴서에 충전되어 있는 플러스 전하는 다이오드(16C)에 의해 인버터(16A)에 빨아들여지는 것이 저지되고, 시정수회로(16B)를 구성하는 저항기를 통하여 서서히 방전하게 된다. 따라서, 저항기의 저항치를 고저항으로 설정해 놓음으로써, 콘덴서에 충전되어 있던 전압(V_CON2)의 저하를 도 2G에 나타내듯이 완만히 변화시킬 수 있다.

이와 같이, 단락스위치(14)의 게이트전극에 주는 제어전압(V_CON2)을 단락스위치(14)를 오프로 제어하는 모드에서는 서서히 전압(V_CON2)을 제로에 되돌리도록 지연제어함으로써, 피시험IC(11)의 전원전류(I_dd)의 상태가 대전류가 흐르고 있던 상태에서, 정지모드로 안정된 후에 단락스위치(14)를 오프 상태로 전환할 수 있다. 이 결과, 전류검출저항기(R_i)에 큰 전압이 발생하는 것을 억제한 상태에서 단락스위치(14)를 오프 상태로 제어할 수가 있기때문에, 제어수단(15)을 안정되게 동작시킬 수 있다.

이 발명에서는 또, 단락스위치(14)를 14₁∼14_n과 같이 복수설치한 구성도 제안하고 있다. 이와 같이 단락스위치(14)를 14₁∼14_n과 같이 복수설치함으로써 피시험IC(11)의 전원단자(11B)와 단락스위치(14₁∼14_n)와의 사이를 접속하는 배선에 발생하는 인덕턴스성분을 작게 할 수 있다. 단락스위치(14₁∼14_n)의 수를 N개로 한 경우, 인덕턴스성분은 단락스위치를 1개로 한 경우의 1/N으로 할 수 있다. 이와 같이, 인덕턴스성분을 작게 할 수 있음으로써, 피시험IC(11)을 동작시켜, 단락스위치(14₁∼14_n)에 비교적 큰 전류를 흘리더라도, 인덕턴스성분에 의해 발생하는 예컨대 스파이크 노이즈 등의 발생이 억제되고, 피시험IC(11)가 파손되는 사고를 방지하는 이점을 얻을 수 있다.

도 3에 복수의 단락스위치(14₁∼14_n)를 배치하는 구조를 나타낸다. 이 예에서는 피시험IC(11)를 장착하는 IC 소켓(18)의 주위에 복수의 단락스위치(14₁∼14_n)를 배치하여, 각 단락스위치(14₁∼14_n)에 대한 배선길이를 가급적 짧게 하도록 한 경우를 나타낸다.

전류검출저항기(R_i)는 도 1에 나타내는 예에서는 R_i1와 R_i22개 설치하여, 이들 2개의 전류검출저항기(R_i1와 R_i2)를 레인지전환스위치(22A, 22B)를 통하여 선택적으로 공통전위점(COM)에 접속하는 구조로 한 경우를 나타낸다. 이 레인지전환스위치(22A와 22B)의 게이트에 단자(T_X2와 T_X3)로부터 레인지신호(1)과 레인지신호(2)를 줘, 어딘가 한 쪽을 온 상태로 제어함으써, 전류검출저항기(R_i1와 R_i2)를 선택적으로 전원단자(11B)와 공통전위점(COM)과의 사이에 접속한다.

23은 레인지신호(1)과 레인지신호(2)를 레인지전환스위치(22A와 22B)에 공급하는 신호에 알맞은 신호로 변환하는 코드변환수단을 나타낸다. 레인지신호(1)과 레인지신호(2)는 전류측정수단(13)에 설치한 메모리(13C)의 입력단자(D_Y, D_Z)에 입력하여, 레인지의 선택상태를 메모리(13C)에 기억시킨다. 또한, 24는 지연제어수단(16)으로부터 출력되는 제어전압(V_CON2)을 전류측정수단(13)에 설치한 메모리(13C)에 입력하기위한 신호로 변환하는 레벨변환수단을 나타낸다.

전류측정수단(13)은 이 예에서는, 전류검출저항기(R_i1, R_i2)에 발생하는 전압을 AD 변환하는 AD 변환기(13B)와, 이 AD 변환기(13B)에서 AD 변환한 전압치를 기억하는 메모리(13C)와, 메모리(13C)와 AD 변환기(13B)를 제어하는 콘트롤러(13D)에 의하여 구성할 수 있다. 이 콘트롤러(13D)는 도 2에 나타내듯이, 복수의 스타트신호(S₁, S₂, S₃)가 주어지고, 이 스타트신호(S₁, S₂, S₃)에 의해서 전류검출저항(R_i1또는 R_i2)에 발생하는 전압을, 복수회에 걸쳐 AD 변환하여 입력하도록 제어하는 동작을 실행한다.

메모리(13C)에 넣은 각 샘플 데이터는 판정수단(25)으로 판독하고, 각 샘플마다의 차이를 산출한다. 이 차이의 값이 미리 정한 값 이상으로 발생한 경우는 전류검출저항기(R_i1또는 R_i2)에 흐르는 전류치가 크다고 판정하여, 불량품으로 판정시킨다. 각 샘플치의 차이 값이 설정치보다 작으면 전류검출저항기(R_i1또는 R_i2)에 흐르는 전류치가 작다고 판정하여, 양품으로 판정한다. 이 판정동작은 도 2에 나타내듯이, 피시험IC(11)에 각종의 패턴신호를 줘, 모든 정지모드에 대하여 실행된다.

도 2에 나타내는 테스트주기(T₁)의 정지모드에서는 단자(11B)에 발생하는 전압(V_SS)이 작기때문에 양품으로 판정된다.

테스트주기(T₂)에서는 단락스위치(14₁∼14_n)이 오프 상태로 되돌아갈 때에, 피시험IC(11)를 흐르는 전류(I_dd)가 정지모드의 전류치보다 크기때문에 전압(V_SS)이 급상승하고, 이 전압(V_SS)의 상승을 제어수단(15)이 검출하여 L논리신호(도 2F)를출력하였기 때문에, 단락스위치(14₁∼14_n)을 온 상태로 되돌려, 전압(V_SS)의 상승을 억제한 경우를 나타낸다. 이 경우에는 메모리(13C)의 입력단자(D_X)에 H논리의 신호 ERR (도 2I)가 입력되기 때문에, 이 신호ERR가 읽어낸 테스트주기는 불량으로 판정한다.

테스트주기(T₃)에서는 전원단자(11B)의 전압(V_SS)의 상승율이 규정치보다 높고, 최종 전류치(장시간에 걸쳐 전류(I_dd)가 안정되는 값)가 규정치보다 크다고 판정한 경우를 나타낸다.

이상 설명하였듯이, 이 발명에 의하면 제어수단(15)과 지연제어수단(16)을 설치한 점과, 또 단락스위치를 복수 설치한 구성에 의해 피시험IC(11)를 파손시키는 것같은 사고를 일으키지않고 안전하게 정지모드에서의 전류치를 측정할 수 있다.

또, 정지모드에서의 전류의 증가를 복수회에 걸쳐 AD 변환하여 입력하고, 그 각 샘플의 차이를 구하고 매회의 증가량을 구하여, 최종치를 예측하는 방법을 채용하였기 때문에, 단락스위치가 오프 상태로 되돌아간 시점에서, 얼마안된 시간에 양부를 판정할 수 있다.

따라서, 다량의 IC를 단시간에 시험할 수 있는 이점도 얻어져, IC 제조회사에서 이용함으로써 그 효과가 발휘된다.

Claims (18)

1. 전류가 유출하는 피시험IC의 전원단자와 공통전위점과의 사이에 접속되며, 전류 검출 저항기를 포함하는 전류 검출기;

   상기 전류 검출기와 병렬로 접속되고, 대전류가 피시험IC에 의해 소비되는 상태에서는 상기 대전류가 단락스위치에 의해 바이패스되고, 단락스위치가 오프 상태인 동안에는 상기 전류 검출 저항기에 발생하는 전압을 측정하고, 상기 측정된 전압에 의해 정지 상태동안의 피시험IC의 전류를 측정함으로써, 측정된 정지 전류치가 소정치이하인지 여부에 따라 IC의 양부를 판정하게 하는 단락스위치;

   상기 단락스위치를 오프 상태로 제어하는 제어모드에 있어서, 상기 전류 검출 저항기에 발생하는 전압이 소정치 이상으로 상승하는 것을 검출하여 상기 단락스위치를 온 상태로 되돌리는 제어를 수행하는 제어수단;

   상기 단락스위치를 온 상태로부터 오프 상태로 제어하는 제어회로에 구비되고, 상기 단락스위치가 온 상태로부터 오프 상태로 반전하는 동작을 지연시켜, 점차적으로 오프 상태로 변화시키는 지연 제어수단;을 포함하는 것을 특징으로 하는 IC 시험 장치.
2. 제 1 항에 있어서, 상기 단락스위치의 복수개가 구비되고 서로 병렬로 접속된 것을 특징으로 하는 IC 시험 장치.
3. 제 1 항에 있어서, 서로 병렬로 접속된 복수의 전류 검출기를 포함하고, 상기 전류 검출기 각각은 전류 검출 저항기와 직렬로 접속된 스위치를 구비하는 것을 특징으로 하는 IC 시험장치.
4. 제 2 항에 있어서, 서로 병렬로 접속된 복수의 전류 검출기를 포함하고, 상기 전류 검출기 각각은 전류 검출 저항기와 직렬로 접속된 스위치를 구비하는 것을 특징으로 하는 IC 시험장치.
5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서, 상기 단락스위치가 오프 상태로 제어되어 있는 상태에서 상기 전류 검출 저항기에 발생한 전압을 일정 시간 간격으로 샘플링하여, 그 샘플치의 변화량이 소정치 이상이면 상기 피시험IC를 불량품으로 판정하고, 소정치 이하이면 양품으로 판정하는 판정수단을 더 포함하는 것을 특징으로 하는 IC 시험장치.
6. 전류가 유출하는 피시험IC의 전원단자와 공통전위점과의 사이에 접속되며, 전류 검출 저항기를 포함하는 전류 검출기;

   상기 전류 검출기와 병렬로 접속되고, 대전류가 피시험IC에 의해 소비되는 피시험IC의 작동모드에서는, 온 상태로 스위치되어 대전류가 단락스위치에 의해 바이패스되고, 적은 정지 전류가 피시험IC에 의해 소비되는 피시험IC의 제어모드에서는, 오프 상태로 스위치되어 정지 전류가 전류 검출기를 통하여 흘러 전류 검출기에 전압을 발생시키게 하는 단락스위치;

   피시험IC가 제어모드에 있는 동안, 전류 검출기에 발생하는 전압에 의해 피시험IC의 정지 전류를 측정하고, 상기 측정된 정지 전류치가 소정치이하인지 여부에 따라 피시험IC가 양품인지 여부를 판정하는 판정수단;

   피시험IC의 제어모드에서,전류 검출기에 발생하는 전압이 비교전압을 초과하는지 여부를 결정하고, 비교전압을 초과하는 전압을 검출하자마자, 상기 단락스위치가 오프 상태로부터 온 상태로 스위치되도록 제어하는 제어수단; 및

   시간 지연과 함께 상기 단락스위치를 온 상태로부터 오프 상태로 변화시키는 지연 제어수단;을 포함하는 것을 특징으로 하는 IC 시험장치.
7. 제 6 항에 있어서, 상기 판정수단은

   상기 피시험IC가 제어모드에 있는 동안, 상기 전류 검출기에 발생하는 전압을 샘플링하는 수단; 및

   상기 전압의 샘플치의 변화량이 소정치이상이면 피시험IC를 불량품으로 판정하고, 소정치이하이면 양품으로 판정하는 수단;을 포함하는 것을 특징으로 하는 IC 시험장치.
8. 제 6 항에 있어서, 상기 전류 검출기는 다른 저항치를 가지는 복수의 전류 검출 저항기 및 복수의 레인지전환스위치를 포함하고, 상기 전류 검출 저항기 각각은 상기 전류 검출기의 전류 측정 레인지를 전환할 수 있도록 선택적으로 스위치되는 개개의 레인지전환스위치와 직렬로 접속되는 것을 특징으로 하는 IC 시험장치.
9. 측정되어지는 정지 전류가 유출하는 피시험IC의 전원단자와 공통전위점과의 사이에 접속되고, 전류 검출 저항기를 포함하는 전류 검출기;

   온 상태동안 전류 검출기를 단락시키는 단락스위치;

   상기 단락스위치가 오프 상태에 있는 동안, 상기 전류 검출기를 통한 피시험IC의 정지전류의 흐름에 기인하여 상기 전류 검출기에 발생하는 정지 전압을 측정하고, 그 측정된 정지 전압에 의하여 상기 정지 전류를 측정하여, 그 측정된 정지 전류치가 소정치이하인지 여부에 따라 피시험IC가 양품인지 여부를 판정하게 하는 전류 측정 수단;

   피시험IC의 작동모드 및 제어모드를 교대로 지정하도록 거기에 인가된 측정신호에 따라 단락스위치를 온 상태와 오프 상태사이에서 교대로 스위치시켜, 작동모드동안에는 피시험IC에서 소비되는 대전류가 공통전위점으로 바이패스되며, 제어모드동안에는 피시험IC에서 소비되는 정지 전류가 상기 전류 검출기를 통하여 흐르도록 하고, 제어모드동안에 전류 검출기에 발생하는 정지 전압에 응답하여 정지 전압이 비교전압을 초과하는 것을 검출할 때에 상기 단락스위치를 오프 상태로부터 온 상태로 스위치하는 제어수단;

   상기 제어수단의 제어에서 온 상태로부터 오프 상태로 스위칭함에 있어서 상기 단락스위치를 지연시키는 지연 제어수단;을 포함하는 것을 특징으로 하는 IC 시험장치.
10. 피시험IC에서 소비되는 전류가 유출하는 피시험IC의 전원단자와 공통전위점과의 사이에 접속되고, 전류 검출 저항기를 포함하는 전류 검출기;

    상기 전류 검출기와 병렬로 접속되는 단락스위치;

    대전류가 소비되는 피시험IC의 작동모드와 적은 정지 전류가 소비되는 피시험IC의 제어모드를 교대로 지정하는 측정신호 및 피시험IC의 전원단자에서의 전압을 공급받고, 피시험IC의 작동모드를 지정할 때 상기 측정신호에 응답하여 상기 단락스위치를 온 상태로 스위치하는 스위치-온 제어 상태 또는 피시험IC의 제어모드를 지정할 때 상기 측정신호에 응답하여 상기 단락스위치를 오프 상태로 스위치하는 스위치-오프 제어 상태를 지정하는 출력 신호를 발생시키는 제어수단;

    상기 제어수단의 상기 출력 신호를 공급받아, 상기 제어수단의 상기 출력 신호가 스위치-온 제어 상태를 지정할 때 상기 단락스위치를 오프 상태로부터 온 상태로 스위치되도록 제어하고, 상기 제어수단의 상기 출력 신호가 스위치-오프 제어 상태를 지정할 때 상기 단락스위치를 시간 지연과 함께 온 상태로부터 오프 상태로 스위치되도록 제어하는 지연 제어수단; 및

    상기 피시험IC의 제어모드동안에 피시험IC의 전원단자에서의 전압을 측정하고, 상기 측정된 전압에 의해 상기 정지 전류를 측정하여, 상기 측정된 정지 전류치가 소정치이하인지 여부에 따라 피시험IC가 양품인지 여부를 판정하는 수단;을 포함하는 것을 특징으로 하는 IC 시험장치.
11. 제 10 항에 있어서, 상기 제어수단은,

    피시험IC의 전원단자에서의 전압을 공급받아, 상기 전압이 비교전압을 초과하는 것을 검출할 때의 상기 전압의 이상 상태 또는 피시험IC의 상기 각각의 제어모드동안에 비교전압을 초과하지 않을 때의 전압의 정상 상태를 지시하는 출력 신호를 발생시키는 제1수단; 및

    피시험IC의 상기 각각의 제어모드동안에 상기 제1수단의 출력 신호가 전압의 이상 상태를 지시할 때와 피시험IC의 상기 각각의 작동모드동안에, 상기 단락스위치를 온 상태로 제어하는 스위치-온 제어 상태 또는 피시험IC의 상기 각각의 제어모드동안에 상기 제1수단의 상기 출력신호가 전압의 정상 상태를 지시할 때, 상기 단락스위치를 오프 상태로 제어하는 스위치-오프 제어 상태를 지정하는, 상기 제어수단의 상기 출력 신호로서의 제어 전압을 발생시키는 제2수단;을 포함하는 것을 특징으로 하는 IC 시험장치.
12. 전류가 유출하는 피시험IC의 전원단자와 공통전위점과의 사이에 접속되고, 전류 검출 저항기를 포함하는 전류 검출기;

    상기 전류 검출기와 병렬로 접속되는 단락스위치;

    대 전류가 피시험IC에서 소비되는 피시험IC의 작동모드 또는 적은 정지 전류가 피시험IC에서 소비되는 피시험IC의 제어모드를 교대로 지정하는 측정신호에 응답하여, 상기 측정신호가 피시험IC의 작동모드를 지정할 때는 제1상태 또는 상기 측정신호가 피시험IC의 제어모드를 지정할 때는 제2상태를 지정하는 출력 신호를 발생시키는 제어수단;

    지연 제어수단에 공급되는 상기 제어수단의 상기 출력 신호에 응답하여, 상기 제어수단의 상기 출력 신호가 제1 상태를 지정할 때는 오프 상태로부터 온 상태로 스위치되며, 상기 제어수단의 상기 출력 신호가 제2상태를 지정할 때는 시간 지연과 함께 온 상태로부터 오프 상태로 스위치되는 것과 같은 방식으로 상기 단락스위치를 제어하는 지연 제어수단;

    피시험IC의 상기 제어모드동안에 피시험IC의 전원단자에서의 전압을 측정하고, 상기 측정된 전압에 의하여 정지 전류를 측정하는 전류 측정 수단; 및

    상기 측정된 정지 전류치가 소정치이하인지 여부에 따라 피시험IC가 양품인지 여부를 판정하는 판정수단;을 포함하는 것을 특징으로 하는 IC 시험장치.
13. 제 12 항에 있어서,

    상기 제어수단의 상기 출력신호의 상기 제1상태는 상기 단락스위치를 온 상태로 스위치하기 위한 스위치-온 제어 상태를 지정하고,

    상기 제어수단의 상기 출력신호의 상기 제2상태는 상기 단락스위치를 오프 상태로 스위치하기 위한 스위치-오프 제어 상태를 지정하는 것을 특징으로 하는 IC 시험장치.
14. 제 12 항에 있어서, 상기 제어수단은,

    피시험IC의 전원단자에서의 전압을 공급받아, 상기 전압이 비교전압을 초과하는 것을 검출할 때의 전압의 이상 상태 또는 상기 전압이 비교전압을 초과하지 않는 것을 검출할 때의 전압의 정상 상태를 지시하는 출력 신호를 발생시키는 제1수단; 및

    상기 피시험IC의 상기 각각의 제어모드동안에 상기 제1수단의 상기 출력 신호가 전압의 이상 상태를 지시할 때와 피시험IC의 상기 각각의 작동모드동안에, 상기 단락스위치를 온 상태로 제어하는 제1 상태 또는 상기 피시험IC의 상기 각각의 제어모드동안에 상기 제1수단의 상기 출력신호가 정상 상태를 지시할 때에, 상기 단락스위치를 오프 상태로 제어하는 제2 상태를 지정하는, 상기 출력 신호로서의 제어 전압을 발생시키는 제2수단;을 포함하는 것을 특징으로 하는 IC 시험장치.
15. 제 6 항, 제 9 항, 제 11 항, 및 제 14 항 중 어느 한 항에 있어서, 상기 비교전압은 피시험IC가 오작동을 시작할 때의 한계전압보다 낮은 전압으로 선정되는 것을 특징으로 하는 IC 시험장치.
16. 제 6 항, 제 9 항, 제 10 항, 및 제 12 항 중의 어느 한 항에 있어서, 서로 병렬로 접속된 복수의 단락스위치를 포함하는 것을 특징으로 하는 IC 시험장치.
17. 제 16 항에 있어서, 서로 병렬로 접속된 복수의 전류 검출기를 포함하고, 상기 각각의 전류 검출기는 그 각각의 전류 검출 저항기와 직렬로 접속된 개개의 레인지전환스위치를 구비하는 것을 특징으로 하는 IC 시험장치.
18. 제 6 항, 제 9 항, 제 10 항, 및 제 12 항 중의 어느 한 항에 있어서, 서로 병렬로 접속된 복수의 전류 검출기를 포함하고, 상기 각각의 전류 검출기는 그 각각의 전류 검출 저항기와 직렬로 접속된 개개의 레인지전환스위치를 구비하는 것을 특징으로 하는 IC 시험장치.