JP3469970B2 - 発振装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
の低消費電力化をはかるための発振停止モードを有する
発振装置に関するものである。

【０００２】

【従来の技術】一般に、低消費電力対応の半導体集積回
路に内蔵される発振装置には、当該半導体集積回路の発
振停止時における低消費電力化を図るために、発振出力
信号の出力レベルを固定するための発振停止モードを備
えている場合が多くなってきている。

【０００３】以下、発振停止モードを備えている発振装
置の従来例について図面を用いて詳細に説明する。図３
は発振停止モードを備えている従来の発振装置の一例を
示す回路図である。この発振装置は、図３に示すよう
に、発振信号入力端子１への入力信号と発振制御用入力
端子２への入力信号とを二つの入力とし出力信号を発振
信号出力端子４より出力するＮＡＮＤ回路３と、発振信
号出力端子４に現れる信号を発振信号入力端子１へ帰還
するための帰還抵抗１０とから構成されている。帰還抵
抗１０は、発振制御用入力端子２への入力信号によって
導通・遮断が制御されるＮチャネルＭＯＳトランジスタ
５と、発振制御用入力端子２への入力信号を反転するイ
ンバータ６と、インバータ６の出力信号によって導通・
遮断が制御されるＰチャネルＭＯＳトランジスタ７とで
構成されている。

【０００４】つぎに、この発振装置の通常発振時におけ
る動作を説明する。通常発振時には、発振制御用入力端
子２への入力信号がＨレベル（通常発振を示すレベル）
に設定され、ＮＡＮＤ回路３が反転動作をし、帰還抵抗
１０を構成しているＮチャネルＭＯＳトランジスタ５が
オン状態となり、かつインバータ６の出力がＬレベルと
なってＰチャネルＭＯＳトランジスタ７もオン状態とな
る。つまり、通常発振時においては、発振信号入力端子
１への入力信号はＮＡＮＤ回路３により反転され、その
出力信号が発振信号出力端子４から出力される。また、
発振信号出力端子４に現れた信号は帰還抵抗１０を構成
するＮチャネルＭＯＳトランジスタ５およびＰチャネル
ＭＯＳトランジスタ７を通して発振信号入力端子１へ帰
還される。

【０００５】まず、自励発振の場合についてその動作に
ついて説明する。発振信号入力端子１と発振信号出力端
子４との間に水晶振動子（図示せず）を接続すると、発
振信号入力端子１への入力信号はＮＡＮＤ回路３で反転
されて発振信号出力端子４より出力され、かつ反転され
た信号が発振信号出力端子４から発振信号入力端子１へ
帰還され、これによって水晶振動子を振動させ、発振信
号出力端子４には水晶振動子固有の周期でＨレベルとＬ
レベルの信号が交互に出力され、発振が起こる。

【０００６】つぎに、他励発振の場合についてその動作
について説明する。発振信号入力端子１に一定の周期で
ＨレベルとＬレベルの信号を交互に出力する任意の周波
数の発振器（図示せず）を接続すると、自励発振の場合
と同様に、発振信号出力端子４には一定の周期でＨレベ
ルとＬレベルの信号が交互に供給され、発振が起こる。

【０００７】つぎに、発振停止時の動作について説明す
る。発振停止時は、発振制御用入力端子２がＬレベル
（発振停止を示すレベル）に設定され、帰還抵抗１０を
構成しているＮチャネルＭＯＳトランジスタ５がオフ状
態となり、かつインバータ６の出力はＨレベルとなって
ＰチャネルＭＯＳトランジスタ７もオフ状態となる。さ
らに、発振制御用入力端子２がＬレベルに設定されてい
るため、ＮＡＮＤ回路３は常にＨレベルの信号を出力
し、発振信号入力端子１への入力信号の状態に依存せず
発振信号出力端子４へは常にＨレベルの信号が供給さ
れ、発振は停止する。

【０００８】

【発明が解決しようとする課題】上記従来の発振停止モ
ードを備えている発振装置において、一故障例として、
発振信号出力端子４が完全に短絡故障を起こしている場
合は、発振動作機能のテストを行うことにより故障を検
出できるが、発振信号出力端子４がある抵抗成分を持っ
て不完全な短絡故障を起こしている場合には、動作機能
のテストのみでは検出が困難な場合がある。

【０００９】上記発振信号出力端子４がある抵抗成分を
持って不完全な短絡故障を起こしている場合には、短絡
故障は製品の初期状態では検出できず、経時変化によっ
て故障レベルが進行して初めて短絡故障が検出できる場
合があり、品質保証上の問題を引き起こす可能性があ
る。また、当該発振装置を内蔵した半導体集積回路の静
止電源電流を測定することにより、リーク電流として短
絡故障を検出できる場合もあるが、これは発振信号出力
端子４が発振停止時に設定される電圧レベルと異なる電
圧レベルの信号線と短絡故障を起こしている場合のみで
ある。つまり、発振信号出力端子４が発振停止時に設定
される電圧レベルと同じ電圧レベルの信号線と短絡故障
を起こしている場合は、発振動作を停止させてもリーク
電流は発生せず、当該半導体集積回路の静止電源電流を
測定しても、短絡故障が検出できない。

【００１０】この発明は上記課題を解決するもので、あ
る抵抗成分を持った発振信号出力端子の不完全な短絡故
障をも初期状態で検出することができる発振装置を提供
することを目的とする。

【００１１】

【課題を解決するための手段】請求項１記載の発振装置
は、発振信号入力端子と発振出力レベル設定用入力端子
と発振制御用入力端子と発振信号出力端子とを有する発
振制御回路と、発振信号出力端子と発振信号入力端子と
の間に接続された帰還抵抗とからなる。発振制御回路
は、発振制御用入力端子への入力信号が通常発振を示す
レベルとなったときに発振出力レベル設定用入力端子へ
の入力信号のレベルに依存せず発振信号入力端子への入
力信号を発振信号出力端子より出力し、発振制御用入力
端子への入力信号が発振停止を示すレベルとなったとき
に発振信号入力端子への入力信号のレベルに依存せず発
振出力レベル設定用入力端子への入力信号のレベルに応
じた信号を発振信号出力端子より出力する。帰還抵抗
は、発振制御用入力端子への入力信号が通常発振を示す
レベルとなったときに発振信号出力端子に現れる信号を
発振信号入力端子に帰還し、発振制御用入力端子への入
力信号が発振停止を示すレベルとなったときに発振信号
出力端子に現れる信号の発振信号入力端子への帰還を停
止する。

【００１２】この構成によれば、発振制御用入力端子へ
の入力信号が通常発振を示すレベルとなったときに、発
振制御回路は発振出力レベル設定用入力端子への入力信
号のレベルに依存せず発振信号入力端子への入力信号を
発振信号出力端子より出力し、帰還抵抗は発振信号出力
端子に現れる信号を発振信号入力端子に帰還する。ま
た、発振制御用入力端子への入力信号が発振停止を示す
レベルとなったときに、発振制御回路は発振信号入力端
子への入力信号のレベルに依存せず発振出力レベル設定
用入力端子への入力信号のレベルに応じた信号を発振信
号出力端子より出力し、帰還抵抗は、発振信号出力端子
に現れる信号の発振信号入力端子への帰還を停止する。

【００１３】したがって、発振装置において、ある抵抗
成分をもって不完全な短絡故障を起こしている発振信号
出力端子の検査を行う際には、発振動作を停止させ、発
振信号出力端子がＬレベルへ短絡故障している場合は発
振信号出力端子がＨレベルになるように、発振信号出力
端子がＨレベルへ短絡故障している場合は発振信号出力
端子がＬレベルになるように、発振出力レベル設定用入
力端子に加える信号のレベルを設定して、半導体集積回
路の静止電源電流の測定の際の微少リーク電流を検出す
ることにより、抵抗成分をもった発振信号出力端子の不
完全な短絡故障を検出することができる。

【００１４】請求項２記載の発振装置は、請求項１記載
の発振装置において、発振制御回路を、発振制御用入力
端子への入力信号が通常発振を示すレベルとなったとき
に発振信号入力端子への入力信号を反転して発振信号出
力端子より出力し発振制御用入力端子への入力信号が発
振停止を示すレベルとなったときにハイインピーダンス
状態となる第１のトライステートインバータと、発振制
御用入力端子への入力信号が通常発振を示すレベルとな
ったときにハイインピーダンス状態となり発振制御用入
力端子への入力信号が発振停止を示すレベルとなったと
きに発振出力レベル設定用入力端子への入力信号を反転
して発振信号出力端子より出力する第２のトライステー
トインバータとで構成している。

【００１５】この構成によれば、発振制御用入力端子へ
の入力信号が通常発振を示すレベルとなったときに、発
振制御回路の第１のトライステートインバータが反転動
作をするとともに第２のトライステートインバータがハ
イインピーダンス状態となるので、発振出力レベル設定
用入力端子への入力信号のレベルに依存せず発振信号入
力端子への入力信号を反転して発振信号出力端子より出
力し、帰還抵抗は発振信号出力端子に現れる信号を発振
信号入力端子に帰還する。また、発振制御用入力端子へ
の入力信号が発振停止を示すレベルとなったときに、発
振制御回路の第１のトライステートインバータがハイイ
ンピーダンス状態となるとともに第２のトライステート
インバータが反転動作をするので、発振信号入力端子へ
の入力信号のレベルに依存せず発振出力レベル設定用入
力端子への入力信号のレベルに応じた信号を発振信号出
力端子より出力し、帰還抵抗は、発振信号出力端子に現
れる信号の発振信号入力端子への帰還を停止する。

【００１６】したがって、発振装置において、ある抵抗
成分をもって不完全な短絡故障を起こしている発振信号
出力端子の検査を行う際には、発振動作を停止させ、発
振信号出力端子がＬレベルへ短絡故障している場合は発
振信号出力端子がＨレベルになるように、発振信号出力
端子がＨレベルへ短絡故障している場合は発振信号出力
端子がＬレベルになるように、発振出力レベル設定用入
力端子に加える信号のレベルを設定し、半導体集積回路
の静止電源電流の測定の際の微少リーク電流を検出する
ことにより、ある抵抗成分をもった発振信号出力端子の
不完全な短絡故障を検出することができる。

【００１７】請求項３記載の発振装置は、請求項１また
は請求項２記載の発振装置において、帰還抵抗を、発振
制御用入力端子への入力信号が通常発振を示すレベルと
なったときに導通し発振制御用入力端子への入力信号が
発振停止を示すレベルとなったときに遮断するＮチャネ
ルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジ
スタの並列回路で構成している。

【００１８】この構成によれば、発振制御用入力端子へ
の入力信号が通常発振を示すレベルとなったときに、帰
還抵抗を構成するＮチャネルＭＯＳトランジスタおよび
ＰチャネルＭＯＳトランジスタが導通し、発振制御用入
力端子への入力信号が発振停止を示すレベルとなったと
きにＮチャネルＭＯＳトランジスタおよびＰチャネルＭ
ＯＳトランジスタが遮断して帰還が停止する。

【００１９】

【発明の実施の形態】以下、この発明の実施の形態を図
１および図２を参照しながら説明する。図１はこの発明
の実施の形態における発振装置の構成を示すブロック図
である。この発振装置は、図１に示すように、発振信号
入力端子１と発振出力レベル設定用入力端子８と発振制
御用入力端子２と発振信号出力端子４とを有する発振制
御回路９と、発振信号出力端子４と発振信号入力端子１
との間に接続された帰還抵抗１０とからなる。

【００２０】発振制御回路９は、発振信号入力端子１と
発振出力レベル設定用入力端子８の二つの入力信号を発
振制御用入力端子２の入力信号により制御し、二つの入
力信号の何れか一方を選択的に反転して発振信号出力端
子４より出力する構成であり、発振制御用入力端子２へ
の入力信号がＨレベル（通常発振を示すレベル）となっ
たときに発振出力レベル設定用入力端子８への入力信号
のレベルに依存せず発振信号入力端子１への入力信号を
反転して発振信号出力端子４より出力する。また、発振
制御用入力端子２への入力信号がＬレベル（発振停止を
示すレベル）となったときに発振信号入力端子１への入
力信号のレベルに依存せず発振出力レベル設定用入力端
子８への入力信号により、発振信号出力端子４に現れる
信号のレベルを任意の出力レベルに設定する。具体的に
は、発振出力レベル設定用入力端子８への入力信号を反
転した信号を発振信号出力端子４より出力する。

【００２１】帰還抵抗１０は、発振制御用入力端子２へ
の入力信号により導通・遮断が制御される構成であり、
発振制御用入力端子２への入力信号がＨレベル（通常発
振を示すレベル）となったときに発振信号出力端子４に
現れる信号を発振信号入力端子１に帰還し、発振制御用
入力端子２への入力信号がＬ（発振停止を示すレベル）
となったときに発振信号出力端子４に現れる信号の発振
信号入力端子１への帰還を停止する。

【００２２】つまり、この発振装置は、通常発振時にお
いては、発振出力レベル設定用入力端子８の入力信号の
状態に依存せず、発振信号入力端子１への入力信号は反
転されて発振信号出力端子４に供給され、かつ発振信号
出力端子４に現れた信号が帰還抵抗１０を通して発振信
号入力端子１へ帰還される。また、発振停止時において
は、発振信号出力端子４の出力レベルは帰還抵抗１０が
遮断状態であり、かつ発振信号入力端子１への入力信号
の状態に依存せず、発振出力レベル設定用入力端子８へ
の入力信号を反転した信号が発振信号出力端子４より出
力される。

【００２３】図２はこの発明の実施の形態における発振
装置の具体的な回路構成の一例を示す回路図である。こ
の発振装置は、図２に示すように、発振制御回路９を、
発振制御用入力端子２の入力信号によって、発振信号入
力端子１から発振信号出力端子４への信号の供給を制御
する正論理制御型トライステートインバータ１１と、発
振出力レベル設定用入力端子８から発振信号出力端子４
への信号の供給を制御する負論理制御型トライステート
インバータ１２とで構成している。

【００２４】正論理制御型トライステートインバータ１
１は、発振制御用入力端子２への入力信号がＨレベル
（通常発振を示すレベル）となったときに発振信号入力
端子１への入力信号を反転して発振信号出力端子４より
出力し発振制御用入力端子２に加えられる入力信号がＬ
レベル（信号が発振停止を示すレベル）となったときに
ハイインピーダンス状態となる。

【００２５】また、負論理制御型トライステートインバ
ータ１２は、発振制御用入力端子２への入力信号がＨレ
ベル（通常発振を示すレベル）となったときにハイイン
ピーダンス状態となり発振制御用入力端子２への入力信
号がＬレベル（発振停止を示すレベル）となったときに
発振出力レベル設定用入力端子８への入力信号を反転し
て発振信号出力端子４より出力する。

【００２６】また、帰還抵抗１０は、発振制御用入力端
子２への入力信号がＨレベル（通常発振を示すレベル）
となったときに導通し発振制御用入力端子２への入力信
号がＬレベル（発振停止を示すレベル）となったときに
遮断するＮチャネルＭＯＳトランジスタ５およびＰチャ
ネルＭＯＳトランジスタ７の並列回路で構成している。

【００２７】なお、ＰチャネルＭＯＳトランジスタ７の
ゲートには、発振制御用入力端子２への入力信号を反転
してＰチャネルＭＯＳトランジスタ７のゲートに供給す
るインバータ６が付加されている。ここで、実施の形態
の発振装置の動作について説明する。まず、自励発振の
場合についてその動作について説明する。

【００２８】発振信号入力端子１と発振信号出力端子４
との間に水晶振動子（図示せず）を接続すると、発振信
号入力端子１への入力信号は反転されて発振信号出力端
子４より出力され、かつ反転された信号が発振信号出力
端子４から発振信号入力端子１に帰還され、水晶振動子
を振動させ、発振信号出力端子４には水晶振動子固有の
周期でＨレベルとＬレベルの信号が交互に出力され、発
振が起こる。このとき、負論理制御型トライステートイ
ンバータ１２はオフ状態であるため、発振信号出力端子
４に対して、発振出力レベル設定用入力端子８の入力信
号の状態に依存せずハイインピーダンス状態となり発振
に影響は及ぼさない。

【００２９】つぎに、他励発振の場合についてその動作
について説明する。発振信号入力端子１に一定の周期で
ＨレベルとＬレベルの信号を交互に出力する任意の周波
数の発振器（図示せず）を接続すると、自励発振の場合
と同様に、発振信号出力端子４には一定の周期でＨレベ
ルとＬレベルの信号が交互に出力され、発振が起こる。

【００３０】つぎに、発振停止時（発振停止時）の場合
についてその動作について説明する。上記構成において
発振停止時は発振制御用入力端子２はＬレベルに設定さ
れ、帰還抵抗を構成しているＮチャネルＭＯＳトランジ
スタ５はオフ状態となり、かつインバータ６の出力はＨ
レベルとなってＰチャネルＭＯＳトランジスタ７もオフ
状態となる。また、正論理制御型トライステートインバ
ータ１１もオフ状態となり発振は停止するが、負論理制
御型トライステートインバータ１２はオン状態となり、
発振出力レベル設定用入力端子８への入力信号により発
振信号出力端子４をＨレベルまたはＬレベルの任意の出
力レベルに設定することができる。

【００３１】したがって、発振装置において、ある抵抗
成分をもって不完全な短絡故障を起こしている発振信号
出力端子４の検査を行う際には、発振動作を停止させ、
発振信号出力端子４がＬレベルへ短絡故障している場合
は発振信号出力端子４がＨレベルになるように、発振信
号出力端子４がＨレベルへ短絡故障している場合は発振
信号出力端子４がＬレベルになるように、発振出力レベ
ル設定用入力端子８に加える信号のレベルを設定し、半
導体集積回路の静止電源電流の測定の際の微少リーク電
流を検出することにより、ある抵抗成分をもった発振信
号出力端子４の不完全な短絡故障を検出することができ
る。

【００３２】以上のように、この実施の形態によれば、
発振停止時において発振信号出力端子４を任意のレベル
に設定し、発振信号出力端子４のＨレベルまたはＬレベ
ルへのある抵抗成分を持った不完全な短絡故障を、半導
体集積回路の静止電源電流の測定の際の微少リーク電流
を検出することにより、故障箇所を検出することができ
る。

【００３３】

【発明の効果】この発明の発振装置によれば、発振制御
用入力端子への入力信号が発振停止を示すレベルとなっ
たときに発振信号入力端子への入力信号のレベルに依存
せず発振出力レベル設定用入力端子への入力信号のレベ
ルに応じた信号を発振信号出力端子より出力する発振制
御回路を設けたことにより、半導体集積回路の低消費電
力化をはかるための発振停止モードを有する発振装置に
おいて、発振信号出力端子のＨレベルまたはＬレベルへ
のある抵抗成分を持った不完全な短絡故障も初期状態で
検出できる。

【図面の簡単な説明】

【図１】この発明の実施の形態における発振装置の構成
を示すブロック図である。

【図２】図１の発振装置の具体的な回路構成を示す回路
図である。

【図３】従来の発振装置の構成を示す回路図である。

【符号の説明】

１ 発振信号入力端子 ２ 発振制御用入力端子 ３ ＮＡＮＤ回路 ４ 発振信号出力端子 ５ ＮチャネルＭＯＳトランジスタ ６ インバータ ７ ＰチャネルＭＯＳトランジスタ ８ 発振出力レベル設定用入力端子 ９ 発振制御回路 １０ 帰還抵抗 １１ 正論理制御型トライステートインバータ １２ 負論理制御型トライステートインバータ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−80105（ＪＰ，Ａ) 特開 平６−204748（ＪＰ，Ａ) 特開 平６−161596（ＪＰ，Ａ) 特開 昭63−63204（ＪＰ，Ａ) 特開 平７−22910（ＪＰ，Ａ) 特開 平４−27211（ＪＰ，Ａ) 特開 昭58−70604（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 3/02 G06F 1/04

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 発振信号入力端子と発振出力レベル設定
   用入力端子と発振制御用入力端子と発振信号出力端子と
   を有し、前記発振制御用入力端子への入力信号が通常発
   振を示すレベルとなったときに前記発振出力レベル設定
   用入力端子への入力信号のレベルに依存せず前記発振信
   号入力端子への入力信号を前記発振信号出力端子より出
   力し、前記発振制御用入力端子への入力信号が発振停止
   を示すレベルとなったときに前記発振信号入力端子への
   入力信号のレベルに依存せず前記発振出力レベル設定用
   入力端子への入力信号のレベルに応じた信号を前記発振
   信号出力端子より出力する発振制御回路と、 前記発振信号出力端子と前記発振信号入力端子との間に
   接続され、前記発振制御用入力端子への入力信号が通常
   発振を示すレベルとなったときに前記発振信号出力端子
   に現れる信号を前記発振信号入力端子に帰還し、前記発
   振制御用入力端子への入力信号が発振停止を示すレベル
   となったときに前記発振信号出力端子に現れる信号の前
   記発振信号入力端子への帰還を停止する帰還抵抗とを備
   えた発振装置。
2. 【請求項２】 発振制御回路を、発振制御用入力端子へ
   の入力信号が通常発振を示すレベルとなったときに発振
   信号入力端子への入力信号を反転して発振信号出力端子
   より出力し前記発振制御用入力端子への入力信号が発振
   停止を示すレベルとなったときにハイインピーダンス状
   態となる第１のトライステートインバータと、前記発振
   制御用入力端子への入力信号が通常発振を示すレベルと
   なったときにハイインピーダンス状態となり前記発振制
   御用入力端子への入力信号が発振停止を示すレベルとな
   ったときに前記発振出力レベル設定用入力端子への入力
   信号を反転して前記発振信号出力端子より出力する第２
   のトライステートインバータとで構成した請求項１記載
   の発振装置。
3. 【請求項３】 帰還抵抗を、発振制御用入力端子への入
   力信号が通常発振を示すレベルとなったときに導通し前
   記発振制御用入力端子への入力信号が発振停止を示すレ
   ベルとなったときに遮断するＮチャネルＭＯＳトランジ
   スタおよびＰチャネルＭＯＳトランジスタの並列回路で
   構成した請求項１または請求項２記載の発振装置。